JPH0689651A - 微小真空デバイスとその製造方法 - Google Patents
微小真空デバイスとその製造方法Info
- Publication number
- JPH0689651A JPH0689651A JP24030092A JP24030092A JPH0689651A JP H0689651 A JPH0689651 A JP H0689651A JP 24030092 A JP24030092 A JP 24030092A JP 24030092 A JP24030092 A JP 24030092A JP H0689651 A JPH0689651 A JP H0689651A
- Authority
- JP
- Japan
- Prior art keywords
- vacuum device
- emitter electrode
- micro vacuum
- sputtering
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 材料選択の可能性を広げることができるスパ
ッタリング法により、微小真空デバイスのエミッタ電極
を形成することを可能にする。 【構成】 エミッタ電極の形成にスパッタリング法を利
用することで、材料の選択の可能性が広がる。また、中
間層あるいは分子流領域の真空度でスパッタリングをお
こなうことで、蒸着粒子が直線的に基板へ入射すること
ができる。成膜条件としては、スパッタリング電圧を５
００Ｖ以下に設定することにより、微小なエミッタ電極
を蒸着粒子による２次スパッタ装置の他の部分から絶縁
するあるいは、正の直流バイアス電圧を印加することに
より、プラズマ中の正イオンによる逆スパッタを抑制で
きる。
ッタリング法により、微小真空デバイスのエミッタ電極
を形成することを可能にする。 【構成】 エミッタ電極の形成にスパッタリング法を利
用することで、材料の選択の可能性が広がる。また、中
間層あるいは分子流領域の真空度でスパッタリングをお
こなうことで、蒸着粒子が直線的に基板へ入射すること
ができる。成膜条件としては、スパッタリング電圧を５
００Ｖ以下に設定することにより、微小なエミッタ電極
を蒸着粒子による２次スパッタ装置の他の部分から絶縁
するあるいは、正の直流バイアス電圧を印加することに
より、プラズマ中の正イオンによる逆スパッタを抑制で
きる。
Description
【０００１】
【産業上の利用分野】本発明は電界放射型の微小真空デ
バイスの製造方法に関するものであり、特にいわゆるス
ピントタイプ（Spindt type ）に分類される縦型電界放
射型の微小真空デバイスの製造方法に関するものであ
る。
バイスの製造方法に関するものであり、特にいわゆるス
ピントタイプ（Spindt type ）に分類される縦型電界放
射型の微小真空デバイスの製造方法に関するものであ
る。
【０００２】
【従来の技術】スピントタイプに分類される縦型電界放
射型の微小真空デバイスの製造方法に関しては文献等
（C.A.Spindt:"A Thin-Film Field-Emission Cathode,"
Journ. of Applied Physics,Vol.39,No.7,June 1968 ,
United State Ptent 3,789,471他多数あり）に紹介され
ている。
射型の微小真空デバイスの製造方法に関しては文献等
（C.A.Spindt:"A Thin-Film Field-Emission Cathode,"
Journ. of Applied Physics,Vol.39,No.7,June 1968 ,
United State Ptent 3,789,471他多数あり）に紹介され
ている。
【０００３】製造方法の概略は、まず、半径、深さとと
もに１μｍ程度の穴を絶縁膜にあけた基板をリソグラフ
ィーとエッチングにより用意する。次に、この基板の表
面に対してすれすれの斜めの角度から金属を蒸着し、絶
縁膜の開口部から蒸着膜をひさし状に張り出させて穴の
半径を小さくする。さらに、基板面に垂直な方向からエ
ミッタ電極となるモリブデンを蒸着する。蒸着膜が厚く
なるに従って開口部の半径も小さくなることを利用し
て、先端の尖った円錐状のエミッタ電極を絶縁膜の穴の
中に形成する。
もに１μｍ程度の穴を絶縁膜にあけた基板をリソグラフ
ィーとエッチングにより用意する。次に、この基板の表
面に対してすれすれの斜めの角度から金属を蒸着し、絶
縁膜の開口部から蒸着膜をひさし状に張り出させて穴の
半径を小さくする。さらに、基板面に垂直な方向からエ
ミッタ電極となるモリブデンを蒸着する。蒸着膜が厚く
なるに従って開口部の半径も小さくなることを利用し
て、先端の尖った円錐状のエミッタ電極を絶縁膜の穴の
中に形成する。
【０００４】このような方法により、図７に示すよう
に、Ｓｉ等の基板５１上にＭｏ（モリブデン）等からな
る円錐形状のエミッタ電極５２があり、このエミッタ電
極５２を中心として開口部が設けられたＳｉＯ2 等から
なる絶縁層５３が形成され、この上にゲート電極５４を
設けられ、このゲート電極５４の端部はエミッタ電極５
２の先端部の近傍に配置された縦型電界放射型の微小真
空デバイスが完成する。
に、Ｓｉ等の基板５１上にＭｏ（モリブデン）等からな
る円錐形状のエミッタ電極５２があり、このエミッタ電
極５２を中心として開口部が設けられたＳｉＯ2 等から
なる絶縁層５３が形成され、この上にゲート電極５４を
設けられ、このゲート電極５４の端部はエミッタ電極５
２の先端部の近傍に配置された縦型電界放射型の微小真
空デバイスが完成する。
【０００５】またほかの製造方法としては、Ｓｉ基板の
異方性エッチングを利用した方法があり、文献（H.F.Gr
ay:"A Vacuum Field Effect Transistor Using Silicon
Field Emitter Arrys",IEDM 1986 Technical Digest,1
986 ）に詳細な記述がある。
異方性エッチングを利用した方法があり、文献（H.F.Gr
ay:"A Vacuum Field Effect Transistor Using Silicon
Field Emitter Arrys",IEDM 1986 Technical Digest,1
986 ）に詳細な記述がある。
【０００６】製造方法の概略は、（１００）シリコン単
結晶基板の表面に１μｍ程度のシリコン窒化膜を形成
し、リソグラフィーとエッチングにより１〜２μｍφの
マスクを残す。異方性エッチングにより、このマスクの
下にピラミッド状のエミッタ電極を残す。さらに、この
マスクの上から絶縁層となるＳｉＯ2 等および、ゲート
電極となる金属材料を真空蒸着法で形成する。
結晶基板の表面に１μｍ程度のシリコン窒化膜を形成
し、リソグラフィーとエッチングにより１〜２μｍφの
マスクを残す。異方性エッチングにより、このマスクの
下にピラミッド状のエミッタ電極を残す。さらに、この
マスクの上から絶縁層となるＳｉＯ2 等および、ゲート
電極となる金属材料を真空蒸着法で形成する。
【０００７】このような方法により、図８に示すよう
に、Ｓｉ等の基板６１上に異方性エッチングで残された
ピラミッド状エミッタ電極６２があり、このエミッタ電
極６２を中心として開口部が設けられたＳｉＯ2 等から
なる絶縁層６３が形成され、この上にゲート電極６４を
設けられ、このゲート電極６４の端部はエミッタ電極６
２の先端部の近傍に配置された縦型電界放射型の微小真
空デバイスが完成する。
に、Ｓｉ等の基板６１上に異方性エッチングで残された
ピラミッド状エミッタ電極６２があり、このエミッタ電
極６２を中心として開口部が設けられたＳｉＯ2 等から
なる絶縁層６３が形成され、この上にゲート電極６４を
設けられ、このゲート電極６４の端部はエミッタ電極６
２の先端部の近傍に配置された縦型電界放射型の微小真
空デバイスが完成する。
【０００８】
【発明が解決しようとする課題】電界放射型の微小真空
デバイスの抱える問題点としては、エミッタの寿命、安
定性などがある。これらの問題点を解決するために、エ
ミッタ電極材料の広範囲な選択性は必要不可欠な技術で
ある。
デバイスの抱える問題点としては、エミッタの寿命、安
定性などがある。これらの問題点を解決するために、エ
ミッタ電極材料の広範囲な選択性は必要不可欠な技術で
ある。
【０００９】従来のスピントタイプのエミッタ電極の形
成は、材料の選択性はあるものの、真空蒸着法でエミッ
タ電極を形成するため、単一元素以外の電極材料、合金
などの適用には組成制御などの点で困難が伴う。エミッ
タ材料としては、高融点材料が望ましいが、高融点金属
材料（Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｎｂ，Ｔａ）や高温領域
で安定な電気伝導性化合物（窒化物、炭化物、硼素化
物、酸化物、硅素化物など）によるエミッタ電極の形成
は、たとえ電子ビーム蒸着法を用いたとしても困難であ
る。
成は、材料の選択性はあるものの、真空蒸着法でエミッ
タ電極を形成するため、単一元素以外の電極材料、合金
などの適用には組成制御などの点で困難が伴う。エミッ
タ材料としては、高融点材料が望ましいが、高融点金属
材料（Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｎｂ，Ｔａ）や高温領域
で安定な電気伝導性化合物（窒化物、炭化物、硼素化
物、酸化物、硅素化物など）によるエミッタ電極の形成
は、たとえ電子ビーム蒸着法を用いたとしても困難であ
る。
【００１０】またＳｉ基板の異方性エッチングによるエ
ミッタ電極の形成では、エミッタ電極は基板材料で構成
されるので、エッチング特性とエミッタ電極としての特
性を兼ね備える材料が必要となり、材料の選択性が非常
に限定される。
ミッタ電極の形成では、エミッタ電極は基板材料で構成
されるので、エッチング特性とエミッタ電極としての特
性を兼ね備える材料が必要となり、材料の選択性が非常
に限定される。
【００１１】またこれらいずれのタイプにおいても、エ
ミッタ電極の形状制御の自由度が少ないという欠点があ
った。
ミッタ電極の形状制御の自由度が少ないという欠点があ
った。
【００１２】スパッタリング法をスピントタイプのエミ
ッタ電極形成に利用することができれば、真空蒸着法に
起因する材料選択の困難が解決される可能性がある。し
かし、スパッタリング法によるエミッタ電極の形成は真
空蒸着法に比べてガス圧を高くする必要があるために、
スパッタリングされた蒸着粒子の方向性がランダムにな
り、所望する形状のエミッタ電極を形成することが困難
であり、また、蒸着粒子のエネルギーが高いために、剥
離のための犠牲層やマスクに損傷を与える可能性も大き
いと考えられており、ほとんど実施されていなかった。
ッタ電極形成に利用することができれば、真空蒸着法に
起因する材料選択の困難が解決される可能性がある。し
かし、スパッタリング法によるエミッタ電極の形成は真
空蒸着法に比べてガス圧を高くする必要があるために、
スパッタリングされた蒸着粒子の方向性がランダムにな
り、所望する形状のエミッタ電極を形成することが困難
であり、また、蒸着粒子のエネルギーが高いために、剥
離のための犠牲層やマスクに損傷を与える可能性も大き
いと考えられており、ほとんど実施されていなかった。
【００１３】
【課題を解決するための手段】この発明の微小真空デバ
イスの製造方法は、エミッタ電極の形成にスパッタリン
グ法を利用することを特徴とする。また、スパッタリン
グは中間流あるいは分子流領域のガス圧でおこなうこと
を特徴とし、成膜条件としては、スパッタリング電圧を
５０Ｖから２ｋＶ、望ましくは１５００Ｖ以下の比較的
低い電圧に設定することを特徴とし、基板および基板取
付部分はスパッタリング装置の他の部分から電気的に絶
縁されあるいは、正の直流バイアス電圧が印加されてい
ることを特徴とするものである。
イスの製造方法は、エミッタ電極の形成にスパッタリン
グ法を利用することを特徴とする。また、スパッタリン
グは中間流あるいは分子流領域のガス圧でおこなうこと
を特徴とし、成膜条件としては、スパッタリング電圧を
５０Ｖから２ｋＶ、望ましくは１５００Ｖ以下の比較的
低い電圧に設定することを特徴とし、基板および基板取
付部分はスパッタリング装置の他の部分から電気的に絶
縁されあるいは、正の直流バイアス電圧が印加されてい
ることを特徴とするものである。
【００１４】
【作用】上記のようにエミッタ電極をスパッタリング法
で形成することにより、エミッタ材料に対する選択の範
囲が広くなり、高融点金属材料や化合物も真空蒸着法に
比べ容易に成膜することができる。また、比較的高真空
状態（１０ー4Torr程度）でスパッタリングすることによ
り、微小真空デバイスの製造のような蒸着粒子が基板へ
直線的に入射することが必要な場合に適応することがで
きる。
で形成することにより、エミッタ材料に対する選択の範
囲が広くなり、高融点金属材料や化合物も真空蒸着法に
比べ容易に成膜することができる。また、比較的高真空
状態（１０ー4Torr程度）でスパッタリングすることによ
り、微小真空デバイスの製造のような蒸着粒子が基板へ
直線的に入射することが必要な場合に適応することがで
きる。
【００１５】さらに、スパッタリング電圧を低減するこ
とで蒸着粒子の基板への入射エネルギーを小さくし、蒸
着粒子による堆積物の２次スパッタリングを抑制する。
加えて、基板を電気的に絶縁することおよび、正の直流
バイアス電圧を印加することにより、プラズマ中の正イ
オン（アルゴンイオンなど）の基板への入射を低減し、
イオンによる堆積物の再スパッタリングを抑制する。
とで蒸着粒子の基板への入射エネルギーを小さくし、蒸
着粒子による堆積物の２次スパッタリングを抑制する。
加えて、基板を電気的に絶縁することおよび、正の直流
バイアス電圧を印加することにより、プラズマ中の正イ
オン（アルゴンイオンなど）の基板への入射を低減し、
イオンによる堆積物の再スパッタリングを抑制する。
【００１６】また、蒸発源が面状のターゲットであるた
め、基板への蒸着粒子の入射角度の関係で、エミッタ電
極が基板からなだらかな角度の裾部を有する形状とな
る。
め、基板への蒸着粒子の入射角度の関係で、エミッタ電
極が基板からなだらかな角度の裾部を有する形状とな
る。
【００１７】
【実施例１】図１は、本発明に係る微小真空デバイスで
あり、基板１上に円錐形上のエミッタ電極２を形成し、
この電極を中心として開口部を形成した絶縁層３を設
け、この上にゲート層４を設けている。ここでエミッタ
電極２はその裾部分が基板に対してなだらかな立ち上が
り曲線を形成するとともに、先端部が鋭角に形成されて
いる。
あり、基板１上に円錐形上のエミッタ電極２を形成し、
この電極を中心として開口部を形成した絶縁層３を設
け、この上にゲート層４を設けている。ここでエミッタ
電極２はその裾部分が基板に対してなだらかな立ち上が
り曲線を形成するとともに、先端部が鋭角に形成されて
いる。
【００１８】本発明の実施例として４極スパッタリング
装置を使用した製造方法を説明する。まず、成膜に使用
する４極スパッタリング装置について簡単に説明する。
装置の概略は図２に示すとおりであり、熱電子を放出す
る陰極（熱フィラメント） 11 、陽極 12 、放電を安定
化させるための安定化電極 13 、タ−ゲット 14 の４つ
の電極が基本的な構成要素である。陰極 11 と陽極 12
の間に電圧（数１０〜１００Ｖ）をかけることで放電を
起こしプラズマ 15 を発生させるが、陰極 11には熱フ
ィラメントを使用し熱電子を放出させているので、10-4
Torr台の比較的高真空でも放電を起こすことが可能であ
る。タ−ゲット 14 には負の電圧（２００〜１０００
Ｖ）を印加することによりプラズマ中の正イオン（例え
ばＡｒ+ ）を引き込みスパッタリングを起こさせる。こ
のようにプラズマ発生とスパッタリングを独立して制御
できるので、スパッタリング条件を自由に変化させるこ
とができ、特に低電圧でのスパッタリングも可能であ
る。
装置を使用した製造方法を説明する。まず、成膜に使用
する４極スパッタリング装置について簡単に説明する。
装置の概略は図２に示すとおりであり、熱電子を放出す
る陰極（熱フィラメント） 11 、陽極 12 、放電を安定
化させるための安定化電極 13 、タ−ゲット 14 の４つ
の電極が基本的な構成要素である。陰極 11 と陽極 12
の間に電圧（数１０〜１００Ｖ）をかけることで放電を
起こしプラズマ 15 を発生させるが、陰極 11には熱フ
ィラメントを使用し熱電子を放出させているので、10-4
Torr台の比較的高真空でも放電を起こすことが可能であ
る。タ−ゲット 14 には負の電圧（２００〜１０００
Ｖ）を印加することによりプラズマ中の正イオン（例え
ばＡｒ+ ）を引き込みスパッタリングを起こさせる。こ
のようにプラズマ発生とスパッタリングを独立して制御
できるので、スパッタリング条件を自由に変化させるこ
とができ、特に低電圧でのスパッタリングも可能であ
る。
【００１９】以下に本発明の製造方法による微小真空デ
バイスの製造工程の一例を説明する。まず図３(a) に示
すように、Ｓｉ等の基板 1の上にＳｉＯ2 等の絶縁層 3
を真空蒸着、熱酸化等により形成し、スパッタリング法
によりＭｏのゲート層 4を形成する。続いてフォトレジ
ストをスピン塗布する。フォトマスクを用い、紫外線露
光によって第１の開口部に相当する形状のパターンニン
グを行なう。このレジストをマスクとして、Ｍｏのゲー
ト層 4を選択エッチングし、第１の開口部 5を形成す
る。レジストを完全に除去し、Ｍｏのゲート層 4をマス
クとして、弗化水素酸を用いて絶縁層 3をエッチングし
て第２の開口部 6を形成する。次に、図３(b) に示すよ
うに、基板表面に垂直な回転軸ｘで基板 1を回転させな
がら、一定の角度θの方向からＡｌを蒸着させてＭｏの
ゲート層の上面に犠牲層 7を形成する。このときＡｌは
第１の開口部 5の側面部にも蒸着されるので、蒸着量を
制御することによって、第１の開口部 5の直径を任意に
小さくすることができる。次に、図３(c) に示すよう
に、基板 1に対して垂直な方向からＭｏを４極スパッタ
リング装置により成膜する。基板 1は装置本体から電気
的に絶縁した状態で図２の基板 16 の位置に取り付け
る。基板 1を接地された状態で取り付けると、プラズマ
がアースに対して正の電位であるので、プラズマ中の正
イオン（Ａｒ+）はこの電位差により基板にも入射す
る。このとき堆積物がスパッタされるので、微小真空デ
バイスに必要な尖鋭な３次元形状を形成することはでき
ない。また、第１の開口部 5をスパッタすると第１の開
口部 5の形状が変化する恐れもある。
バイスの製造工程の一例を説明する。まず図３(a) に示
すように、Ｓｉ等の基板 1の上にＳｉＯ2 等の絶縁層 3
を真空蒸着、熱酸化等により形成し、スパッタリング法
によりＭｏのゲート層 4を形成する。続いてフォトレジ
ストをスピン塗布する。フォトマスクを用い、紫外線露
光によって第１の開口部に相当する形状のパターンニン
グを行なう。このレジストをマスクとして、Ｍｏのゲー
ト層 4を選択エッチングし、第１の開口部 5を形成す
る。レジストを完全に除去し、Ｍｏのゲート層 4をマス
クとして、弗化水素酸を用いて絶縁層 3をエッチングし
て第２の開口部 6を形成する。次に、図３(b) に示すよ
うに、基板表面に垂直な回転軸ｘで基板 1を回転させな
がら、一定の角度θの方向からＡｌを蒸着させてＭｏの
ゲート層の上面に犠牲層 7を形成する。このときＡｌは
第１の開口部 5の側面部にも蒸着されるので、蒸着量を
制御することによって、第１の開口部 5の直径を任意に
小さくすることができる。次に、図３(c) に示すよう
に、基板 1に対して垂直な方向からＭｏを４極スパッタ
リング装置により成膜する。基板 1は装置本体から電気
的に絶縁した状態で図２の基板 16 の位置に取り付け
る。基板 1を接地された状態で取り付けると、プラズマ
がアースに対して正の電位であるので、プラズマ中の正
イオン（Ａｒ+）はこの電位差により基板にも入射す
る。このとき堆積物がスパッタされるので、微小真空デ
バイスに必要な尖鋭な３次元形状を形成することはでき
ない。また、第１の開口部 5をスパッタすると第１の開
口部 5の形状が変化する恐れもある。
【００２０】成膜条件の一例はアルゴンガス圧ＰAr：７
×１０-4 Torr 、タ−ゲット電圧：３００Ｖである。タ
ーゲット電圧が高くなるとスパッタされた粒子のエネル
ギ−が高くなり、基板に入射するときに堆積物を再スパ
ッタするため、イオンと同様に尖鋭な形状の形成を阻害
する。
×１０-4 Torr 、タ−ゲット電圧：３００Ｖである。タ
ーゲット電圧が高くなるとスパッタされた粒子のエネル
ギ−が高くなり、基板に入射するときに堆積物を再スパ
ッタするため、イオンと同様に尖鋭な形状の形成を阻害
する。
【００２１】このような条件で成膜すると、ＭｏはＡｌ
の犠牲層 7の上および基板 1の上に堆積するとともにＡ
ｌの犠牲層 7の側面にも堆積するので、第１の開口部 5
の直径はＭｏ層 8の堆積にともなって徐々に小さくなっ
ていく。基板上への堆積物はこの第１の開口部 5を通し
て堆積するので第１の開口部 5の直径が減少するのにと
もなって堆積物（Ｍｏ）の堆積範囲が小さくなってい
き、ついには略円錐状のエミッタ電極 2が形成される。
最後に、図３(d) に示すように、Ａｌの犠牲層 7を選択
エッチングすることにより堆積したＭｏ層 8を除去し、
微小真空デバイスが完成する。この方法によると、スパ
ッタリングターゲットからの入射角の範囲が真空蒸着法
に比べて広くなるので、エミッタ電極２の形状は、図１
のようにその裾がなだらかに立ち上がる形状となる。こ
のような形状とすることで、エミッタ電極２と基板１の
接合面積が増え、接合強度が増す。またエミッタ電極２
と基板１の間の熱伝導がよくなり、寿命が改善される。
の犠牲層 7の上および基板 1の上に堆積するとともにＡ
ｌの犠牲層 7の側面にも堆積するので、第１の開口部 5
の直径はＭｏ層 8の堆積にともなって徐々に小さくなっ
ていく。基板上への堆積物はこの第１の開口部 5を通し
て堆積するので第１の開口部 5の直径が減少するのにと
もなって堆積物（Ｍｏ）の堆積範囲が小さくなってい
き、ついには略円錐状のエミッタ電極 2が形成される。
最後に、図３(d) に示すように、Ａｌの犠牲層 7を選択
エッチングすることにより堆積したＭｏ層 8を除去し、
微小真空デバイスが完成する。この方法によると、スパ
ッタリングターゲットからの入射角の範囲が真空蒸着法
に比べて広くなるので、エミッタ電極２の形状は、図１
のようにその裾がなだらかに立ち上がる形状となる。こ
のような形状とすることで、エミッタ電極２と基板１の
接合面積が増え、接合強度が増す。またエミッタ電極２
と基板１の間の熱伝導がよくなり、寿命が改善される。
【００２２】実施例ではエミッタ電極材料にＭｏを使用
した例を示したが、他の金属及び化合物のターゲットを
準備することで容易に可能になる。
した例を示したが、他の金属及び化合物のターゲットを
準備することで容易に可能になる。
【００２３】
【実施例２】本発明の別の実施例を説明する。成膜装置
はイオンビームスパッタリング装置を使用する。イオン
ビームスパッタリング装置の概要は、図４に示すイオン
発生室２１で発生させた正イオンを引出し電極２２で加
速し引出したイオンビーム２３をスパッタ室２４に置か
れたターゲット２５に入射させ、タ−ゲット２５をスパ
ッタし、基板２６上に膜を堆積させる、というものであ
る。スパッタ室２４内は放電を起こす必要がないので１
０-5Torr程度の高真空に保たれている。また、スパッタ
リング電圧は引出し電極２２の電圧でコントロールで
き、２００Ｖ〜２ｋＶの範囲で成膜が可能である。
はイオンビームスパッタリング装置を使用する。イオン
ビームスパッタリング装置の概要は、図４に示すイオン
発生室２１で発生させた正イオンを引出し電極２２で加
速し引出したイオンビーム２３をスパッタ室２４に置か
れたターゲット２５に入射させ、タ−ゲット２５をスパ
ッタし、基板２６上に膜を堆積させる、というものであ
る。スパッタ室２４内は放電を起こす必要がないので１
０-5Torr程度の高真空に保たれている。また、スパッタ
リング電圧は引出し電極２２の電圧でコントロールで
き、２００Ｖ〜２ｋＶの範囲で成膜が可能である。
【００２４】以下に本発明の製造方法による微小真空デ
バイスの別の製造工程を図５を用いて説明する。図５
(a),(b) の製造工程は実施例１で説明した、図３(a),
(b) と同じである。絶縁層３、Ｍｏのゲート層４を形成
し、エッチングにより第１の開口部５と第２の開口部６
を形成、さらにＡｌの犠牲層７を形成した基板１を図４
の基板２６の位置に取り付ける。タ−ゲット２５にはＴ
ｉを使用する。
バイスの別の製造工程を図５を用いて説明する。図５
(a),(b) の製造工程は実施例１で説明した、図３(a),
(b) と同じである。絶縁層３、Ｍｏのゲート層４を形成
し、エッチングにより第１の開口部５と第２の開口部６
を形成、さらにＡｌの犠牲層７を形成した基板１を図４
の基板２６の位置に取り付ける。タ−ゲット２５にはＴ
ｉを使用する。
【００２５】成膜条件の一例はＡｒガス圧ＰAr：１．３
×１０-4Torr、引出し電圧５００Ｖである。このような
条件で成膜すると、ＴｉはＡｌの犠牲層 7の上および基
板 1の上に堆積するとともにＡｌの犠牲層 7の側面にも
堆積するので、第１の開口部５の直径はＴｉ層３８の堆
積にともなって徐々に小さくなっていく。基板上への堆
積物３２はこの第１の開口部 5を通して堆積するので第
１の開口部 5の直径が減少するのにともなって堆積物
（Ｔｉ）の堆積範囲が小さくなっていく。第１の開口部
が完全に閉じる前に、雰囲気ガスの全圧は一定のまま、
分圧５．０×１０-5Torrの窒素（Ｎ2 ）を混入させる。
すると、図５(d) のように、それ以降の堆積物３２’は
蒸着粒子と反応ガスである窒素の反応により、窒化チタ
ン（ＴｉＮ）となる。このまま成膜を続ければ、ついに
は略円錐状のエミッタ電極３９が形成される。最後に、
図５(e) に示すように、Ａｌの犠牲層 7を選択エッチン
グすることにより堆積したＴｉ層３８を除去し、微小真
空デバイスが完成する。
×１０-4Torr、引出し電圧５００Ｖである。このような
条件で成膜すると、ＴｉはＡｌの犠牲層 7の上および基
板 1の上に堆積するとともにＡｌの犠牲層 7の側面にも
堆積するので、第１の開口部５の直径はＴｉ層３８の堆
積にともなって徐々に小さくなっていく。基板上への堆
積物３２はこの第１の開口部 5を通して堆積するので第
１の開口部 5の直径が減少するのにともなって堆積物
（Ｔｉ）の堆積範囲が小さくなっていく。第１の開口部
が完全に閉じる前に、雰囲気ガスの全圧は一定のまま、
分圧５．０×１０-5Torrの窒素（Ｎ2 ）を混入させる。
すると、図５(d) のように、それ以降の堆積物３２’は
蒸着粒子と反応ガスである窒素の反応により、窒化チタ
ン（ＴｉＮ）となる。このまま成膜を続ければ、ついに
は略円錐状のエミッタ電極３９が形成される。最後に、
図５(e) に示すように、Ａｌの犠牲層 7を選択エッチン
グすることにより堆積したＴｉ層３８を除去し、微小真
空デバイスが完成する。
【００２６】この方法で作られたエミッタ電極３９は図
５(e) のように下部および内部がＴｉ３２、先端部およ
び表面がＴｉＮ３２’からなる階段状組成になってい
る。ＴｉＮは熱的、電気的に良好な特性を持っており、
特にスパッタ率はＴｉに比べて約１／５になるため、耐
イオン衝撃性に優れデバイスの長寿命化をもたらす。
５(e) のように下部および内部がＴｉ３２、先端部およ
び表面がＴｉＮ３２’からなる階段状組成になってい
る。ＴｉＮは熱的、電気的に良好な特性を持っており、
特にスパッタ率はＴｉに比べて約１／５になるため、耐
イオン衝撃性に優れデバイスの長寿命化をもたらす。
【００２７】さらに、これらの応用例として、図６に示
すように、イオンビームスパッタでＴｉを堆積する前
に、電子ビーム蒸着装置で銅（Ｃｕ）の円錐台形状の土
台４１を作り、エミッタ電極の高さをかせいでおき、そ
の後に前述のような方法でＴｉ４２および、ＴｉＮ４３
を堆積させエミッタ電極４４を形成することも可能であ
る。
すように、イオンビームスパッタでＴｉを堆積する前
に、電子ビーム蒸着装置で銅（Ｃｕ）の円錐台形状の土
台４１を作り、エミッタ電極の高さをかせいでおき、そ
の後に前述のような方法でＴｉ４２および、ＴｉＮ４３
を堆積させエミッタ電極４４を形成することも可能であ
る。
【００２８】以上の実施例では途中から反応ガスを混入
することにより、階段状組成のエミッタ電極を形成する
方法を説明したが、反応ガス分圧を連続的に変化させる
ことによって傾斜組成とすることも可能である。
することにより、階段状組成のエミッタ電極を形成する
方法を説明したが、反応ガス分圧を連続的に変化させる
ことによって傾斜組成とすることも可能である。
【００２９】また、異なる素材の複数のタ−ゲットを用
いても階段状組成、傾斜組成のエミッタ電極を形成でき
ることは言うまでもない。
いても階段状組成、傾斜組成のエミッタ電極を形成でき
ることは言うまでもない。
【００３０】
【発明の効果】以上説明したように、エミッタ電極の形
成にスパッタリング法を利用することにより、エミッタ
材料として有望な、高融点金属材料（Ｍｏ，Ｗ，Ｐｔ，
Ｔｉ，Ｎｂ，Ｔａ）や高温領域で安定な電気伝導性化合
物(窒化物、炭化物、硼素化物、酸化物、硅素化物な
ど）からなるエミッタ電極を有する微小真空デバイスを
得る事ができる。また、装置には４極スパッタリング装
置を使用することにより、スパッタリング電圧を低くす
ることが可能で、数百V 以下のスパッタ電圧で成膜する
ことにより、スパッタ粒子のエネルギ−が低減でき、ス
パッタ粒子による堆積物の２次スパッタを抑制できる。
さらに基板および基板取付部分はスパッタリング装置の
他の部分から絶縁あるいは、正の直流バイアス電圧を印
加することにより、プラズマ中の正イオンの基板への入
射を防ぐことができ、堆積物が再スパッタされるのを抑
制できる。結果として、尖鋭な３次元形状をさまざまな
材料で形成することができ、微小真空デバイスのエミッ
タ電極とすることが可能となる。
成にスパッタリング法を利用することにより、エミッタ
材料として有望な、高融点金属材料（Ｍｏ，Ｗ，Ｐｔ，
Ｔｉ，Ｎｂ，Ｔａ）や高温領域で安定な電気伝導性化合
物(窒化物、炭化物、硼素化物、酸化物、硅素化物な
ど）からなるエミッタ電極を有する微小真空デバイスを
得る事ができる。また、装置には４極スパッタリング装
置を使用することにより、スパッタリング電圧を低くす
ることが可能で、数百V 以下のスパッタ電圧で成膜する
ことにより、スパッタ粒子のエネルギ−が低減でき、ス
パッタ粒子による堆積物の２次スパッタを抑制できる。
さらに基板および基板取付部分はスパッタリング装置の
他の部分から絶縁あるいは、正の直流バイアス電圧を印
加することにより、プラズマ中の正イオンの基板への入
射を防ぐことができ、堆積物が再スパッタされるのを抑
制できる。結果として、尖鋭な３次元形状をさまざまな
材料で形成することができ、微小真空デバイスのエミッ
タ電極とすることが可能となる。
【００３１】エミッタ電極の形状制御の面では、蒸着源
の大きさが真空蒸着と比較して、大きく、基板との距離
も近いところにあるために、基板への蒸着粒子の入射角
度の範囲は広くなる。これにより、エミッタ電極の裾部
は基板からなだらかな角度で立ち上がる。
の大きさが真空蒸着と比較して、大きく、基板との距離
も近いところにあるために、基板への蒸着粒子の入射角
度の範囲は広くなる。これにより、エミッタ電極の裾部
は基板からなだらかな角度で立ち上がる。
【００３２】また、このようにして形成されたエミッタ
電極によれば、エミッタの寿命を伸ばし、エミッタ電流
を安定化できる。
電極によれば、エミッタの寿命を伸ばし、エミッタ電流
を安定化できる。
【図１】 本発明による縦型電界放射型の微小真空デバ
イスの一例を示す概略的部分断面図
イスの一例を示す概略的部分断面図
【図２】 本発明の実施例１で使用する４極スパッタ装
置を説明するための概略図
置を説明するための概略図
【図３】 本発明の実施例１の製造工程を説明するため
の概略的部分断面図
の概略的部分断面図
【図４】 本発明の実施例２で使用するイオンビームス
パッタ装置を説明するための概略図
パッタ装置を説明するための概略図
【図５】 本発明の実施例２の製造工程を説明するため
の概略的部分断面図
の概略的部分断面図
【図６】 本発明の実施例２の応用例を説明するための
概略的部分断面図
概略的部分断面図
【図７】 従来技術による縦型電界放射型の微小真空デ
バイスの一例を示す概略的部分断面図
バイスの一例を示す概略的部分断面図
【図８】 従来技術による縦型電界放射型の微小真空デ
バイスの一例を示す概略的部分断面図
バイスの一例を示す概略的部分断面図
１ 基板 ２ エミッタ電極 ３ 絶縁層 ４ ゲート層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 幸二 豊中市本町９丁目４−38 (72)発明者 世古 暢哉 大津市田上里町808−207
Claims (12)
- 【請求項１】縦型電界放射エミッタを用いた微小真空デ
バイスのエミッタ電極がＴｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，
Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｎｉ，Ｃｕ，Ｐｄ，Ａｇ，Ｐｔ
およびＡｕを含むグループから選択した金属からなる微
小真空デバイス。 - 【請求項２】縦型電界放射エミッタを用いた微小真空デ
バイスのエミッタ電極が窒化物、炭化物、硼素化物、酸
化物、硅素化物およびこれらの複合化合物を含むグルー
プから選択した化合物およびそれらの積層膜または多層
膜からなる微小真空デバイス。 - 【請求項３】縦型電界放射エミッタのエミッタ電極が円
錐形状で、その裾の部分が基板に対してなだらかな立ち
上がり曲線を形成するとともに、先端部を鋭角に形成し
たことを特徴とする微小真空デバイス。 - 【請求項４】基板１上に円錐形状窒化物、炭化物、硼素
化物、酸化物、硅素化物およびこれを形成した絶縁層３
をグループから選択した化合物からなる請求項３記載の
微小真空デバイス。 - 【請求項５】前記エミッタ電極が傾斜あるいは階段状組
成のエミッタ電極である請求項１または２記載の微小真
空デバイス。 - 【請求項６】縦型電界放射エミッタを用いた微小真空デ
バイスのエミッタ電極を、スパッタリング法により形成
することを特徴とする微小真空デバイスの製造方法。 - 【請求項７】前記エミッタ電極は、化合物ターゲットを
直接スパッタリングする方法または、反応性スパッタリ
ング法により形成される請求項６記載の微小真空デバイ
スの製造方法。 - 【請求項８】前記エミッタ電極は、前記スパッタリング
法において、スパッタガスに反応性ガスを混入させ、そ
の組成を変化させる請求項７記載の微小真空デバイスの
製造方法。 - 【請求項９】スパッタリング電圧を２ｋＶないし５０Ｖ
の範囲内で設定した請求項６記載の微小真空デバイスの
製造方法。 - 【請求項１０】前記エミッタ電極を中間流あるいは分子
流領域のガス圧で形成することを特徴とする請求項６記
載の微小真空デバイスの製造方法。 - 【請求項１１】基板及び基板取付部分がスパッタリング
装置の他の部分から電気的に絶縁された状態でエミッタ
電極を形成することを特徴とする請求項６記載の微小真
空デバイスの製造方法。 - 【請求項１２】スパッタリング装置の他の部分から電気
的に絶縁された基板に正の直流バイアス電圧が印加した
状態でエミッタ電極を形成することを特徴とする請求項
６記載の微小真空デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24030092A JPH0689651A (ja) | 1992-09-09 | 1992-09-09 | 微小真空デバイスとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24030092A JPH0689651A (ja) | 1992-09-09 | 1992-09-09 | 微小真空デバイスとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689651A true JPH0689651A (ja) | 1994-03-29 |
Family
ID=17057418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24030092A Pending JPH0689651A (ja) | 1992-09-09 | 1992-09-09 | 微小真空デバイスとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689651A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787337A (en) * | 1995-01-30 | 1998-07-28 | Nec Corporation | Method of fabricating a field-emission cold cathode |
| EP0913850A1 (en) * | 1997-10-30 | 1999-05-06 | Canon Kabushiki Kaisha | Narrow titanium-containing wire, process for producing narrow titanium-containing wire, structure, and electron-emitting device |
| US5938495A (en) * | 1996-05-10 | 1999-08-17 | Nec Corporation | Method of manufacturing a field emission cold cathode capable of stably producing a high emission current |
| US6525461B1 (en) | 1997-10-30 | 2003-02-25 | Canon Kabushiki Kaisha | Narrow titanium-containing wire, process for producing narrow titanium-containing wire, structure, and electron-emitting device |
| GB2387021A (en) * | 2002-03-25 | 2003-10-01 | Printable Field Emitters Ltd | Creating field emission materials |
| US6649824B1 (en) | 1999-09-22 | 2003-11-18 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of production thereof |
| WO2004059682A1 (en) * | 2002-12-26 | 2004-07-15 | Seoul National University Industry Foundation | Low-temperature formation method for emitter tip including copper oxide nanowire or copper oxide nanowire or copper nanowire and display device or light source having emitter tip manufactured using the same |
| US8344607B2 (en) | 2008-12-02 | 2013-01-01 | Canon Kabushiki Kaisha | Electron-emitting device and display panel including the same |
-
1992
- 1992-09-09 JP JP24030092A patent/JPH0689651A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787337A (en) * | 1995-01-30 | 1998-07-28 | Nec Corporation | Method of fabricating a field-emission cold cathode |
| US5938495A (en) * | 1996-05-10 | 1999-08-17 | Nec Corporation | Method of manufacturing a field emission cold cathode capable of stably producing a high emission current |
| EP0913850A1 (en) * | 1997-10-30 | 1999-05-06 | Canon Kabushiki Kaisha | Narrow titanium-containing wire, process for producing narrow titanium-containing wire, structure, and electron-emitting device |
| US6525461B1 (en) | 1997-10-30 | 2003-02-25 | Canon Kabushiki Kaisha | Narrow titanium-containing wire, process for producing narrow titanium-containing wire, structure, and electron-emitting device |
| US6649824B1 (en) | 1999-09-22 | 2003-11-18 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of production thereof |
| US7087831B2 (en) | 1999-09-22 | 2006-08-08 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of production thereof |
| GB2387021A (en) * | 2002-03-25 | 2003-10-01 | Printable Field Emitters Ltd | Creating field emission materials |
| GB2387021B (en) * | 2002-03-25 | 2004-10-27 | Printable Field Emitters Ltd | Field electron emission materials and devices |
| WO2004059682A1 (en) * | 2002-12-26 | 2004-07-15 | Seoul National University Industry Foundation | Low-temperature formation method for emitter tip including copper oxide nanowire or copper oxide nanowire or copper nanowire and display device or light source having emitter tip manufactured using the same |
| US7041518B2 (en) | 2002-12-26 | 2006-05-09 | Seoul National University Industry Foundation | Low-temperature formation method for emitter tip including copper oxide nanowire or copper nanowire and display device or light source having emitter tip manufactured using the same |
| CN100435261C (zh) * | 2002-12-26 | 2008-11-19 | 财团法人汉城大学校产学协力财团 | 含有铜氧化物或铜纳米导线的发射体尖头的低温成型方法 |
| US8344607B2 (en) | 2008-12-02 | 2013-01-01 | Canon Kabushiki Kaisha | Electron-emitting device and display panel including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5312514A (en) | Method of making a field emitter device using randomly located nuclei as an etch mask | |
| US5399238A (en) | Method of making field emission tips using physical vapor deposition of random nuclei as etch mask | |
| EP1115135B1 (en) | Method for fabricating triode-structure carbon nanotube field emitter array | |
| US5861707A (en) | Field emitter with wide band gap emission areas and method of using | |
| US5199918A (en) | Method of forming field emitter device with diamond emission tips | |
| US6568979B2 (en) | Method of manufacturing a low gate current field emitter cell and array with vertical thin-film-edge emitter | |
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| JP2809125B2 (ja) | 集束電極付電界放出型冷陰極 | |
| EP0520780A1 (en) | Fabrication method for field emission arrays | |
| JPH09219144A (ja) | 電界放出カソードとその製造方法 | |
| JPH0689651A (ja) | 微小真空デバイスとその製造方法 | |
| JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JPH09161665A (ja) | 電界放出カソードとその製造方法 | |
| US5610471A (en) | Single field emission device | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| JP3151837B2 (ja) | 電界電子放出装置 | |
| KR20010058663A (ko) | 카본 나노 튜브를 이용한 전계 방출 에미터 어레이 및 그제조방법 | |
| JP2783498B2 (ja) | 電界放射カソードの製造方法 | |
| KR100317361B1 (ko) | 전계방출소자의 이미터 구조 및 그 제조방법 | |
| JP2734965B2 (ja) | 電界放出素子とその製造方法 | |
| JP3437007B2 (ja) | 電界放出陰極及びその製造方法 | |
| JP3235652B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JPH08273528A (ja) | 電界放出型電子源の製造方法及びそれに用いられる電子源の素子構造 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| KR0154562B1 (ko) | 전계 방출형 디스플레이용 다이아몬드형 탄소 팁을 가진 필드에미터 제조방법 |