JPH0689259A - 分散プログラム方式優先順位アービトレーション方法およびシステム - Google Patents

分散プログラム方式優先順位アービトレーション方法およびシステム

Info

Publication number
JPH0689259A
JPH0689259A JP5039810A JP3981093A JPH0689259A JP H0689259 A JPH0689259 A JP H0689259A JP 5039810 A JP5039810 A JP 5039810A JP 3981093 A JP3981093 A JP 3981093A JP H0689259 A JPH0689259 A JP H0689259A
Authority
JP
Japan
Prior art keywords
bus
priority
module
user
common bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5039810A
Other languages
English (en)
Other versions
JP2531918B2 (ja
Inventor
Robert W Chang
ダブリュー． チャン ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0689259A publication Critical patent/JPH0689259A/ja
Application granted granted Critical
Publication of JP2531918B2 publication Critical patent/JP2531918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 プログラム式優先スキーマを提供する。 【構成】 通信バスに対する分散アービトレーションス
キーマであって、そのバスインタフェースモジュールは
そのバスを次にどのモジュールが使用するかをそれらの
モジュールから判定するスキーマである。そのプロトコ
ルは普通の多重プロセッサバックプレーンバスインタフ
ェースであって、多重処理、共用記憶装置、およびメモ
リマップ入出力オペレーションをサポートする。そのプ
ロトコルにより、システムオペレーションの間に変更す
ることができる優先順位をプログラム式にできる。その
アーキテクチャはそのバスへの割り込みを処理し、よっ
て、個々の割り込み線を除去する。そのスキーマによれ
ば、ＣＭＯＳ技法をインプリメントすることができ、他
の集積回路装置技法と両立させることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多重処理コンピュータ
システムに関し、特に、共通通信バス上で通信を行う複
数のプロセッサから１つのプロセッサを選択することに
関する。
【０００２】
【従来の技術】多重処理技法は計算システムで広く用い
られるようになっている。本質的には、多重処理システ
ムは実質的に互いに独立してオペレートする複数の処理
装置を採用している。よって、その計算システムが種々
の異なるタスクを同時に行うことができる。
【０００３】入力、処理、および記憶域を、出力ととも
に有する完全に独立な計算システムを、各プロセッサに
供給せずに、複数のプロセッサを単一の通信バスにより
相互接続する。
【０００４】コンピュータシステムでは、回路パッケー
ジング、技術、コスト、およびシステムパフォーマンス
を設計トレードオフした結果、共有バスをインプメント
して、データ、コマンド、または他のメッセージのよう
な情報を転送している。同様の機能およびバス優先順位
を有する幾つかの装置を相互接続する高速並列バスを利
用するシステムでは、各装置にバスアクセスを充分割り
振り、バス使用効率、すなわち帯域幅の平衡をとる必要
がある。また、最適化オペレーションを行うため、その
バスへのアクセスに際して全ての装置に対する平均待ち
時間をできる限り短くする必要がある。さらに、最適化
パフォーマンスにとって必要なことであるが、共用バス
へのアクセス優先順位を判定するアービトレーション機
構は、特に、論理レベル変位により、できる限り速く次
の装置の認可を計算する必要がある。
【０００５】
【発明が解決しようとする課題】プロセッサを選択して
バスにアクセスする従来技術は、組み合わせおよび順次
論理素子の使用を一般的に含み、そのため、非常に複雑
でかつ使いずらかった。さらに、このような従来技術
は、比較的、オペレーションの柔軟性を欠き、よって、
このような装置が特定の偶発要因に適応できる能力には
限界がある。例えば、多くのシステムでそうであるが、
要求プロセッサが単一の記憶サイクルを超えるサイクル
を含む記憶装置アクセスを必要とするマルチサイクル要
求のような特殊記憶装置要求により、ルーチン優先スキ
ーマをだめにすることができる。他の特別な優先要求に
は、他の記憶装置アクセスを除外するようにパフォーム
しなければならない記憶装置リフレッシュサイクルのよ
うな「スーパ優先順位」要求を含む。ディスクリートコ
ンポーネントを採用している従来技術は、非常に複雑な
回路を含まないので、このような非ルーチン記憶装置要
求に適応することができない。
【０００６】通常のバスアービトレーションスキーマ
は、一般的に、固定で、変化しない優先スキーマを使用
装置にインプリメントする。プログラム式ハードウェア
ロジックの中には、バス使用認可シグナルを、入力要求
シグナルの機能として、固定でかつ変化しない優先構造
で生成するものはない。このようなスキーマは柔軟性に
欠ける。というのは、優先構造がロジックハードウェア
に組み込まれるからである。しかも、アービトレーショ
ン回路を再設計する以外には、異なるアプリケーション
や、変化するシステム構成および要求負荷に適応する術
がないからである。
【０００７】従来例はプログラム式アービトレーション
機構、すなわち、使用している装置の総体的な優先順位
がレジスタのような記憶装置の内容により示され、よっ
て、その優先順位をそのレジスタ内容再プログラムによ
り変化させることができるプログラム式アービトレーシ
ョン機構を提供することによりこのような制限を緩和し
ようとした。
【０００８】１つのレベルでプログラム可能であるが、
これらの機構は多重プロセッサコンピュータシステムの
要求に応えなかった。しかも、これらの機構は他のバス
指向ディジタルシステムであって、柔軟で、プログラム
可能で、クラス指向優先スキーマを要求するシステムの
要求に応えなかった。このようなシステムでは、通常、
使用している装置はクラスに分割される。各クラスは異
なる優先順位を有し、あるクラス内の装置は同一の優先
順位を有し、一般的に、ラウンドロビン、機会均等方式
で、バスのアクセスがスケジューリングされる。従来の
プログラム式機構は、このような種々の優先順位判定方
式であり、かつ優先順位判定方式を組み合わせたものに
適合するだけの柔軟性を慣習的に持っていない。よっ
て、従来の機構は、種々のアービトレータアプリケーシ
ョン、使用している装置の構成、および装置応答時間要
件のような変化する要求に応えることができなかった。
【０００９】典型的な多重プロセッサ環境では、共通の
バックプレーンバスを採用して、複数のプロセッサを接
続している。中央プロセッサに割り込むため、各装置は
割り込みシグナルを中央プロセッサに送信しなければな
らない。パッケージに制約があるので、専用割り込み線
を設けるのは難しい。割り込みスキーマは多くの場合、
コンピュータ化されたシステム内のデータへのアクセス
を制御するために、これまでは、インプリメントされて
いた。プログラム方式であるとともに、固定された優先
割り込みシステムは利用可能である。データ獲得レート
が、プロセッサが速くなり３２ビットプロセッサが現れ
るとともに増加すると、より速い優先割り込みスキーマ
が必要になっている。専用割り込み線と、関連する集積
回路のピンを省くのに必要なものは、バックプレーンバ
スを用いるバス割り込み技法である。そのバスにアクセ
スしようとする装置は、まず、優先順位をそのバス上に
ブロードキャストし、ついで、割り込みメッセージを送
信する。
【００１０】また、集中アービトレーションスキーマの
従来例では普通であるが、中央アービトレータはどのモ
ジュールがバス使用を次に受信することになるかを判定
する。これは標準的な方法であり、単一障害点（ＰＯ
Ｆ）（すなわち、中央アービトレータに障害が発生する
と、全ての動きが止まる）という不利な点を有する。こ
のことは、宇宙プロジェクト、銀行業務、および中央ア
ービトレーションスキーマを用いることができない重要
な産業工程のようなフォールトトレランスシステムでは
受け入れられないことである。
【００１１】必要なのは、従来例で遭遇する問題を解決
する分散プログラム方式優先スキーマである。
【００１２】本発明の目的はプログラム式優先スキーマ
を提供することにある。
【００１３】本発明の他の目的は個々の通信モジュール
が共通バスを得ようとする分散アービトレーションスキ
ーマを提供することにある。
【００１４】本発明のさらに他の目的は別に割り込み線
を用いない分散プログラム式優先スキーマを提供するこ
とにある。
【００１５】本発明のさらにまた他の目的は種々の集積
回路装置技法と両立するアービトレーションスキーマを
提供することにある。
【００１６】
【課題を解決するための手段】これらの目的およびその
他の目的は、通信バスに対する分散アービトレーション
スキーマにより達成することができ、同様に、このスキ
ーマにより本発明の特徴および効果を奏することができ
る。
【００１７】複数のバスインタフェースモジュールは、
モジュールの間でどのモジュールに次のバス使用を認可
するかを判定する。そのプロトコルは、共通のマイクロ
プロセッサバックプレーンバスインタフェースであり、
多重処理、共用メモリ、メモリマッピング、および入出
力オペレーションをサポートする。そのプロトコルの特
徴は、プログラム式優先順位をバスシステムオペレーシ
ョンの間に変更することができることにある。そのスキ
ーマはバスへの割り込みを処理し、よって、個々の割り
込み線を除去する。そのスキーマをＣＭＯＳ技法にイン
プリメントすることができ、他の集積回路装置技法と比
較することができる。
【００１８】次のようにすることができる。
【００１９】１）本発明に係る方法は、共通バスと、該
共通バスに接続された複数のユーザとを含み、前記ユー
ザはそれぞれ前記ユーザが前記共通バスにアクセスする
必要のある要求ユーザであることを示す要求シグナルを
供給する手段を含むシステムにて優先順位を判定する方
法において、連続するクロックサイクルの間に各ユーザ
がその優先順位ビットをブロードキャストするステップ
と、前記優先順位ビットと各ユーザの各ブロードキャス
トビットとを比較するステップと、各ユーザに対してそ
の優先順位ビットを判定するステップと、最高位優先順
位を有するユーザが共通バスへのアクセスを要求し、次
のバストランザクション期間でそのバスのアクセスを受
け取るステップとを備えたことを特徴とする。
【００２０】２）本発明に係るシステムは、共通バス
と、該共通バスに接続された複数のユーザとを含み、前
記ユーザはそれぞれ前記ユーザが前記共通バスにアクセ
スする必要のある要求ユーザであることを示す要求シグ
ナルを供給する手段と、前記共通バスへのアクセスに際
して優先順位を判定する装置とを含むシステムにおい
て、ユーザの間で優先順位ビットを伝送するブロードキ
ャスト手段と、ユーザの間で最優先ユーザを判定する比
較手段と、そのバスを要求しているユーザのうちの最優
先順位を有するユーザにアクセスを認可する手段とを備
えたことを特徴とする。 ３）上記２）に記載のシステ
ムにおいて、ＣＭＯＳ集積回路ドライバを用いて前記共
通バスをドライブすることを特徴とする。
【００２１】
【実施例】典型的には、マイクロプロセッサは多重プロ
セッサ環境でオペレートする。その環境では、所定のプ
ロセッサの優先順位は、特定の時点で、プロセッサがパ
フォームするタスクがどのようなタスクかにより判定さ
れる。動的にタスクをプロセッサに割り当てることがで
きるので、優先順位はタスクにより変化するとともに、
時間の経過とともに変化する。図１に示すブロック図は
コンピュータ１０により形成される典型的な多重プロセ
ッサ環境を示す。コンピュータシステム１０はＣＰＵ１
２および１４、記憶装置（１６および１８により表
す）、入出力装置２０および２２、補助プロセッサ２
４、およびアプリケーション特定装置２６を含み、これ
らは密結合バックプレーンバス３０に接続されており、
入出力装置２０および２２に外部インタフェースが接続
されている。バックプレーンバス３０はデータ転送機
能、制御またはステータス機能、ホストインタフェース
機能、および工場検査インタフェースを含むことができ
る。
【００２２】本発明を図２に示すタイミング図により説
明する。図２はコンピュータ装置をバックプレーンバス
３０に接続する８つのバスインタフェース装置モジュー
ルを示す。サイクル０では、バックプレーンバスは使用
されない。どのモジュールもそのバス要求線（ＢＲＱ）
をアサートしない。同様に、どのモジュールもバスエン
ゲージ線ＢＥ＊をアサートしない。次のサイクル、すな
わち、サイクル１では、モジュール１，３，および４は
それらのＢＲＱ線をアサートすることによりそのバスの
制御を獲得しようとする。一意のＢＲＱ線が各モジュー
ルに割り当てられる。モジュールは、バス要求が行われ
たという通知を受信する他の全てのモジュールによりそ
のＢＲＱ線をアサートすることにより、そのバスを要求
する。
【００２３】ＢＲＱ１，ＢＲＱ３，およびＢＲＱ４上の
バス要求シグナルは、全てのモジュールにより受信され
る。各モジュールはこれらのシグナルを処理し、どのモ
ジュールが最高位最優先順位を有するかを判定する。各
モジュールは他の全てのモジュールの優先順位を知って
おり、全てのモジュールはどのモジュールがバス使用に
対する優先順位を受信すべきかを同様に判定することに
なる。図２では、モジュール１が最高位優先順位を有す
るものと仮定する。よって、モジュール１はサイクル１
の間そのバスの制御を獲得する。
【００２４】サイクル２では、モジュール１はバスエン
ゲージ線ＢＥ＊をアサートし、そのバスが今ビジーであ
ることを示す。モジュール１を含む各モジュールは、一
意のＢＲＱ線上にその優先順位ビットのブロードキャス
トを開始する。例えば、モジュール１は、図２に示すよ
うに、その優先順位ビットをＢＲＱ１上にブロードキャ
ストする。図には６つの優先順位ビットを示す。優先順
位ビットの実際の数はそのシステムのアプリケーション
により決定されることになる。各モジュールは変位から
変位までの間その優先順位ビットを変更することができ
ることに注意すべきである。例えば、サイクル２から始
まる６つの優先順位ビットは、サイクル１０から始まる
６つの優先順位ビットとは異なる。
【００２５】図２はアービトレーション線のみを示す。
アドレス／データ線のような他の可能な線は図示してい
ない。モジュールがそれらの優先順位ビットをアービト
レーション線上にブロードキャストしている間、現行の
マスタまたはモジュールであって、そのバス線使用の優
先順位を有するもの、すなわち、この場合は、モジュー
ル１は、他のバス線を用いてそのバストランザクション
を行う。例えば、これは、キャッシュメモリ線をグロー
バルメモリモジュールから読み取ることができたかも知
れない。従って、優先順位ビットをブロードキャストす
ることは、この分散プログラム式アービトレーションス
キーマを非常に効率的にする正規のバストランザクショ
ンとのインタフェースとはならない。
【００２６】サイクル３からサイクル７まで、図２に示
すように、モジュールはそれらの優先順位ビットを各Ｂ
ＲＱ線上にブロードキャストする。現マスタ、すなわ
ち、モジュール１は他のバス線の上でそのトランザクシ
ョンを続行する。
【００２７】サイクル８では、優先順位ビットをブロー
ドキャストした後、次にバス使用を必要とする任意のモ
ジュールはそのＢＲＱ線をアサートすることになる。図
２に示すように、モジュール３および４のみがそのバス
の使用を必要とし、ＢＲＱ３およびＢＲＱ４のみがサイ
クル８でアサートされる。トランザクションが完了する
まで、モジュール１がそのトランザクションを続行して
いるときは、ジュール１がそのバスの制御を有する。こ
の例では、モジュール１のトランザクションがこのサイ
クルで完了するものと仮定する。
【００２８】ついで、サイクル９では、そのＢＥ＊線を
解放し、そのバスが今解放されていることを示す。モジ
ュール３および４は、サイクル２ないしサイクル７の間
でブロードキャストされた優先順位ビットを用いて、そ
のバスに対して競合する。モジュール３の優先順位の方
が高いものと仮定すると、モジュール３がそのバス制御
を獲得する。サイクル１０では、モジュール３はＢＥ＊
線をアサートして、そのバスが今ビジーであることを示
す。全てのモジュールは、システムオペレーションの
間、動的にプログラムすることにより変更可能な優先順
位ビットのブロードキャストを開始する。そして、新し
いバストランザクション期間が開始される。
【００２９】本発明をインプリメントするため、プロト
コル処理が各モジュール内で行われ、受信された優先順
位ビットから、他のモジュールより高い優先順位ビット
を有するか否かを判定する。例えば、図２に示すよう
に、モジュール３は優先順位ビットをサイクル２ないし
サイクル７の間にモジュール４から受信する。モジュー
ル３は、サイクル８の終りまでに、モジュール４より高
い優先順位を有するか否かを判定する必要がある。この
判定は、排他的ＯＲゲートと、優先順位ラッチと呼ばれ
る１ビットラッチのみを用いて行う。サイクル２の間で
は、モジュール４からの第１優先順位ビットと、モジュ
ール３に対する第１優先順位ビットとが、図３に示すよ
うに、排他的ＯＲ演算される。優先順位判定の真理値表
を表１に示す。
【００３０】
【表１】
【００３１】２つのケースがある。ケース１では、排他
的ＯＲゲートの出力は０に等しい。そのため、モジュー
ル３および４はそれらの第１ビット（最高位ビット）に
等しい優先順位を有する。モジュール３とモジュール４
の間の優先レベルは判定されない。次のサイクルでは、
第２の高位ビットが比較される。
【００３２】ここで、モジュール３および４の優先順位
は等しくなく、排他的ＯＲゲート４０の出力は１であ
る。この出力を用いて優先順位ラッチはＸ、すなわち、
モジュール４からのビットを記憶することができる。一
度、優先順位ビットがラッチに記憶されると、最早、さ
らに比較する必要はない。ｘという値はどのモジュール
のほうが優先順位が高いかを示す。ここで、モジュール
３の方がモジュール４より優先順位が高い。さらに続け
ていくと、優先順位判定は８サイクルの終りまで行うこ
とができる。そのバス上のＮ個のモジュールに関してい
うと、各モジュールは優先順位を判定するためのＮ−１
個の簡単な回路を有する。
【００３３】次のトランザクションの間にそのバスを受
け取るマスタがどのモジュールかを、各モジュールが判
定するには、さらに別の情報を判定しなければならな
い。例えば、図２に示すように、サイクル９の間では、
バス線ＢＥ＊はハイ（ｈｉｇｈ）であり、そのバスが解
放されていることを示す。そして、モジュール３および
４はそのバスに対して競合することができる。あるモジ
ュールがバスを要求し、しかも、そのバスを要求してい
る他のモジュールより高い優先順位を有する場合、その
モジュールは次のバスマスタになることになる。これら
の入力はＢＲＱ線上または優先順位ラッチ上のいずれか
にあるので、各モジュール内のＡＮＤゲート４６、およ
びインバータ４８，５０を用いて、そのモジュールが次
のバスマスタになることになるか否かを判定する。
【００３４】通信バスの典型的なドライバは図４に示す
ようにバイポーラオープンコレクタドライバである。終
端抵抗５２を介して電力を供給する電源５０を示す。各
バスインタフェースモジュール５４，５６，および５８
には、バイポーラオープンコレクタドライバがある。こ
のようにすると、図５に示すようなＮＯＲゲートが得ら
れる。オープンコレクタにすると、ドライバ当たり７０
ミリアンペアという電流が流れ、しかも、オープンコレ
クタドライバスキーマは放射線に対して堅牢ではないこ
とから、オープンコレクタは宇宙アプリケーションで用
いることができない。必要なものはＣＭＯＳドライバで
ある。これは消費電力が小さく、しかも放射線に対して
堅牢であるからである。
【００３５】ＣＭＯＳトランジスタを通信バスドライバ
として用いるだけで、図６に示すように、トランジスタ
６４および６６、または６８および７０によりダイアゴ
ナル（ｄｉａｇｏｎａｌ）駆動という問題が生じる。こ
れは短絡と似たようなもので、それらのトランジスタに
ダメージを与えるかもしれない。
【００３６】この駆動問題の解決法を図７に示す。図７
にはＢＲＱ０線８０を示す。ＢＲＱ０線に接続されてい
るのは終端抵抗８２とモジュール０，１，２−７であ
る。各モジュールはインバータ８４をそのドライバとし
て用いており、そのドライバはダイアゴナル駆動問題を
阻止する。そのドライバはゲインが高く、消費電力が小
さく、放射線に対して堅牢である。
【００３７】図示したものはプログラム式分散優先アー
ビトレーションスキーマであり、そのスキーマは割り込
み線を除去し、ＣＭＯＳのような種々の集積回路装置を
用いることができる。
【００３８】特定の実施例を説明したが、本発明の精神
を逸脱することなく変更することができることは当業者
にとって当然である。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、プログラム式優先スキーマ
を提供することができ、通信モジュールが共通バスを得
ようとする分散アービトレーションスキーマを提供する
ことができる。また、本発明によれば、別に割り込み線
を用いない分散プログラム式優先スキーマを提供するこ
とができ、種々の集積回路装置技法と両立するアービト
レーションスキーマを提供することができる。
【図面の簡単な説明】
【図１】典型的なマイクロプロセッサを示すブロック図
である。
【図２】本発明に係る分散プログラム式優先アービトレ
ーションスキーマの８つの装置のタイミング図である。
【図３】優先順位を取り出すのに用いられる組み合わせ
ロジックの略図である。
【図４】通信バスに供給するドライブシグナルを生成す
る回路図である。
【図５】通信バスに供給するドライブシグナルを生成す
る回路図である。
【図６】通信バスに供給するドライブシグナルを生成す
る回路図である。
【図７】通信バスに供給するドライブシグナルを生成す
る回路図である。
【符号の説明】
１０ コンピュータシステム １２，１４ ＣＰＵ １６，１８ 記憶装置 ２０，２２ Ｉ／Ｏ ２４ 補助プロセッサ ２６ アプリケーション特定装置 ３０ バックプレーンバス ３２ 外部インタフェース

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 共通バスと、該共通バスに接続された複
    数のユーザとを含み、前記ユーザはそれぞれ前記ユーザ
    が前記共通バスにアクセスする必要のある要求ユーザで
    あることを示す要求シグナルを供給する手段を含むシス
    テムにて優先順位を判定する方法において、 連続するクロックサイクルの間に各ユーザがその優先順
    位ビットをブロードキャストするステップと、 前記優先順位ビットと各ユーザの各ブロードキャストビ
    ットとを比較するステップと、 各ユーザに対してその優先順位ビットを判定するステッ
    プと、 最高位優先順位を有するユーザが共通バスへのアクセス
    を要求し、次のバストランザクション期間でそのバスの
    アクセスを受け取るステップとを備えたことを特徴とす
    る方法。
  2. 【請求項２】 共通バスと、該共通バスに接続された複
    数のユーザとを含み、前記ユーザはそれぞれ前記ユーザ
    が前記共通バスにアクセスする必要のある要求ユーザで
    あることを示す要求シグナルを供給する手段と、前記共
    通バスへのアクセスに際して優先順位を判定する装置と
    を含むシステムにおいて、 ユーザの間で優先順位ビットを伝送するブロードキャス
    ト手段と、 ユーザの間で最優先ユーザを判定する比較手段と、 そのバスを要求しているユーザのうちの最高位優先順位
    を有するユーザにアクセスを認可する手段とを備えたこ
    とを特徴とするシステム。
  3. 【請求項３】 ＣＭＯＳ集積回路ドライバを用いて前記
    共通バスをドライブすることを特徴とする請求項２に記
    載のシステム。
JP5039810A 1992-04-30 1993-03-01 分散プログラマブル優先順位ア―ビトレ―ション方法およびシステム Expired - Fee Related JP2531918B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US876239 1992-04-30
US07/876,239 US5307466A (en) 1992-04-30 1992-04-30 Distributed programmable priority arbitration

Publications (2)

Publication Number Publication Date
JPH0689259A true JPH0689259A (ja) 1994-03-29
JP2531918B2 JP2531918B2 (ja) 1996-09-04

Family

ID=25367251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039810A Expired - Fee Related JP2531918B2 (ja) 1992-04-30 1993-03-01 分散プログラマブル優先順位ア―ビトレ―ション方法およびシステム

Country Status (2)

Country Link
US (1) US5307466A (ja)
JP (1) JP2531918B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
JP2854474B2 (ja) * 1992-09-29 1999-02-03 三菱電機株式会社 バス使用要求調停装置
US5459840A (en) * 1993-02-26 1995-10-17 3Com Corporation Input/output bus architecture with parallel arbitration
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer
US5915102A (en) * 1996-11-06 1999-06-22 International Business Machines Corporation Common arbiter interface device with arbitration configuration for centralized common bus arbitration
US5864686A (en) * 1996-11-19 1999-01-26 International Business Machines Corporation Method for dynamic address coding for memory mapped commands directed to a system bus and/or secondary bused
US6058449A (en) * 1997-07-31 2000-05-02 Motorola, Inc. Fault tolerant serial arbitration system
US6230229B1 (en) 1997-12-19 2001-05-08 Storage Technology Corporation Method and system for arbitrating path contention in a crossbar interconnect network
US6064647A (en) * 1998-05-13 2000-05-16 Storage Technology Corporation Method and system for sending frames around a head of line blocked frame in a connection fabric environment
DE19930119C2 (de) * 1999-06-30 2001-06-07 Siemens Ag Prioritätsverwaltungsverfahren
FI20085050A0 (fi) * 2008-01-21 2008-01-21 Nokia Corp Laite ja menetelmä

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
US4334288A (en) * 1979-06-18 1982-06-08 Booher Robert K Priority determining network having user arbitration circuits coupled to a multi-line bus
US4320457A (en) * 1980-02-04 1982-03-16 General Automation, Inc. Communication bus acquisition circuit
US4320467A (en) * 1980-02-25 1982-03-16 Raytheon Company Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority
FR2494010B1 (fr) * 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4375639A (en) * 1981-01-12 1983-03-01 Harris Corporation Synchronous bus arbiter
US4536839A (en) * 1982-03-30 1985-08-20 Mai Basic Four, Inc. Memory request arbitrator
US4814974A (en) * 1982-07-02 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements
IT1159351B (it) * 1983-02-03 1987-02-25 Cselt Centro Studi Lab Telecom Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
US4701845A (en) * 1984-10-25 1987-10-20 Unisys Corporation User interface processor for computer network with maintenance and programmable interrupt capability
JPS61107456A (ja) * 1984-10-30 1986-05-26 Toshiba Corp 割込制御方式
DE3636317A1 (de) * 1985-10-25 1987-04-30 Yamatake Honeywell Co Ltd Datenuebertragungssystem mit ueber eine uebertragungsschleife uebermittelten senderechtsanforderungssignalen
US4791562A (en) * 1985-12-02 1988-12-13 Unisys Corporation Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus
US4788640A (en) * 1986-01-17 1988-11-29 Intel Corporation Priority logic system
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US4953081A (en) * 1988-12-21 1990-08-28 International Business Machines Corporation Least recently used arbiter with programmable high priority mode and performance monitor
US5101482A (en) * 1989-10-16 1992-03-31 Massachusetts Institute Of Technology Bus-based priority arbitration system with optimum codewords

Also Published As

Publication number Publication date
US5307466A (en) 1994-04-26
JP2531918B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
US4937734A (en) High speed bus with virtual memory data transfer and rerun cycle capability
KR100932359B1 (ko) 고주파수 중재자를 통해 사이클마다 복수의 버스 중재를수행하는 스위치 매트릭스 시스템
JP2574967B2 (ja) マルチプロセッサシステム用アービトレーション装置および同方法
US5535341A (en) Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation
US5598542A (en) Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US4270167A (en) Apparatus and method for cooperative and concurrent coprocessing of digital information
US5121487A (en) High speed bus with virtual memory data transfer capability using virtual address/data lines
EP0426413A2 (en) Multiprocessor arbitration in single processor arbitration schemes
US5590299A (en) Multiprocessor system bus protocol for optimized accessing of interleaved storage modules
JPH0587855B2 (ja)
JPH0833875B2 (ja) バス裁定システム
JP2531918B2 (ja) 分散プログラマブル優先順位ア―ビトレ―ション方法およびシステム
JPH0728758A (ja) ダイナミックタイムループ調停及び装置
US5241661A (en) DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
JPH10143467A (ja) データ処理システムにおいてバス所有権を調停するための方法および装置
US5649206A (en) Priority arbitration protocol with two resource requester classes and system therefor
US5097483A (en) Tri-statable bus with apparatus to drive bus line to first level and then second level for predetermined time before turning off
US6647450B1 (en) Multiprocessor computer systems with command FIFO buffer at each target device
US5526494A (en) Bus controller
US5799160A (en) Circuit and method for controlling bus arbitration
EP0283580A1 (en) Computer system with direct memory access channel arbitration
GB2318487A (en) Bus arbitration system
KR930001586B1 (ko) 다중 버스 마이크로 컴퓨터 시스템
JPH04335457A (ja) バスアービトレーション・システム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees