JPH0685793A - Transmission error detection system - Google Patents
Transmission error detection systemInfo
- Publication number
- JPH0685793A JPH0685793A JP4232233A JP23223392A JPH0685793A JP H0685793 A JPH0685793 A JP H0685793A JP 4232233 A JP4232233 A JP 4232233A JP 23223392 A JP23223392 A JP 23223392A JP H0685793 A JPH0685793 A JP H0685793A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- bit pattern
- bit
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、シリアルデータ伝送に
おける伝送誤り検出方式に関し、特に、送信側と受信側
とで予め任意に設定したビットパターンを、送信側で送
信データに付加し、受信側で受信データに付加されたビ
ットパターンが、設定したビットパターンであるか否か
を判定することにより伝送誤りを検出するようにしたも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission error detection method in serial data transmission, and more particularly to a transmission side which adds a bit pattern which is arbitrarily set in advance to a transmission side and a reception side. The transmission error is detected by determining whether or not the bit pattern added to the reception data is the set bit pattern.
【０００２】[0002]
【従来の技術】コンピュータネットワークにおける計算
機相互間の通信等のデータ通信において、情報を正しく
授受するためには送信側からの信号と受信側との信号と
が同じでなければならないが、伝送機器や通信回線で
は、それ自身の特性や外部からの雑音によって伝送波形
がひずみ、符号誤りが生ずることがある。これをそのま
ま受け取ると、重大なトラブルの原因となるので、受信
側では、伝送途中で生じた誤りの有無を検出する必要が
ある。2. Description of the Related Art In data communication such as communication between computers in a computer network, a signal from a transmitting side and a signal from a receiving side must be the same in order to properly exchange information, but a transmission device or In a communication line, the transmission waveform may be distorted and a code error may occur due to its own characteristics or external noise. If this is received as it is, it causes a serious trouble. Therefore, it is necessary for the receiving side to detect the presence or absence of an error occurring during transmission.
【０００３】そのため、従来、シリアルデータ伝送にお
いては、伝送データ列の末尾にチェック用のデータ（以
下、ＢＣＣ（Ｂｌｏｃｋ Ｃｈｅｃｋ Ｃｈａｒａｃｔ
ｅｒ）という）を付加して符号誤りを検出する手段があ
り、ＢＣＣ生成の演算手段としては、パリティ・チェッ
ク方式、チェックサム方式、サイクリック符号方式（以
下、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃ
ｏｄｅ）方式という）等が良く知られている。Therefore, conventionally, in serial data transmission, check data (hereinafter referred to as BCC (Block Check Character) is added to the end of the transmission data string.
er) is added to detect a code error, and as a calculation means for BCC generation, a parity check method, a checksum method, and a cyclic code method (hereinafter, CRC (Cyclic Redundancy C) are used.
ode) method) is well known.
【０００４】パリティ・チェック方式には、垂直パリテ
ィ・チェック方式と水平パリティ・チェック方式とがあ
り、垂直パリティ・チェック方式は、一文字の構成ビッ
ト中の“１”であるビット数が偶数（又は、奇数）にな
るようにパリティ・ビットを付加して１字を構成し、一
文字中の“１”の数をカウントし、偶数ならば良、奇数
ならば誤りがあると判定する方式である。同様に水平パ
リティ・チェック方式は、１ブロック単位の各文字の同
一ビットの“１”の数が偶数（又は、奇数）となるよう
にチェック・ビットを１ブロックの最後に付加し、各ブ
ロック毎に同一ビットの“１”の数をカウントし、偶数
ならば良とし、奇数ならば誤りがあると判定する方式で
ある。The parity check method includes a vertical parity check method and a horizontal parity check method. In the vertical parity check method, the number of bits that are "1" in the constituent bits of one character is even (or, This is a method in which a parity bit is added so that it becomes an odd number), one character is formed, the number of "1" in one character is counted, and if it is even, it is judged as good, and if it is odd, there is an error. Similarly, in the horizontal parity check method, a check bit is added to the end of one block so that the number of "1" s of the same bit of each character in each block becomes an even number (or an odd number), and each block is added. In this method, the number of "1" s of the same bit is counted, and if it is even, it is judged as good, and if it is odd, it is judged that there is an error.
【０００５】チェックサム方式は、各文字のビット単位
の加算を行い、ブロック転送後加算結果を転送して、受
信側での受信ビットと加算結果とを比較する方法であ
る。ＣＲＣ方式は、送信データを多項式と考え、それを
予め設定した生成多項式で割り、その余りをチェックビ
ットとして、ブロック送信後に送信する方式である。例
えば、“１００１０１０１”というデータをこの順に送
信するものとする。この二進数のデータをもとに多項式
表示すると、Ｐ（Ｘ）＝１＋Ｘ2 ＋Ｘ4 ＋Ｘ 7 となる。
そして、予め任意に定めた生成多項式Ｇ（Ｘ）をＧ
（Ｘ）＝１＋Ｘ2＋Ｘ4 ＋Ｘ6 とし、Ｐ（Ｘ）に生成多
項式Ｇ（Ｘ）の最高次の項Ｘ6 をかけ、これを生成多項
式Ｇ（Ｘ）で割算した余りがチェックビットであり、こ
の場合Ｘ5＋Ｘ4 となり、これを二進数で表すと１１０
０００となる。送信データＦ（Ｘ）はこのチェックビッ
トをＸ6 ・Ｐ（Ｘ）に付加したものであり、Ｆ（Ｘ）＝
Ｘ6・Ｐ（Ｘ）＋（Ｘ5 ＋Ｘ4 ）となる。受信側では、
受信したＦ（Ｘ）を生成多項式Ｇ（Ｘ）で割算し、割り
切れれば良とし、割り切れなければ受信データは異常で
あると判定する。The checksum method is a bit unit for each character.
Is added, and after the block transfer, the addition result is transferred and received.
It is a method to compare the received bit on the receiving side with the addition result.
It The CRC method considers the transmitted data as a polynomial and regards it as a polynomial.
Divide by the preset generator polynomial and check the remainder.
In this method, the block is transmitted after the block is transmitted. An example
For example, send the data "10010101" in this order.
I believe. Polynomial based on this binary data
When displayed, P (X) = 1 + X2+ XFour+ X 7Becomes
Then, the generator polynomial G (X) that is arbitrarily determined in advance is set to G
(X) = 1 + X2+ XFour+ X6And many are generated in P (X)
The highest order term X of the term G (X)6Multiply this by multiplying
The remainder divided by the expression G (X) is the check bit.
In case of XFive+ XFourBecomes 110 when expressed in binary.
000. The transmission data F (X) has this check bit
X6・ It is added to P (X), and F (X) =
X6・ P (X) + (XFive+ XFour). On the receiving side,
Divide the received F (X) by the generator polynomial G (X), and divide
If it is cut, it is good. If it is not divisible, the received data is abnormal.
Judge that there is.
【０００６】以下に、ＣＲＣ方式により伝送誤り検出を
行った場合の、データ授受の動作を図５及び図６に基づ
いて説明する。今、図５に示すように送信側から８ビッ
トのデータＡ、Ｂ、Ｃ、Ｄからなるブロックを送信する
ものとする。図中Ｘ及びＹは、送信データＡ〜Ｄの前後
のデータブロックのデータであり、データＸに続いてデ
ータＡ〜Ｄがパラレル／シリアル変換され伝送ライン上
に送出される。それに続いて、データＡ〜Ｄに対して演
算されたＣＲＣデータ（ｒ１５〜ｒ０）が送出され、続
いて、データＹが送出される。Below, the operation of data transfer when the transmission error is detected by the CRC method will be explained based on FIG. 5 and FIG. Now, as shown in FIG. 5, it is assumed that a block composed of 8-bit data A, B, C, and D is transmitted from the transmitting side. In the figure, X and Y are data of the data blocks before and after the transmission data A to D, and the data A to D are parallel / serial converted after the data X and sent out on the transmission line. Following that, the CRC data (r15 to r0) calculated for the data A to D is transmitted, and then the data Y is transmitted.
【０００７】受信側では、受信したビット列を受信した
順に８ビットづつをデータＸ、データＡ、・・・、デー
タＤとみなし、次の１６ビットをＣＲＣデータ、続く８
ビットをデータＹとして読み込む。次いで、受信したデ
ータを多項式とみなして生成多項式Ｇ（Ｘ）で割算し、
正常に伝送が行われた場合には、送信データと受信デー
タとは同一となり、受信データは割り切れる。On the receiving side, the received bit string is regarded as data X, data A, ..., Data D in the order of reception, and the next 16 bits are CRC data, followed by 8 bits.
Read the bit as data Y. Then, the received data is regarded as a polynomial and divided by the generator polynomial G (X),
When transmission is normally performed, the transmission data and the reception data are the same, and the reception data is divisible.
【０００８】一方、図６に示すように、伝送途中で、デ
ータＸのＸ０とＸ１との間に１ビットＸ？が挿入された
場合には、受信データが１ビットづつずれることにな
り、したがって、受信データを生成多項式Ｇ（Ｘ）で割
算すると、割り切れなくなり、伝送誤りが生じたことを
検出することができる。On the other hand, as shown in FIG. 6, in the middle of transmission, one bit X? , The received data will be shifted by one bit. Therefore, if the received data is divided by the generator polynomial G (X), it cannot be divided and it is possible to detect that a transmission error has occurred. .
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記従
来の伝送誤り検出方式では、伝送ライン上のシリアルデ
ータ列にビット挿入／削除の伝送誤りが発生した場合の
誤り検出能力が充分ではなく、垂直パリティ・チェック
方式の場合には、一文字中、偶数個のビットに誤りが生
じた場合に、また、水平パリティ・チェック方式の場合
には、ブロック内の同一ビット中に、偶数個の誤りが生
じた場合に、誤りを検出できず、同様にチェックサム方
式の場合にも、一文字中に偶数個の誤りが生じた場合に
は、誤りを検出できないという未解決の課題がある。However, in the above-mentioned conventional transmission error detection method, the error detection capability when the transmission error of bit insertion / deletion occurs in the serial data string on the transmission line is not sufficient, and the vertical parity is not detected.・ In the case of the check method, an error occurred in an even number of bits in one character, and in the case of the horizontal parity check method, an even number of errors occurred in the same bit in a block. In this case, an error cannot be detected. Similarly, in the case of the checksum method, there is an unsolved problem that the error cannot be detected when an even number of errors occur in one character.
【００１０】また、ＣＲＣ方式では、ほとんどの伝送誤
りを検出することができるが、ある条件を満たす場合に
誤りを検出できず、誤った受信データをそのまま正しい
データと誤認識してしまうという未解決の課題がある。
例えば、図５に示すデータを送信するとき、データＸ及
びデータＤのＭＳＢ（Ｘ７及びＤ７）が共に“０”の場
合、又は、データＸのＭＳＢ（Ｘ７）が“０”かつ、デ
ータＡ〜Ｄが生成多項式のべき乗に等しい場合には、ビ
ット誤りを検出することができない。In addition, although the CRC method can detect most transmission errors, the error cannot be detected when a certain condition is satisfied, and erroneous received data is erroneously recognized as correct data. There are challenges.
For example, when transmitting the data shown in FIG. 5, when the MSBs (X7 and D7) of the data X and the data D are both “0”, or the MSB (X7) of the data X is “0” and the data A to If D is equal to the power of the generator polynomial, no bit error can be detected.
【００１１】そこで、本発明は、上記従来例の未解決の
課題に着目してなされたものであり、伝送途中のビット
の挿入又は削除による伝送誤りを確実に検出することの
できる伝送誤り検出方式を提供することを目的としてい
る。Therefore, the present invention has been made by paying attention to the unsolved problem of the above-mentioned conventional example, and a transmission error detection method capable of surely detecting a transmission error due to insertion or deletion of a bit during transmission. Is intended to provide.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に本発明に係わる伝送誤り検出方式は、シリアルデータ
伝送の伝送データ列の末尾にチェック用のデータを付加
することにより伝送誤りを検出する伝送誤り検出方式に
おいて、送信側で伝送フレームの特定位置に予め設定し
た固定ビットパターンを付加した送信データを受信側に
送信し、受信側で受信データ中の前記固定ビットパター
ンが予め設定した固定ビットパターンであるかを判定
し、受信データの固定ビットパターンが設定した固定ビ
ットパターンでないとき、伝送データが異常であると判
断するようにしたことを特徴とする。In order to achieve the above object, a transmission error detecting method according to the present invention detects a transmission error by adding check data to the end of a transmission data string of serial data transmission. In the transmission error detection method, the transmission side transmits transmission data with a fixed bit pattern preset at a specific position of the transmission frame to the reception side, and the fixed bit pattern in the received data is preset by the reception side. It is characterized in that it is judged whether or not it is a pattern, and when the fixed bit pattern of the received data is not the set fixed bit pattern, it is judged that the transmitted data is abnormal.
【００１３】[0013]
【作用】本発明においては、予め送信側と受信側とで固
定ビットパターン及び付加位置を設定しておき、送信側
で、送信データの所定の位置に固定ビットパターンを付
加して送信し、受信側で、受信データの所定の位置に固
定ビットパターンが付加されているか否かを照合し、所
定の位置に固定ビットパターンが付加されていない場合
には、伝送途中で、伝送誤りが生じたものとして、伝送
誤り検出する。According to the present invention, the fixed bit pattern and the additional position are set in advance on the transmitting side and the receiving side, and the fixed bit pattern is added to the predetermined position of the transmission data at the transmitting side to transmit and receive. On the side, it is checked whether or not a fixed bit pattern is added to a predetermined position of the received data. If a fixed bit pattern is not added to the predetermined position, a transmission error occurred during transmission. As a transmission error detection.
【００１４】[0014]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の一実施例を示す概略構成図であ
る。図１において、１は送信装置、５は受信装置であっ
て、これら送信装置１と受信装置５との間でデータの信
号変換や伝送中の誤りを検出する誤り制御及び通信制御
を行いながら、データ授受を行う。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention. In FIG. 1, reference numeral 1 is a transmitter, and 5 is a receiver. While performing error control and communication control between these transmitter 1 and receiver 5 for signal conversion of data and detection of errors during transmission, Send and receive data.
【００１５】送信装置１は、例えばキーボードなどから
入力した送信データＰの信号変換や、受信装置５とのデ
ータ授受の通信制御を行う送信処理部２と、誤り検出の
ための誤り検出情報を付加した伝送データＲを生成する
ビットパターン設定部３及びＣＲＣ生成部４とから構成
される。ビットパターン設定部３では、入力した送信処
理部２からの送信データＰに対し、予め、送信装置１と
受信装置５との間で任意に設定した固定ビットパターン
を送信データＰを構成する伝送フレームの予め設定した
特定位置に付加し、ＣＲＣ生成部４へ出力する。The transmission device 1 adds a transmission processing unit 2 for performing signal conversion of transmission data P input from, for example, a keyboard and communication control for data exchange with the reception device 5, and error detection information for error detection. It is composed of a bit pattern setting unit 3 for generating the transmitted transmission data R and a CRC generating unit 4. In the bit pattern setting unit 3, a fixed bit pattern, which is arbitrarily set in advance between the transmitting device 1 and the receiving device 5 for the input transmission data P from the transmission processing unit 2, forms a transmission frame that forms the transmission data P. It is added to a specific position set in advance and is output to the CRC generation unit 4.
【００１６】ここで、固定ビットパターンは、送信デー
タＰのうち、ＣＲＣ方式での演算に関わるビット位置で
あれば、任意のビット位置に付加することができ、付加
するビット数も任意に設定することができる。付加する
ビット数が２個の場合には、１ビットの伝送誤りを検出
することができ、３個の固定ビットを付加した場合に
は、２ビットの伝送過りを検出することができ、同様
に、Ｎ個のビットを付加した場合には、Ｎ−１ビットの
誤りを検出することができる。そして、付加する固定ビ
ットパターンは、図４に示すように、例えば４ビットの
固定ビットパターンは、“１，０，０，０”、“１，
１，０，０”、“１，１，１，０”、“０，１，１，
１”、“０，０，１，１”、“０，０，０，１”という
ように、ビットパターン中、“０，１”及び“１，０”
という並びが一度しかででこないという条件を満たすパ
ターンであれば任意に設定することができる。Here, the fixed bit pattern can be added to any bit position of the transmission data P as long as it is a bit position related to the operation in the CRC system, and the number of bits to be added is also set arbitrarily. be able to. When the number of bits to be added is 2, a 1-bit transmission error can be detected, and when 3 fixed bits are added, a 2-bit transmission error can be detected. In addition, when N bits are added, an N-1 bit error can be detected. As the fixed bit pattern to be added, as shown in FIG. 4, for example, the fixed bit pattern of 4 bits is “1, 0, 0, 0”, “1,
"1,0,0", "1,1,1,0", "0,1,1,"
1 "," 0,0,1,1 "," 0,0,0,1 ", such as" 0,1 "and" 1,0 "in the bit pattern.
Any pattern can be set as long as the pattern satisfies the condition that the sequence appears only once.
【００１７】ＣＲＣ生成部４では、ビットパターン設定
部３から入力したビットパターンが付加されている送信
データＰをもとに、チェックビットを付加する。チェッ
クビットは、入力した送信データＰを多項式とみなし、
予め、送信装置１と受信装置５とで任意に設定した生成
多項式で割算したその余りであり、これを送信データＰ
のあとに付加し、伝送データＲとして受信装置５に送信
する。また、ＣＲＣ生成部４では、チェックビットを付
加した伝送データＲを受信処理装置８から伝送正常信号
を入力するまで保持し、受信処理装置８から伝送異常信
号を入力した場合には、保持した伝送データＲを再度送
信する。The CRC generation unit 4 adds check bits based on the transmission data P added with the bit pattern input from the bit pattern setting unit 3. The check bit regards the input transmission data P as a polynomial,
This is the remainder obtained by dividing by the generator polynomial set arbitrarily by the transmitter 1 and the receiver 5 in advance, and this is the remainder.
Is added to the receiving device 5 as transmission data R. In addition, the CRC generation unit 4 holds the transmission data R to which the check bit is added until the transmission normal signal is input from the reception processing device 8, and when the transmission abnormal signal is input from the reception processing device 8, the held transmission is performed. The data R is transmitted again.
【００１８】一方、受信装置５は、送信装置１からの伝
送データＲを入力し、伝送データＲに誤りがないかを検
出するビットパターン照合部６及び誤り検出部７と、デ
ータ授受の通信制御を行う受信処理部８から構成され
る。ビットパターン照合部６では、送信装置１から入力
した伝送データＲに対してビットパターンの照合を行
う。入力した伝送データＲに付加された固定ビットパタ
ーンについて、付加位置、付加ビット数及び付加ビット
パターンについて、これらが予め、送信装置１とともに
任意に設定した付加位置、付加ビット数及び付加ビット
パターンであるか否かを判定し、予め設定したビットパ
ターンである場合には、固定ビットパターンが正常であ
ることを受信処理部８に送信する。受信した伝送データ
Ｒの付加ビットパターンが、予め設定したビットパター
ンでない場合には、固定ビットパターンが異常であるこ
とを受信処理部８に送信する。On the other hand, the receiving device 5 receives the transmission data R from the transmitting device 1 and detects a bit error in the transmission data R, a bit pattern collating unit 6 and an error detecting unit 7, and a communication control for data transfer. The reception processing unit 8 for performing The bit pattern matching unit 6 matches the bit pattern with the transmission data R input from the transmission device 1. With respect to the fixed bit pattern added to the input transmission data R, the added position, the added bit number, and the added bit pattern are the added position, the added bit number, and the added bit pattern that are arbitrarily set in advance with the transmission device 1. If it is a preset bit pattern, it is transmitted to the reception processing unit 8 that the fixed bit pattern is normal. If the additional bit pattern of the received transmission data R is not a preset bit pattern, the fact that the fixed bit pattern is abnormal is transmitted to the reception processing unit 8.
【００１９】誤り検出部７では、送信装置１から入力し
た伝送データＲをもとに、伝送データＲを多項式とみな
して、予め、送信装置１と受信装置５とで任意に設定し
た生成多項式Ｇ（Ｘ）で割算し、その結果、伝送データ
Ｒの多項式が割り切れた場合には、伝送データＲに誤り
はないものとして、正常であることを受信処理部８に送
信するとともに、送信側で付加したＣＲＣチェックビッ
トと固定ビットパターンを伝送データＲから削除し、削
除したデータを受信処理部８に出力する。伝送データＲ
の多項式が生成多項式Ｇ（Ｘ）で割り切れない場合に
は、伝送データＲに伝送誤りが生じたものとして、異常
であることを受信処理部８に送信する。The error detecting section 7 regards the transmission data R as a polynomial on the basis of the transmission data R input from the transmitting device 1 and arbitrarily sets a generator polynomial G in advance in the transmitting device 1 and the receiving device 5. When the polynomial of the transmission data R is divided as a result of division by (X), it is assumed that there is no error in the transmission data R, the fact that the transmission data R is normal is transmitted to the reception processing unit 8, and at the transmission side. The added CRC check bit and fixed bit pattern are deleted from the transmission data R, and the deleted data is output to the reception processing unit 8. Transmission data R
If the polynomial of is not divisible by the generator polynomial G (X), it is determined that a transmission error has occurred in the transmission data R, and the abnormality is transmitted to the reception processing unit 8.
【００２０】受信処理部８では、送信処理部２との通信
制御を行うとともに、ビットパターン照合部６及び誤り
検出部７からの誤り検出結果を入力し、ビットパターン
照合部６及び誤り検出部７の両方の誤り検出結果が正常
である場合には、ＣＲＣ生成部４に伝送が伝送正常信号
を送信するとともに誤り検出部７から入力したデータを
受信データＱとして、例えばホストコンピュータなどに
出力する。ビットパターン照合部６及び誤り検出部７の
何れかから異常信号を入力した場合には、ＣＲＣ生成部
４に対して伝送異常信号を送信する。The reception processing unit 8 controls the communication with the transmission processing unit 2 and inputs the error detection results from the bit pattern matching unit 6 and the error detecting unit 7 to receive the bit pattern matching unit 6 and the error detecting unit 7. If both of the error detection results are normal, the transmission sends a transmission normal signal to the CRC generation unit 4 and outputs the data input from the error detection unit 7 as received data Q to, for example, a host computer. When an abnormal signal is input from either the bit pattern matching unit 6 or the error detection unit 7, the abnormal transmission signal is transmitted to the CRC generation unit 4.
【００２１】次に、上記実施例の動作について説明す
る。今、送信装置１から図２に示すように、８ビットの
データＸ、Ａ、Ｂ、Ｃ、Ｄ、Ｙからなる１ブロックのデ
ータを、受信装置５に送信するものとする。ここで、デ
ータＸ及びＹは、データＡ〜Ｄの前後のデータブロック
のデータである。データＸのビット列を下位ビットから
Ｘ０、Ｘ１、・・・、Ｘ６、Ｘ７とし、同様にデータＡ
のビット列は、Ａ０、Ａ１、・・・、Ａ６、Ａ７、デー
タＢのビット列は、Ｂ０、Ｂ１、・・・、Ｂ６、Ｂ７、
データＣのビット列は、Ｃ０、Ｃ１、・・・、Ｃ６、Ｃ
７、データＤのビット列は、Ｄ０、Ｄ１、・・・、Ｄ
６、Ｄ７、データＹのビット列は、Ｙ０、Ｙ１、・・
・、Ｙ６、Ｙ７とする。Next, the operation of the above embodiment will be described. Now, it is assumed that one block of data consisting of 8-bit data X, A, B, C, D, and Y is transmitted from the transmitter 1 to the receiver 5, as shown in FIG. Here, the data X and Y are the data of the data blocks before and after the data A to D. The bit string of the data X is set to X0, X1, ..., X6, X7 from the lower bit, and the data A is similarly set.
, The bit string of data B is B0, B1, ..., B6, B7,
The bit string of the data C is C0, C1, ..., C6, C
7, the bit string of the data D is D0, D1, ..., D
6, D7, the bit string of data Y is Y0, Y1, ...
・ Y6 and Y7.
【００２２】送信処理部２で信号変換されたこれらの送
信データは、ビットパターン設定部３へ出力される。こ
こで、予め送信装置１と受信装置５との間で、データＡ
の下位２ビットＡ１、Ａ０にデータ１、０を固定ビット
パターンとして設定するようになされているものとす
る。ビットパターン設定部３では、データＡのビットＡ
１、Ａ０にデータ１、０を付加し、ＣＲＣ生成部４に出
力する。These transmission data converted by the transmission processing unit 2 are output to the bit pattern setting unit 3. Here, the data A is previously exchanged between the transmitter 1 and the receiver 5.
It is assumed that the data 1 and 0 are set as the fixed bit pattern in the lower 2 bits A1 and A0. In the bit pattern setting unit 3, the bit A of the data A is
The data 1 and 0 are added to 1 and A0 and output to the CRC generation unit 4.
【００２３】ＣＲＣ生成部４では、入力したこれらデー
タのうち、データＡ〜Ｄについて、チェックビットの生
成を行う。まず、データＡ（Ａ７〜Ａ０）を多項式ＰＡ
（Ｘ）として表すとＰＡ（Ｘ）＝Ａ７＋Ａ６・Ｘ＋Ａ５
・Ｘ2 ＋Ａ４・Ｘ3 ＋Ａ３・Ｘ4 ＋Ａ２・Ｘ5 ＋Ａ１・
Ｘ6 ＋Ａ０Ｘ7 となる。ここで、予め送信装置１と受信
装置５との間で任意に設定した生成多項式Ｇ（Ｘ）をＧ
（Ｘ）＝Ｘ16＋Ｘ12＋Ｘ5 ＋１とする。多項式ＰＡ
（Ｘ）に生成多項式Ｇ（Ｘ）の最高次の項Ｘ16をかける
と、Ｘ16・ＰＡ（Ｘ）＝Ｘ16・（Ａ７＋Ａ６・Ｘ＋Ａ５
・Ｘ2 ＋Ａ４・Ｘ3＋Ａ３・Ｘ4 ＋Ａ２・Ｘ5 ＋Ａ１・
Ｘ6 ＋Ａ０・Ｘ7 ）となり、これを生成多項式Ｇ（Ｘ）
で割算し、余りＲＡ（Ｘ）を求める。余りＲ（Ｘ）の多
項式をＲＡ（Ｘ）＝ＲＡ１５＋ＲＡ１４・Ｘ＋ＲＡ１３
・Ｘ2 ＋、・・・、＋ＲＡ２・Ｘ13＋ＲＡ１・Ｘ14・＋
ＲＡ０・Ｘ15とする。これらから得られるビットの列Ｒ
Ａ１５、ＲＡ１４、ＲＡ１３、ＲＡ１２、ＲＡ１１、Ｒ
Ａ１０、ＲＡ９、ＲＡ８、ＲＡ７、ＲＡ６、ＲＡ５、Ｒ
Ａ４、ＲＡ３、ＲＡ２、ＲＡ１、ＲＡ０が、チェックビ
ットである。なお、多項式の演算は、モデュロ２により
行うものとする。The CRC generator 4 generates check bits for the data A to D among the input data. First, the data A (A7 to A0) is converted into a polynomial PA.
When expressed as (X), PA (X) = A7 + A6 · X + A5
· X 2 + A4 · X 3 + A3 · X 4 + A2 · X 5 + A1 ·
It becomes X 6 + A0X 7 . Here, the generator polynomial G (X) set arbitrarily between the transmitter 1 and the receiver 5 in advance is G
(X) = X 16 + X 12 + X 5 +1. Polynomial PA
Multiplying (X) by the highest order term X 16 of the generator polynomial G (X), X 16 · PA (X) = X 16 · (A7 + A6 · X + A5
· X 2 + A4 · X 3 + A3 · X 4 + A2 · X 5 + A1 ·
X 6 + A0 · X 7 ), which is the generator polynomial G (X)
Then, the remainder RA (X) is calculated. The polynomial of the remainder R (X) is RA (X) = RA15 + RA14.X + RA13
・ X 2 +, ..., + RA2 ・ X 13 + RA1 ・ X 14・ +
And RA0 · X 15. The sequence of bits R obtained from these
A15, RA14, RA13, RA12, RA11, R
A10, RA9, RA8, RA7, RA6, RA5, R
A4, RA3, RA2, RA1 and RA0 are check bits. The calculation of the polynomial is performed by modulo 2.
【００２４】続いて、データＢ、データＣ及びデータＤ
についても同様にして、余りＲＢ（Ｘ）、ＲＣ（Ｘ）及
びＲＤ（Ｘ）を求める。そして、これらチェックビット
のビット列を加算し、加算結果をデータＡ〜Ｄのチェッ
クビットのビット列ＣＲＣ（Ｒ０〜Ｒ１５）として、デ
ータＤのあとに付加して伝送データＲを生成し、受信装
置５に出力する。Then, data B, data C and data D
Similarly, the remainder RB (X), RC (X) and RD (X) are obtained. Then, the bit strings of these check bits are added, and the addition result is added as a bit string CRC (R0 to R15) of the check bits of the data A to D after the data D to generate the transmission data R, which is then transmitted to the receiving device 5. Output.
【００２５】ＣＲＣ生成部４から出力される伝送データ
Ｒは、図２に示すように、データＸの下位ビットＸ０か
ら送信され、Ｘ１、Ｘ２、・・・、Ｘ７、固定ビットパ
ターン０、１、Ａ２、・・・、Ａ７、Ｂ０、・・・、Ｂ
７、Ｃ０、・・・、Ｃ７、Ｄ０、・・・、Ｄ７、チェッ
クビットＲ１５、Ｒ１４、・・・、Ｒ１、Ｒ０、Ｙ０、
Ｙ１、・・・、Ｙ７の順に送信される。The transmission data R output from the CRC generator 4 is transmitted from the lower bit X0 of the data X, as shown in FIG. 2, and has X1, X2, ..., X7, and fixed bit patterns 0, 1 ,. A2, ..., A7, B0, ..., B
7, C0, ..., C7, D0, ..., D7, check bits R15, R14, ..., R1, R0, Y0,
It is transmitted in the order of Y1, ..., Y7.
【００２６】受信装置５では、これらの伝送データＲを
受信し、受信した伝送データＲを８ビットづつに区切
り、始めの８ビットからデータＸ、データＡ、データ
Ｂ、データＣ、データＤとして読み込み、次の１６ビッ
トはＣＲＣチェックビットとし、その次の８ビットをデ
ータＹとして読み込んで、ビットパターン照合部６及び
誤り検出部７に入力する。The receiving device 5 receives the transmission data R, divides the received transmission data R into 8 bits, and reads the first 8 bits as data X, data A, data B, data C, and data D. , The next 16 bits are CRC check bits, the next 8 bits are read as data Y, and are input to the bit pattern matching unit 6 and the error detection unit 7.
【００２７】ビットパターン照合部６では、入力した伝
送データＲの予め設定した固定ビットパターン付加位置
のデータが予め設定したデータであるか否かを照合す
る。この場合、伝送途中でビットの挿入又は削除がない
ので、データＡの下位２ビットＡ１、Ａ０のデータが
１、０であり、受信したデータの付加ビット位置のデー
タと固定ビットパターンとは等しいので、受信データが
正常であることを受信処理部８に送信する。The bit pattern collation unit 6 collates whether or not the data at the preset fixed bit pattern addition position of the input transmission data R is the preset data. In this case, since no bit is inserted or deleted during transmission, the data of the lower 2 bits A1 and A0 of the data A is 1, 0, and the data at the additional bit position of the received data and the fixed bit pattern are equal. , The fact that the received data is normal is transmitted to the reception processing unit 8.
【００２８】一方、誤り検出部７では、受信した伝送デ
ータＲのうちデータＡ〜Ｄのビット列及びチェックビッ
トＣＲＣを多項式として送信時と同様に、データＡの多
項式ＰＡ（Ｘ）は、ＰＡ（Ｘ）＝Ａ７＋Ａ６・Ｘ＋Ａ５
・Ｘ2 ＋Ａ４・Ｘ3 ＋Ａ３・Ｘ4 ＋Ａ２・Ｘ5 ＋Ａ１・
Ｘ6 ＋Ａ０Ｘ7 とする。同様にデータＢ〜Ｄについても
多項式ＰＢ（Ｘ）、ＰＣ（Ｘ）、ＰＤ（Ｘ）を求める。On the other hand, in the error detecting section 7, the polynomial PA (X) of the data A is PA (X) as in the transmission, using the bit string of the data A to D and the check bit CRC of the received transmission data R as a polynomial. ) = A7 + A6 ・ X + A5
· X 2 + A4 · X 3 + A3 · X 4 + A2 · X 5 + A1 ·
X 6 + A0X 7 . Similarly, polynomials PB (X), PC (X), and PD (X) are obtained for the data B to D.
【００２９】次に、チェックビットＣＲＣのビット列
（Ｒ０〜Ｒ１５）から多項式ＣＲＣ（Ｘ）を求めると、
ＣＲＣ（Ｘ）＝ＣＲＣ１５＋ＣＲＣ１４・Ｘ＋ＣＲＣ１
３・Ｘ 2 ＋、・・・、＋ＣＲＣ２・Ｘ13＋ＣＲＣ１・Ｘ
14・＋ＣＲＣ０・Ｘ15となり、この、ＣＲＣ（Ｘ）と、
多項式ＰＡ（Ｘ）〜ＰＤ（Ｘ）のそれぞれに予め送信装
置１と受信装置５との間で設定した生成多項式Ｇ（Ｘ）
の最高次の項Ｘ16をかけたものとを加算し、求めた多項
式を生成多項式Ｇ（Ｘ）で割算する。この場合、伝送誤
りはないので、受信処理部８に対し、正常であることを
送信し、受信した伝送データＲからデータＡのビットＡ
１及びＡ０に付加された固定ビットパターン及びチェッ
クビットＣＲＣを削除して、受信処理部８に出力する。Next, the bit string of the check bit CRC
When the polynomial CRC (X) is calculated from (R0 to R15),
CRC (X) = CRC15 + CRC14 · X + CRC1
3.X 2+, ..., + CRC2 ・ X13+ CRC1 ・ X
14・ + CRC0 ・ X15Then, with this CRC (X),
Each of the polynomials PA (X) to PD (X) has a transmission device in advance.
Generator polynomial G (X) set between the device 1 and the receiver 5.
Highest order of X16Multiply obtained by adding and
The expression is divided by the generator polynomial G (X). In this case, transmission error
Therefore, the reception processing unit 8 is informed that it is normal.
Bit A of data A from transmitted and received transmission data R
Fixed bit pattern and check added to 1 and A0
The qubit CRC is deleted and output to the reception processing unit 8.
【００３０】受信処理部８では、信号変換などのデータ
処理を行い、受信データＱとして外部の処理装置等に出
力するとともに。ＣＲＣ生成部４に対して伝送誤りがな
いことを送信し、ＣＲＣ生成部４では、受信処理部８か
ら伝送正常信号を入力した時点で、保持していた送信デ
ータＲを削除する。次に、上述のデータ授受を行ったと
きに、伝送誤りが生じた場合、例えば、図３に示すよう
に、上述と同様の処理が行われて伝送データＲが送信さ
れ、伝送途中で、データＸのビットＸ０とＸ１との間
に、１ビットＸ？のビット挿入があった場合には、挿入
された１ビット分だけデータがずれることになり、受信
装置５で認識した受信データは、図３に示すようにデー
タＸ（Ｘ０、Ｘ？、Ｘ１、・・・、Ｘ６）、データＡ
（Ｘ７、Ａ０、Ａ１、・・・、Ａ６）、データＢ（Ａ
７、Ｂ０、Ｂ１、・・・、Ｂ６）というようになり、デ
ータＣ、データＤ、データＹについても同様に、１ビッ
トづつずれることになる。The reception processing section 8 performs data processing such as signal conversion and outputs it as reception data Q to an external processing device or the like. The transmission of no transmission error is transmitted to the CRC generation unit 4, and the CRC generation unit 4 deletes the transmission data R held therein when the transmission normal signal is input from the reception processing unit 8. Next, when a transmission error occurs when the above-mentioned data transfer is performed, for example, as shown in FIG. 3, the same processing as described above is performed, the transmission data R is transmitted, and the data is transmitted during the transmission. Between bit X0 and X1 of X, 1 bit X? If the bit is inserted, the data will be shifted by the inserted 1 bit, and the received data recognized by the receiving device 5 is the data X (X0, X ?, X1, ..., X6), data A
(X7, A0, A1, ..., A6), data B (A
7, B0, B1, ..., B6), and the data C, the data D, and the data Y are also shifted by one bit.
【００３１】したがって、ビットパターン照合部６で、
受信データと固定ビットパターンとの照合を行った場合
には、受信データでは、データＡのビットＡ１及びＡ０
は、０、Ｘ？となっているので、挿入ビットＸ？がどん
な値でも設定した固定ビットパターン１、０とは異なる
ことになり、伝送誤りがあったことを検出し、受信処理
部８に伝送誤りが生じたことを送信する。Therefore, in the bit pattern matching unit 6,
When the received data is compared with the fixed bit pattern, the received data has bits A1 and A0 of the data A.
Is 0, X? Therefore, insert bit X? Is different from the fixed bit patterns 1 and 0 that have been set, the transmission error is detected, and the reception processing unit 8 is notified that the transmission error has occurred.
【００３２】一方、誤り検出部７では、上述と同様にデ
ータＡ〜Ｄ及びチェックビットＣＲＣについて、多項式
を生成し、それらを加算して、生成多項式Ｇ（Ｘ）で割
算する。このとき、各データが１ビットづつずれている
ので、割り切れなくなり、余りがでてしまう。したがっ
て、受信データには伝送誤りがあるものとして、受信処
理部８に異常であることを通知するとともに、ＣＲＣ生
成部４に対して伝送異常信号を送信し、ＣＲＣ生成部４
では、保持していた伝送データＲを再度受信装置５に送
信する。On the other hand, the error detecting section 7 generates polynomials for the data A to D and the check bit CRC, adds them, and divides by the generating polynomial G (X) in the same manner as described above. At this time, since each data is shifted by 1 bit, it is not divisible and a remainder is left. Therefore, it is assumed that the received data has a transmission error, the reception processing unit 8 is notified of the abnormality, and a transmission abnormality signal is transmitted to the CRC generation unit 4, and the CRC generation unit 4 is transmitted.
Then, the held transmission data R is transmitted again to the receiving device 5.
【００３３】したがって、上述のように、ＣＲＣ方式に
よる誤り検出と同時に、送信装置１と受信装置５との間
で、予め固定ビットパターンを設定しておき、送信装置
１で、設定した固定ビットパターンを付加し、受信装置
５で受信したデータについて、設定した固定ビットパタ
ーンであるか否かを照合することにより、データＸのＸ
７ビットがどんな値でも伝送誤りを検出することができ
ので、ＣＲＣ方式で検出できなかった伝送誤りでも検出
することができ、確実に、伝送誤りを検出することがで
きる。Therefore, as described above, at the same time as the error detection by the CRC method, the fixed bit pattern is set in advance between the transmitter 1 and the receiver 5, and the fixed bit pattern set by the transmitter 1 is set. Is added, and the data received by the receiving device 5 is collated with the fixed bit pattern to determine whether the data X has X.
Since a transmission error can be detected with any value of 7 bits, it is possible to detect a transmission error that could not be detected by the CRC method, and it is possible to reliably detect a transmission error.
【００３４】なお、本実施例では、固定ビットパターン
をデータＡの下位ビットＡ１及びＡ０に“１、０”を付
加した場合について述べたが、図４に示す組み合わせの
固定ビットパターンをＣＲＣの演算範囲内にあるビット
位置であれば任意の位置に付加することができる。In this embodiment, the fixed bit pattern is described by adding "1, 0" to the lower bits A1 and A0 of the data A, but the fixed bit pattern of the combination shown in FIG. Any bit position within the range can be added at any position.
【００３５】[0035]
【発明の効果】以上説明したように本発明によれば、予
め送信装置と受信装置との間で、固定ビットを付加する
位置、付加するビット数、付加するデータを設定してお
き、送信装置で設定した固定ビットパターンに基づき、
送信データに固定ビットを付加したデータを送信し、受
信装置では、受信したデータについて、予め設定した固
定ビットパターンが設定位置に付加されているか否かを
照合することにより、確実に伝送誤りを検出することが
できる。As described above, according to the present invention, the position where a fixed bit is added, the number of bits to be added, and the data to be added are set in advance between the transmitter and the receiver, and the transmitter is set. Based on the fixed bit pattern set in
By transmitting data with fixed bits added to the transmission data, the receiving device reliably detects transmission errors by collating whether or not a fixed bit pattern set in advance is added to the received data. can do.
【図１】本発明による誤り検出方式の一実施例を示す概
略構成図である。FIG. 1 is a schematic configuration diagram showing an embodiment of an error detection system according to the present invention.
【図２】本発明によるデータ授受の様子を示す説明図で
ある。FIG. 2 is an explanatory diagram showing a state of data transfer according to the present invention.
【図３】本発明によるデータ授受の様子を示す説明図で
ある。FIG. 3 is an explanatory diagram showing how data is transferred according to the present invention.
【図４】設定可能な固定ビットパターンを示した一覧表
である。FIG. 4 is a list showing fixed bit patterns that can be set.
【図５】従来の誤り検出方式によるデータ授受の様子を
示す説明図である。FIG. 5 is an explanatory diagram showing how data is exchanged by a conventional error detection method.
【図６】従来の誤り検出方式によるデータ授受の様子を
示す説明図である。FIG. 6 is an explanatory diagram showing how data is exchanged by a conventional error detection method.
１ 送信装置 ２ 送信処理部 ３ ビットパターン設定部 ４ ＣＲＣ生成部 ５ 受信装置 ６ ビットパターン照合部 ７ 誤り検出部 ８ 受信処理部 Ｐ 送信データ Ｑ 受信データ Ｒ 伝送データ DESCRIPTION OF SYMBOLS 1 transmitter 2 transmission processing unit 3 bit pattern setting unit 4 CRC generation unit 5 receiving device 6 bit pattern matching unit 7 error detection unit 8 reception processing unit P transmission data Q reception data R transmission data
Claims (1)
にチェック用のデータを付加することにより伝送誤りを
検出する伝送誤り検出方式において、送信側で伝送フレ
ームの特定位置に予め設定した固定ビットパターンを付
加した送信データを受信側に送信し、受信側で受信デー
タ中の前記固定ビットパターンが予め設定した固定ビッ
トパターンであるかを判定し、受信データの固定ビット
パターンが設定した固定ビットパターンでないとき、伝
送データが異常であると判断するようにしたことを特徴
とする伝送誤り検出方式。1. In a transmission error detection method for detecting a transmission error by adding check data to the end of a transmission data string of serial data transmission, a fixed bit pattern preset at a specific position of a transmission frame on the transmission side. The transmission data added with is transmitted to the reception side, and the reception side determines whether or not the fixed bit pattern in the reception data is a preset fixed bit pattern, and the fixed bit pattern of the reception data is not the set fixed bit pattern. At this time, the transmission error detection method is characterized in that the transmission data is judged to be abnormal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232233A JP3059305B2 (en) | 1992-08-31 | 1992-08-31 | Transmission error detection method and transmission system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232233A JP3059305B2 (en) | 1992-08-31 | 1992-08-31 | Transmission error detection method and transmission system using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685793A true JPH0685793A (en) | 1994-03-25 |
| JP3059305B2 JP3059305B2 (en) | 2000-07-04 |
Family
ID=16936065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4232233A Expired - Fee Related JP3059305B2 (en) | 1992-08-31 | 1992-08-31 | Transmission error detection method and transmission system using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3059305B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162979A (en) * | 1994-12-08 | 1996-06-21 | Nec Corp | Coder/decoder |
| JP2007041761A (en) * | 2005-08-02 | 2007-02-15 | Jtekt Corp | Plc for distributed control and distributed control system |
| JP2008278135A (en) * | 2007-04-27 | 2008-11-13 | Yokogawa Electric Corp | Serial data communication equipment and measuring unit using the same |
| JP2010009327A (en) * | 2008-06-27 | 2010-01-14 | Hitachi Ltd | Collation system |
| JP2012028969A (en) * | 2010-07-22 | 2012-02-09 | Alpine Electronics Inc | Data transmission system |
| JP2013059029A (en) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | Signal conversion device |
-
1992
- 1992-08-31 JP JP4232233A patent/JP3059305B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162979A (en) * | 1994-12-08 | 1996-06-21 | Nec Corp | Coder/decoder |
| JP2007041761A (en) * | 2005-08-02 | 2007-02-15 | Jtekt Corp | Plc for distributed control and distributed control system |
| US7912558B2 (en) | 2005-08-02 | 2011-03-22 | Jtekt Corporation | PLC for distributed control and distributed control system |
| JP4722613B2 (en) * | 2005-08-02 | 2011-07-13 | 株式会社ジェイテクト | Distributed control system |
| JP2008278135A (en) * | 2007-04-27 | 2008-11-13 | Yokogawa Electric Corp | Serial data communication equipment and measuring unit using the same |
| JP2010009327A (en) * | 2008-06-27 | 2010-01-14 | Hitachi Ltd | Collation system |
| JP2012028969A (en) * | 2010-07-22 | 2012-02-09 | Alpine Electronics Inc | Data transmission system |
| JP2013059029A (en) * | 2011-09-07 | 2013-03-28 | Toshiba Corp | Signal conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3059305B2 (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5226519B2 (en) | Method and apparatus for error management | |
| JP4053228B2 (en) | ECC code mechanism for detecting stuck-at-wire failures | |
| US4833679A (en) | Method and apparatus with improved error correction and error information availability | |
| US4077028A (en) | Error checking and correcting device | |
| US5477551A (en) | Apparatus and method for optimal error correcting code to parity conversion | |
| JPS63197124A (en) | Error test system | |
| US4569050A (en) | Data communication system with fixed weight error correction and detection code | |
| JP2003507985A (en) | System and method for detecting 2-bit errors and correcting errors due to component failure | |
| US6742159B2 (en) | Address parity error processing method, and apparatus and storage for the method | |
| US20040054651A1 (en) | Apparatus for encoding and decoding | |
| US20050289435A1 (en) | Fast approximate DINV calculation in parallel with coupled ECC generation or correction | |
| JP3059305B2 (en) | Transmission error detection method and transmission system using the same | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| JP3217716B2 (en) | Wireless packet communication device | |
| US3891969A (en) | Syndrome logic checker for an error correcting code decoder | |
| JPH10233700A (en) | Crc error check method, crc error check system, monitor control method and monitor control system | |
| US20090150727A1 (en) | Data transmission method | |
| JP6714119B1 (en) | Detecting device, generating device, detecting system, detecting method, and detecting program | |
| JP6955055B2 (en) | Detection device, generator, detection system, detection method and detection program | |
| US5280485A (en) | Coding method for skewed transition detection in parallel asynchronous communication system | |
| JP2002026741A (en) | Error correction device, error correcting method and recording medium | |
| KR20200012162A (en) | Appartus and method for transmiting/receiving message packet in vehicle | |
| JPH09233107A (en) | Communication system | |
| KR19990081114A (en) | Receiving Data Error Checking Method by Parallel Cyclic Redundancy Check | |
| JP2021141489A (en) | Transmitting device, receiving device, transmitting method, and receiving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |