JPH0685131A - Device package - Google Patents
Device packageInfo
- Publication number
- JPH0685131A JPH0685131A JP4231216A JP23121692A JPH0685131A JP H0685131 A JPH0685131 A JP H0685131A JP 4231216 A JP4231216 A JP 4231216A JP 23121692 A JP23121692 A JP 23121692A JP H0685131 A JPH0685131 A JP H0685131A
- Authority
- JP
- Japan
- Prior art keywords
- device package
- semiconductor element
- package
- lead wires
- lead wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体素子が封入され
たデバイスパッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device package in which a semiconductor element is encapsulated.
【0002】[0002]
【従来の技術】半導体素子の故障や劣化を防ぐために、
半導体素子はパッケージと呼ばれる容器に封入され外気
から遮断される。このパッケージに封入された半導体素
子には複数のリード線のそれぞれの一端が接続されてい
る。この複数のリード線のそれぞれの他端は外部の基板
に接続される。従来、半導体素子が封入された一つのパ
ッケージは一枚の基板に実装されることが前提とされて
おり、パッケージから露出したリード線は一枚の基板に
接続されるように構成されている。2. Description of the Related Art In order to prevent failure and deterioration of semiconductor elements,
The semiconductor element is enclosed in a container called a package and shielded from the outside air. One end of each of a plurality of lead wires is connected to the semiconductor element enclosed in this package. The other end of each of the plurality of lead wires is connected to an external substrate. Conventionally, it has been assumed that one package in which a semiconductor element is encapsulated is mounted on one substrate, and the lead wire exposed from the package is connected to one substrate.
【0003】[0003]
【発明が解決しようとする課題】ところで、LSIの大
規模化に伴う実装面積の増大を防ぐために近年LSIの
高密度化が進んできているため、周辺回路との接続用の
リード線の数が増大し、一枚の基板に周辺回路が搭載で
きない場合がある。このため、複数の基板にそれぞれL
SIと周辺回路とが別個に搭載される場合がある。この
複数の基板に搭載されたそれぞれのLSI間のデータの
送受信はバスラインを経由して行われているため、この
データの送受信の速度、送受信ミスなどの問題がある。By the way, in recent years, the density of LSIs has been increasing in order to prevent an increase in the mounting area due to the increase in the size of LSIs. Therefore, the number of lead wires for connection with peripheral circuits is reduced. In some cases, the number of peripheral circuits cannot be mounted on one board due to increase in the number. Therefore, the L
The SI and the peripheral circuit may be mounted separately. Since data is transmitted / received between the LSIs mounted on the plurality of boards via a bus line, there are problems such as the speed of data transmission / reception and transmission / reception errors.
【0004】本発明は、上記事情に鑑み、封入された半
導体素子を有効に利用して実装面積の増大を防止し、回
路の信頼性を向上するデバイスパッケージを提供するこ
とを目的とする。In view of the above circumstances, it is an object of the present invention to provide a device package in which the enclosed semiconductor element is effectively used to prevent an increase in the mounting area and improve the reliability of the circuit.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
の本発明のデバイスパッケージは、互いに対向して配置
される複数の基板に挟まれて配置され、この基板のそれ
ぞれに分担して接続される複数のリード線を備えたこと
を特徴とするものである。The device package of the present invention for achieving the above object is arranged by being sandwiched between a plurality of substrates arranged to face each other, and is connected to each of the substrates in a shared manner. It is characterized by having a plurality of lead wires.
【0006】[0006]
【作用】本発明のデバイスパッケージは互いに対向して
配置される複数の基板に挟まれてリード線がそれぞれの
基板に分担して接続されるため、このデバイスパッケー
ジは複数の基板に共有して使用される。このため、複数
の基板のそれぞれにデバイスパッケージを配置する場合
に比べ、デバイスパッケージを減らすことができ、実装
面積を減少できる。また、全体のコストを下げることが
できると共に、デバイスパッケージを有効利用できる。The device package of the present invention is sandwiched between a plurality of substrates which are arranged so as to face each other, and the lead wires are connected to the respective substrates in a shared manner. To be done. Therefore, the number of device packages can be reduced and the mounting area can be reduced as compared with the case where device packages are arranged on each of a plurality of substrates. In addition, the overall cost can be reduced and the device package can be effectively used.
【0007】また、複数のデバイスパッケージ間でバス
ラインを経由してデータの受渡しを行うのではなく、1
つのデバイスパッケージ内でデータを一貫して扱うた
め、回路の信頼性が向上する。In addition, data is not transferred between a plurality of device packages via a bus line, but 1
Consistent handling of data in one device package improves circuit reliability.
【0008】[0008]
【実施例】次に、本発明のデバイスパッケージの第1実
施例を、図面を参照して説明する。図1は、第1実施例
のデバイスパッケージの概略構成を示す斜視図である。
このデバイスパッケージ10には、内部に半導体素子1
2が封入されたパッケージ14が備えられている。ま
た、この半導体素子12と外部の複数の基板(図示せ
ず)とを接続する複数のリード線16がパッケージ14
の2面14a、14bから上下2方向に向けて露出され
ており、このリード線16の一端は半導体素子12に接
続されている。外部の基板を例えばパッケージ14の上
と下とにそれぞれ配置して、上に配置された基板には上
方向に露出されたリード線を、下に配置された基板には
下方向に露出されたリード線を接続される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a first embodiment of the device package of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing a schematic configuration of the device package of the first embodiment.
The device package 10 includes a semiconductor element 1 inside.
A package 14 in which 2 is enclosed is provided. In addition, a plurality of lead wires 16 connecting the semiconductor element 12 and a plurality of external substrates (not shown) are provided in the package 14.
Is exposed from the two surfaces 14a and 14b in the two vertical directions, and one end of the lead wire 16 is connected to the semiconductor element 12. External substrates are arranged, for example, above and below the package 14, respectively, and lead wires exposed in the upward direction on the board placed above and lead wires exposed in the downward direction on the board placed below. Be connected.
【0009】尚、本実施例のデバイスパッケージではリ
ード線が上下2方向に向けて露出されているが、リード
線の曲げ角度を変化させることにより、360°のどの
方向へでもリード線を露出させることができる。次に、
デバイスパッケージの第2実施例を、図面を参照して説
明する。図2は、第2実施例のデバイスパッケージの概
略構成を示す斜視図である。In the device package of this embodiment, the lead wires are exposed in the two vertical directions, but the lead wires are exposed in any direction of 360 ° by changing the bending angle of the lead wires. be able to. next,
A second embodiment of the device package will be described with reference to the drawings. FIG. 2 is a perspective view showing a schematic configuration of the device package of the second embodiment.
【0010】図2に示すデバイスパッケージおいて、図
1に示すデバイスパッケージと同じ要素は同じ符号で示
しその説明を省略する。第2実施例のデバイスパッケー
ジ20の特徴は、パッケージ14の4面から上下方向に
それぞれリード線16が露出されている点にある。これ
によりリード線16を一層多くの基板と接続させること
ができる。In the device package shown in FIG. 2, the same elements as those of the device package shown in FIG. 1 are designated by the same reference numerals, and their description will be omitted. The feature of the device package 20 of the second embodiment is that the lead wires 16 are exposed in the vertical direction from the four surfaces of the package 14. This allows the lead wire 16 to be connected to a larger number of substrates.
【0011】次に、第1実施例のデバイスパッケージの
製造方法を、図面を参照して説明する。図3〜図10
は、第1実施例のデバイスパッケージの製造方法を説明
する説明図である。先ず、図3に示すように、専用作業
台22に絶縁膜24と半導体素子12とを載せる。図4
は、図3に示す作業状態の平面図であり、絶縁膜24の
中央部分28は半導体素子12を収容するために切り抜
かれている。Next, a method of manufacturing the device package of the first embodiment will be described with reference to the drawings. 3 to 10
[FIG. 3] is an explanatory diagram illustrating a method of manufacturing the device package of the first embodiment. First, as shown in FIG. 3, the insulating film 24 and the semiconductor element 12 are placed on the dedicated work table 22. Figure 4
4 is a plan view of the working state shown in FIG. 3, in which a central portion 28 of the insulating film 24 is cut out to accommodate the semiconductor element 12.
【0012】次に、図5に示すように、専用作業台22
上で、リード線16、パッド32をそれぞれ絶縁膜2
4、半導体素子12の表面に接着し、第一回目のワイヤ
ボンディング34を行う。図6は、パッド32が半導体
素子12に接着され、リード線16(一部を省略して示
す)と半導体素子12との間の第一回目のワイヤボンデ
ィング34が終了した状態を示す平面図である。Next, as shown in FIG. 5, a dedicated workbench 22
The lead wire 16 and the pad 32 are formed on the insulating film 2 respectively.
4. Adhere to the surface of the semiconductor element 12 and perform the first wire bonding 34. FIG. 6 is a plan view showing a state where the pad 32 is bonded to the semiconductor element 12 and the first wire bonding 34 between the lead wire 16 (a part of which is omitted) and the semiconductor element 12 is completed. is there.
【0013】次に、図7に示すように、上方からパッケ
ージ36を降ろし、リード線16、パッド32に接着す
る。その後、図8に示すように、パッケージ36が搭載
されたままの専用作業台22を反転させ、この専用作業
台22を上げる。次に、図9に示すように、露出した半
導体素子12の裏面38にリード線16と半導体素子1
2との間で第二回目のワイヤボンディング34を行う。
図10は、リード線16と半導体素子12との間の第二
回目のワイヤボンディング34が終了した状態を示す平
面図である。これらの一連の作業により、リード線16
が上下2方向に向いて露出されたデバイスパッケージ1
0が得られる。Next, as shown in FIG. 7, the package 36 is lowered from above and bonded to the lead wires 16 and the pads 32. After that, as shown in FIG. 8, the dedicated work table 22 on which the package 36 is still mounted is inverted and the dedicated work table 22 is raised. Next, as shown in FIG. 9, the lead wire 16 and the semiconductor element 1 are formed on the exposed back surface 38 of the semiconductor element 12.
The second wire bonding 34 is performed between the first and second wires.
FIG. 10 is a plan view showing a state where the second wire bonding 34 between the lead wire 16 and the semiconductor element 12 is completed. Through these series of operations, the lead wire 16
The device package 1 is exposed in two directions.
0 is obtained.
【0014】[0014]
【発明の効果】以上説明したように、本発明のデバイス
パッケージにおいては、そのリード線が互いに対向して
配置される複数の基板のそれぞれに分担して接続される
ため、このデバイスパッケージは複数の基板に共有して
使用される。この結果、従来に比べデバイスパッケージ
の数を減らすことができ、コストを下げることができ、
デバイスパッケージを有効利用できる。また、複数のデ
バイスパッケージ間でバスラインを経由してデータの受
渡しを行うのではなく、1つのデバイスパッケージ内で
データを一貫して扱うため、回路の信頼性が向上する。As described above, in the device package of the present invention, the lead wires are shared among the plurality of substrates arranged to face each other, so that the device package has a plurality of leads. It is used by being shared with the substrate. As a result, the number of device packages can be reduced and costs can be reduced compared to the past.
Effective use of device packages. Further, the data is not transferred between a plurality of device packages via a bus line, but the data is handled consistently in one device package, so that the reliability of the circuit is improved.
【図1】本発明の第1実施例のデバイスパッケージの概
略構成を示す斜視図である。FIG. 1 is a perspective view showing a schematic configuration of a device package according to a first embodiment of the present invention.
【図2】本発明の第2実施例のデバイスパッケージの概
略構成を示す斜視図である。FIG. 2 is a perspective view showing a schematic configuration of a device package of a second embodiment of the present invention.
【図3】専用作業台に絶縁膜と半導体素子とを載せた状
態を示す説明図である。FIG. 3 is an explanatory diagram showing a state in which an insulating film and a semiconductor element are placed on a dedicated workbench.
【図4】図3に示す状態の平面図である。FIG. 4 is a plan view of the state shown in FIG.
【図5】専用作業台上で、リード線、パッドをそれぞれ
絶縁膜、半導体素子の表面に接着し、第一回目のワイヤ
ボンディングを行う作業を示す説明図である。FIG. 5 is an explanatory view showing a work of bonding the lead wire and the pad to the surfaces of the insulating film and the semiconductor element, respectively, and performing the first wire bonding on the dedicated work table.
【図6】パッドが半導体素子に接着され、リード線と半
導体素子との間の第一回目のワイヤボンディングが終了
した状態を示す平面図である。FIG. 6 is a plan view showing a state in which a pad is bonded to a semiconductor element and a first wire bonding between a lead wire and the semiconductor element is completed.
【図7】上方からパッケージが降ろされ、リード線、パ
ッドに接着される作業を示す説明図である。FIG. 7 is an explanatory diagram showing an operation of unloading a package from above and adhering it to a lead wire and a pad.
【図8】パッケージが搭載されたままの専用作業台を反
転させた状態を示す説明図である。FIG. 8 is an explanatory diagram showing a state in which the dedicated workbench with the package still mounted is inverted.
【図9】専用作業台を上げて半導体素子の裏面を露出
し、この裏面にリード線と半導体素子との間で第二回目
のワイヤボンディングを行う作業を示す説明図である。FIG. 9 is an explanatory diagram showing a work of raising a dedicated work table to expose a back surface of the semiconductor element and performing a second wire bonding between the lead wire and the semiconductor element on the back surface.
【図10】リード線と半導体素子との間の第二回目のワ
イヤボンディングが終了した状態を示す平面図である。FIG. 10 is a plan view showing a state where the second wire bonding between the lead wire and the semiconductor element is completed.
10、20 デバイスパッケージ 12 半導体素子 14 パッケージ 16 リード線 10, 20 Device package 12 Semiconductor element 14 Package 16 Lead wire
Claims (1)
挟まれて配置され、該基板のそれぞれに分担して接続さ
れる複数のリード線を備えたことを特徴とするデバイス
パッケージ。1. A device package comprising a plurality of lead wires which are arranged so as to be sandwiched between a plurality of substrates which are arranged to face each other, and which are shared by and connected to the respective substrates.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4231216A JPH0685131A (en) | 1992-08-31 | 1992-08-31 | Device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4231216A JPH0685131A (en) | 1992-08-31 | 1992-08-31 | Device package |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0685131A true JPH0685131A (en) | 1994-03-25 |
Family
ID=16920149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4231216A Withdrawn JPH0685131A (en) | 1992-08-31 | 1992-08-31 | Device package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0685131A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268087A (en) * | 1993-03-16 | 1994-09-22 | Nec Corp | Flat package type semiconductor device |
-
1992
- 1992-08-31 JP JP4231216A patent/JPH0685131A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268087A (en) * | 1993-03-16 | 1994-09-22 | Nec Corp | Flat package type semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5780925A (en) | Lead frame package for electronic devices | |
US7335985B2 (en) | Method and system for electrically coupling a chip to chip package | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US6389689B2 (en) | Method of fabricating semiconductor package | |
JPH08504060A (en) | Module for an IC microprocessor, including an IC memory stack structurally combined with the IC microprocessor | |
JPH02174255A (en) | Semiconductor integrated circuit | |
JPH04273451A (en) | Semiconductor device | |
JPH01235264A (en) | Semiconductor integrated circuit device | |
JPH0685131A (en) | Device package | |
JP3881658B2 (en) | Relay member, multi-chip package using relay member, and manufacturing method thereof | |
JPS59139660A (en) | Semiconductor device | |
KR19980025890A (en) | Multi-chip package with lead frame | |
JPH1079466A (en) | Semiconductor device | |
JPH0462457B2 (en) | ||
JP2822990B2 (en) | CSP type semiconductor device | |
JP2001085604A (en) | Semiconductor device | |
JPH038366A (en) | Package for semiconductor device | |
JPH053284A (en) | Resin-sealed semiconductor device | |
JPH1174302A (en) | Resin sealed type semiconductor device | |
JPS629652A (en) | Semiconductor device | |
JPH09232505A (en) | Multi-chip module manufacturing method and multi-chip module | |
JPS6094755A (en) | Semiconductor device | |
JPH1012660A (en) | Integrated circuit for surface mounting | |
JPS63141329A (en) | Ic package | |
JPS6236385B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |