JPH0685085A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0685085A
JPH0685085A JP26069892A JP26069892A JPH0685085A JP H0685085 A JPH0685085 A JP H0685085A JP 26069892 A JP26069892 A JP 26069892A JP 26069892 A JP26069892 A JP 26069892A JP H0685085 A JPH0685085 A JP H0685085A
Authority
JP
Japan
Prior art keywords
contact hole
barrier metal
metal
insulating film
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26069892A
Other languages
Japanese (ja)
Inventor
Shigehiko Kanatake
繁彦 金嶽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26069892A priority Critical patent/JPH0685085A/en
Publication of JPH0685085A publication Critical patent/JPH0685085A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent an increase in contact resistance by limiting the adhesion of a barrier metal to the side and bottom surfaces of a contact hole in a semiconductor device in which a deposited electrode interconnection layer consisting of Al-based metal and barrier metal is formed on a dielectric film including the contact hole. CONSTITUTION:After a dielectric film 12 has been formed on an Si semiconductor substrate 11, a contact hole 13 is formed in the dielectric film 12. A barrier metal 14 is deposited, in a mixed gas, on the dielectric film 12 containing the contact hole 13 by means of the reactive sputtering method in which a Ti metal plate is used as a target. The principal plane of the substrate 11 is polished, whereby the barrier metal other than that deposited on the side and bottom surfaces of the contact hole 13 is eliminated. Then, an Al alloy film 15a is formed on the entire surface of the substrate 11, and this is patterned, and an electrode interconnection 15 is formed under the presence of a photo-resist 16. This electrode interconnection 15 is formed in such a way that the contact hole is covered and the dielectric film 14 is covered by the lower edges of the side surfaces of the interconnection electrode 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特に半導体基板上のコンタクトホール
を含む絶縁膜上に、Al 系金属及びバリアメタルから成
る積層電極配線を形成する製造方法に係るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a laminated electrode wiring made of Al-based metal and barrier metal on an insulating film including a contact hole on a semiconductor substrate. It is related to.

【0002】[0002]

【従来の技術】半導体基板上のコンタクトホールを含む
絶縁膜上に、Al 系金属/バリアメタルの積層電極配線
を形成する従来の方法の一例について、図4を参照して
説明する。Si 基板1上に絶縁膜2を形成し、次に拡散
層1aに達するコンタクトホール3を開口する。次に全
面にバリアメタル(例えばTi N)4を堆積後、さらに
その上にAl 系金属(Al またはAl 合金)5を積層す
る。次にホトリソグラフィ技術により、レジストパター
ン6を形成し、これをマスクにAl 系金属/バリアメタ
ルを一度にドライエッチングして、積層電極配線7を形
成した後、レジスト6を剥離する。
2. Description of the Related Art An example of a conventional method for forming a laminated electrode wiring of Al type metal / barrier metal on an insulating film including a contact hole on a semiconductor substrate will be described with reference to FIG. The insulating film 2 is formed on the Si substrate 1, and then the contact hole 3 reaching the diffusion layer 1a is opened. Next, after depositing a barrier metal (for example, TiN) 4 on the entire surface, an Al-based metal (Al or Al alloy) 5 is further laminated thereon. Next, a resist pattern 6 is formed by photolithography, and using this as a mask, Al-based metal / barrier metal is dry-etched at one time to form a laminated electrode wiring 7, and then the resist 6 is peeled off.

【0003】上記従来の配線形成では、コンタクト部の
下地拡散層1aとAl 系金属5との間にバリアメタル4
が介在している。バリアメタルは、Si とAl 系金属と
を直接コンタクトすると、Si 中へのAl 合金化による
スパイク現象や、Al とSiとのコンタクト部でのSi
の析出等により、素子特性が劣化したり、コンタクト抵
抗が増大したりするのを防止するため設けられる。
In the above conventional wiring formation, the barrier metal 4 is formed between the base diffusion layer 1a in the contact portion and the Al-based metal 5.
Is intervening. As for the barrier metal, when Si and Al-based metal are directly contacted with each other, a spike phenomenon due to Al alloying in Si and Si at the contact portion between Al and Si are caused.
It is provided in order to prevent the element characteristics from being deteriorated and the contact resistance from being increased due to the precipitation of the.

【0004】このAl 系金属/バリアメタルの積層膜
は、反応性イオンエッチング(RIE)装置によりエッ
チングされ、積層電極配線7が形成された後、マスクと
して使用したレジスト6が剥離される。レジスト剥離工
程(アッシングまたは灰化とも呼ばれる)は、O2 ガス
にF系ガス(例えばC2 6 )を添加した混合ガスのプ
ラズマ中で行なわれるが、そのとき発生するF(フッ
素ラディカル、励起状態のフッ素原子)により、バリア
メタル4がエッチングされ、図5(a)に示すように、
コンタクト部に介在するバリアメタル4aのコンタクト
面積の減少によるコンタクト抵抗の増大や、若しくは、
図5(b)に示すように、積層電極配線7とSi 基板1
とのコンタクト部3aの剥がれといった問題が出てく
る。
The Al-based metal / barrier metal laminated film is etched by a reactive ion etching (RIE) apparatus to form laminated electrode wiring 7, and then the resist 6 used as a mask is peeled off. The resist stripping step (also referred to as ashing or ashing) is performed in the plasma of a mixed gas in which an F 2 gas (for example, C 2 F 6 ) is added to O 2 gas, and F * (fluorine radical, The barrier metal 4 is etched by the excited fluorine atoms), and as shown in FIG.
An increase in contact resistance due to a decrease in the contact area of the barrier metal 4a interposed in the contact portion, or
As shown in FIG. 5B, the laminated electrode wiring 7 and the Si substrate 1
There is a problem that the contact portion 3a comes off.

【0005】なお、アッシング時のF系ガスの添加は、
2 のみでは、エッチングで変質したレジスト或いはエ
ッチング時に付着した反応生成物等の除去は不可能であ
り、レジスト残渣を残さないためには必要である。
The addition of the F-based gas during ashing is
O 2 alone cannot remove the resist that has been altered by etching or the reaction products attached during etching, and is necessary in order to leave no resist residue.

【0006】[0006]

【発明が解決しようとする課題】これまで述べたよう
に、コンタクトホールを含む絶縁膜上に、Al 系金属/
バリアメタルの積層電極配線を形成した後、使用済みの
レジストマスクのアッシングを行なうが、その際、F系
ガスを添加したO2 ガスを反応ガスとして使用する必要
がある。このためF系ガス中のFによりバリアメタル
がエッチングされ、コンタクト抵抗の増大や電極配線の
剥がれ等を生じるという問題がある。
As described above, on the insulating film including the contact hole, Al-based metal /
After the laminated electrode wiring of the barrier metal is formed, the used resist mask is ashed. At that time, it is necessary to use O 2 gas to which an F-based gas is added as a reaction gas. Therefore, there is a problem that the barrier metal is etched by F * in the F-based gas, which causes an increase in contact resistance and peeling of electrode wiring.

【0007】他方、デバイスの高集積化に伴い、コンタ
クトホールを埋め込む電極配線の段差カバレッジ(段差
部における膜の被着状態)の向上及びコンタクト抵抗の
低減は、不断に望まれていることである。
On the other hand, with the high integration of devices, improvement of the step coverage (deposition state of the film in the step portion) of the electrode wiring filling the contact hole and reduction of the contact resistance are continuously desired. .

【0008】本発明の目的は、Al 系金属/バリアメタ
ルから成る積層電極配線形成後のレジスト剥離工程で、
バリアメタルが反応ガス中のFでエッチングされるの
を防止し、前記問題点を解決すると共に、電極配線のコ
ンタクトホールにおける段差カバレッジ及びコンタクト
抵抗の良好な状態を損なうことのない半導体装置の製造
方法を提供することである。
An object of the present invention is a resist stripping process after forming a laminated electrode wiring made of Al type metal / barrier metal,
Manufacture of a semiconductor device that prevents the barrier metal from being etched by F * in a reaction gas, solves the above-mentioned problems, and does not impair step coverage and contact resistance in the contact hole of the electrode wiring. Is to provide a method.

【0009】[0009]

【課題を解決するための手段】本発明は、半導体基板上
の絶縁膜にコンタクトホールを開口する工程と、前記コ
ンタクトホールを含む絶縁膜上にバリアメタルを堆積す
る工程と、基板全面をポリッシングして絶縁膜上のバリ
アメタルを除去すると共にコンタクトホールの側面及び
底面にバリアメタルを残す工程と、前記コンタクトホー
ルを含む絶縁膜上にAl 系金属膜を堆積する工程と、ホ
トリソグラフィ法により、前記バリアメタルが表面に露
出しないように前記絶縁膜上のAl 系金属膜をパターニ
ングして電極配線を形成した後、レジストを剥離する工
程とを具備することを特徴とする半導体装置の製造方法
である。
According to the present invention, a step of forming a contact hole in an insulating film on a semiconductor substrate, a step of depositing a barrier metal on the insulating film including the contact hole, and a polishing process on the entire surface of the substrate. Removing the barrier metal on the insulating film and leaving the barrier metal on the side surface and the bottom surface of the contact hole; depositing an Al-based metal film on the insulating film including the contact hole; And a step of patterning the Al-based metal film on the insulating film to form an electrode wiring so that the barrier metal is not exposed to the surface, and then removing the resist. .

【0010】なお、Al 系金属膜は、Al 膜もしくはA
l −Si 、Al −Si −Cu 等のAl を主成分とするA
l 合金膜である。
The Al-based metal film is an Al film or A
A whose main component is Al such as l-Si and Al-Si-Cu
l It is an alloy film.

【0011】バリアメタルは、Si 基板とAl 系金属膜
との間に設けてその相互反応を抑制することを主目的と
する障壁層である。このバリアメタルは、Ti N、Ti
N(上層)/Ti (下層)積層膜及びTi W、Ti W
(上層)/Ti (下層)積層膜等とすることが望ましい
The barrier metal is a barrier layer whose main purpose is to provide it between the Si substrate and the Al-based metal film to suppress the mutual reaction. This barrier metal is TiN, Ti
N (upper layer) / Ti (lower layer) laminated film and Ti W, Ti W
(Upper layer) / Ti (lower layer) Laminated film etc. is desirable

【0012】[0012]

【作用】本発明の製造方法では、バリアメタルの堆積
(被着)を、コンタクトホールの側面及び底面に限定し
た後、コンタクトホールを含む絶縁膜上に、Al 系金属
膜を堆積し、絶縁膜上のAl 系金属膜をパターニングし
て電極配線を形成するので、バリアメタルが電極配線の
表面に露出することはない。したがつてコンタクトホー
ルの側面及び底面に残されたバリアメタルは、レジスト
をアッシングする反応ガスに晒されることもなく、該反
応ガス中のFによりエッチングされることもない。
According to the manufacturing method of the present invention, after the deposition (deposition) of the barrier metal is limited to the side surface and the bottom surface of the contact hole, the Al-based metal film is deposited on the insulating film including the contact hole to form the insulating film. Since the upper Al-based metal film is patterned to form the electrode wiring, the barrier metal is not exposed on the surface of the electrode wiring. Therefore, the barrier metal left on the side surface and the bottom surface of the contact hole is neither exposed to the reaction gas for ashing the resist nor etched by F * in the reaction gas.

【0013】次にコンタクトホールの底面に堆積したバ
リアメタルは、シリコン基板とAl系金属膜との間に介
在し、これらの相互反応を抑制する障壁層として作用す
る。これによりコンタクト部におけるSi の析出やAl
とSi との合金化等は防止され、素子特性の劣化や、抵
抗増大等はなくなる。
Next, the barrier metal deposited on the bottom surface of the contact hole intervenes between the silicon substrate and the Al-based metal film and acts as a barrier layer for suppressing the mutual reaction between them. As a result, precipitation of Si and Al
The alloying of Si with Si is prevented, and the deterioration of element characteristics and the increase of resistance are eliminated.

【0014】コンタクトホールの側面に被着されたバリ
アメタルは、Al 系金属膜を堆積するとき、段差カバレ
ッジ(ステップカバレッジとも呼ばれ、段差部における
堆積膜の被着状態をいう)をよくする作用をする。すな
わち側面が絶縁膜のコンタクトホールにAl 系金属を堆
積した場合は、埋め込まれた該堆積層内にボイド(Voi
d、空所)がしばしば発生するが、本発明の製造方法を
適用すると、図4に示す従来例にほぼ等しい段差カバレ
ッジを維持できる。
The barrier metal deposited on the side surface of the contact hole serves to improve the step coverage (also called step coverage, which is the deposition state of the deposited film in the step portion) when depositing the Al-based metal film. do. That is, when an Al-based metal is deposited in the contact hole whose side surface is an insulating film, voids (Voi
(d, vacant space) often occurs, but when the manufacturing method of the present invention is applied, it is possible to maintain step coverage substantially equal to that of the conventional example shown in FIG.

【0015】また絶縁膜上のバリアメタルを除去するの
にポリッシングによる方法で行なうが、これは同時にコ
ンタクトホールの側面及び底面に、十分な厚さのバリア
メタルを残すために必要である。等方的なCDE(Chem
ical Dry Etching)法でも、絶縁膜上のバリアメタルを
除去し、かつコンタクトホールの底面及び一部側面にバ
リアメタルを残すことは可能であるが、この方法と、本
発明のポリッシングによる方法とをAl 系金属堆積時の
段差カバレッジについて比較すると、両者の間に高い確
率の有意な差があり、ポリッシングによる方法のほう
が、良好な段差カバレッジが得られる。
The method of removing the barrier metal on the insulating film is performed by polishing, which is necessary at the same time to leave a barrier metal of sufficient thickness on the side surface and the bottom surface of the contact hole. Isotropic CDE (Chem
It is possible to remove the barrier metal on the insulating film and leave the barrier metal on the bottom surface and a part of the side surface of the contact hole also by the ical dry etching method. However, this method and the polishing method of the present invention Comparing the step coverages during Al-based metal deposition, there is a significant difference between the two with a high probability, and the polishing method provides better step coverage.

【0016】[0016]

【実施例】本発明の一実施例を図面を参照して以下説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0017】まずSi 半導体基板(ウェーハ)11上
に、厚さ約 1μm の絶縁膜(Si O2)12を形成し、
次に絶縁膜12に異方性RIEにより、幅約 1μm のコ
ンタクトホール13を開孔する(図1(a)参照)。
First, an insulating film (SiO 2 ) 12 having a thickness of about 1 μm is formed on a Si semiconductor substrate (wafer) 11.
Next, a contact hole 13 having a width of about 1 μm is formed in the insulating film 12 by anisotropic RIE (see FIG. 1A).

【0018】次に(Ar +N2 )混合ガス中で、Ti 金
属板をターゲットとする反応性スパッタリング法によ
り、コンタクトホール13を含む絶縁膜12にバリアメ
タル(Ti N)14を厚さ約 0.1μm 堆積する(図1
(b)参照)。
Next, a barrier metal (TiN) 14 having a thickness of about 0.1 μm is formed on the insulating film 12 including the contact holes 13 by a reactive sputtering method using a Ti metal plate as a target in a mixed gas of (Ar + N 2 ). Accumulate (Fig. 1
(See (b)).

【0019】次にポリッシング装置を使用し、ウェーハ
主面をポリッシングして、絶縁膜12上のバリアメタル
Ti N14を除去する。ポリッシングは、例えばラップ
用砥粒よりさらに細かい粒子を加工液と混ぜたものを用
い、定盤上に研磨布を取り付け、ウェーハをこれに押し
付け、回転力による摩擦を発生させて行なういわゆるケ
ミカル・メカニカル・ポリッシングによる。コンタクト
ホールの側面及び底面は、直接ポリッシングされないの
で十分な厚さのバリアメタル14を残すことができる
(図2(c)参照)。
Next, the main surface of the wafer is polished by using a polishing apparatus to remove the barrier metal Ti N14 on the insulating film 12. Polishing uses, for example, a mixture of finer particles than lapping abrasive particles with a working liquid, attaches a polishing cloth on the surface plate, presses the wafer against this, and generates so-called chemical mechanical friction.・ By polishing. Since the side surface and the bottom surface of the contact hole are not directly polished, the barrier metal 14 having a sufficient thickness can be left (see FIG. 2C).

【0020】次に基板11の全面に、Al 合金(Al −
Si −Cu )をスパッタリングにより、厚さ約 0.8μm
堆積し、Al 合金膜15aを形成する(図2(d)参
照)。
Next, on the entire surface of the substrate 11, an Al alloy (Al-
The thickness of Si-Cu is about 0.8 μm by sputtering.
It is deposited to form an Al alloy film 15a (see FIG. 2 (d)).

【0021】次にホトリソグラフィ技術により、絶縁膜
12上のAl 合金膜15aをパターニングして電極配線
15を形成する。ホトレジストとしてはポジ系レジスト
16を用い、またエッチングは、BCl3 を主成分とす
る反応ガスを使用する。この場合、バリアメタル14
は、コンタクトホールの側面及び底面に限定され、電極
配線15はコンタクトホールを覆い、電極配線15の側
面の下端は絶縁膜14上に存在する。このためバリアメ
タル14は、電極配線15の表面に露出することはない
(図3(e)参照)。
Next, the Al alloy film 15a on the insulating film 12 is patterned by photolithography to form the electrode wiring 15. A positive resist 16 is used as the photoresist, and a reactive gas containing BCl 3 as a main component is used for etching. In this case, barrier metal 14
Is limited to the side surface and the bottom surface of the contact hole, the electrode wiring 15 covers the contact hole, and the lower end of the side surface of the electrode wiring 15 exists on the insulating film 14. Therefore, the barrier metal 14 is not exposed on the surface of the electrode wiring 15 (see FIG. 3E).

【0022】次にO2 にF系ガス(例えばC2 6 )を
添加したプラズマガス中でレジスト16をアッシングし
て除去する。バリアメタル14は電極配線15の表面に
露出していないので、プラズマ中のFによりエッチン
グされない。すなわちコンタクトホールの側面及び底面
のバリアメタル14は残っており、従来の製造方法で問
題となったコンタクト抵抗の増加や、電極配線15の剥
がれ等は発生しない(図3(f)参照)。
Next, the resist 16 is removed by ashing in a plasma gas in which an F type gas (for example, C 2 F 6 ) is added to O 2 . Since the barrier metal 14 is not exposed on the surface of the electrode wiring 15, it is not etched by F * in the plasma. That is, the barrier metal 14 on the side surface and the bottom surface of the contact hole remains, and the increase in contact resistance and the peeling of the electrode wiring 15 which are problems in the conventional manufacturing method do not occur (see FIG. 3F).

【0023】また従来技術では、バリアメタルとAl 系
金属の積層電極配線では、電池効果による腐食が発生し
やすいが、本発明では、Al 系金属膜をパターニングし
て電極配線を形成する工程(図3(e))で、バリアメ
タルが露出していないので、エッチングガスであるBC
3 に晒されることがなく腐食の促進を防止できる。
Further, in the prior art, in the laminated electrode wiring of the barrier metal and the Al-based metal, corrosion due to the battery effect is likely to occur, but in the present invention, the step of patterning the Al-based metal film to form the electrode wiring (see FIG. 3 (e)), since the barrier metal is not exposed, BC which is an etching gas
Acceleration of corrosion can be prevented without being exposed to l 3 .

【0024】上記実施例で、バリアメタルは、Ti Nと
したが、これに限定されない。TiN/Ti 積層膜及び
Ti W、Ti W/Ti 積層膜等であっても使用できる。
またAl 系金属としてAl −Si −Cu 合金を用いた
が、Al またはAl −Si 等のAl 合金であっても差支
えない。
In the above embodiment, the barrier metal is Ti N, but the barrier metal is not limited to this. A TiN / Ti laminated film, a Ti W, a Ti W / Ti laminated film and the like can also be used.
Although an Al-Si-Cu alloy is used as the Al-based metal, Al or an Al alloy such as Al-Si may be used.

【0025】[0025]

【発明の効果】本発明の製造方法ではバリアメタル堆積
後、ポリッシングによりバリアメタルの被着をコンタク
トホールの側面及び底面に限定した。これにより、電極
配線形成後のレジスト剥離工程で、バリアメタルが反応
ガス中のFでエッチングされるのを防止し、コンタク
ト抵抗の増加や電極配線の剥がれ等を防ぐことができ、
また電極配線のコンタクトホールの段差カバレッジ及び
コンタクト抵抗の良好な状態を損なうことのない半導体
装置の製造方法を提供することができた。
According to the manufacturing method of the present invention, after the barrier metal is deposited, the deposition of the barrier metal is limited to the side surface and the bottom surface of the contact hole by polishing. This prevents the barrier metal from being etched by F * in the reaction gas in the resist stripping step after forming the electrode wiring, and can prevent an increase in contact resistance and peeling of the electrode wiring.
Further, it is possible to provide a method for manufacturing a semiconductor device which does not impair the step coverage of the contact hole of the electrode wiring and the favorable state of the contact resistance.

【図面の簡単な説明】[Brief description of drawings]

【図1】同図(a)及び(b)は、本発明の半導体装置
の製造方法の実施例の製造工程を示す断面図である。
1A and 1B are cross-sectional views showing a manufacturing process of an embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】同図(c)及び(d)は、図1(a)及び
(b)に続く製造工程を示す断面図である。
FIGS. 2C and 2D are cross-sectional views showing the manufacturing process following FIGS. 1A and 1B.

【図3】同図(e)及び(f)は、図2(c)及び
(d)に続く製造工程を示す断面図である。
3E and 3F are cross-sectional views showing the manufacturing process following FIGS. 2C and 2D.

【図4】従来の製造方法を説明するための製造工程を示
す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process for explaining a conventional manufacturing method.

【図5】同図(a)及び(b)は、レジスト剥離後の従
来の製造方法の問題点を説明するための断面図である。
5A and 5B are cross-sectional views for explaining the problems of the conventional manufacturing method after resist removal.

【符号の説明】[Explanation of symbols]

1,11 半導体基板 2,12 絶縁膜 3,13 コンタクトホール 4,14 バリアメタル 5,15a Al 系金属膜 6,16 ホトレジスト 7 積層電極配線 15 電極配線 1, 11 Semiconductor substrate 2, 12 Insulating film 3, 13 Contact hole 4, 14 Barrier metal 5, 15a Al-based metal film 6, 16 Photoresist 7 Laminated electrode wiring 15 Electrode wiring

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上の絶縁膜にコンタクトホール
を開口する工程と、前記コンタクトホールを含む絶縁膜
上にバリアメタルを堆積する工程と、基板全面をポリッ
シングして絶縁膜上のバリアメタルを除去すると共にコ
ンタクトホールの側面及び底面にバリアメタルを残す工
程と、前記コンタクトホールを含む絶縁膜上にAl 系金
属膜を堆積する工程と、ホトリソグラフィ法により、前
記バリアメタルが表面に露出しないように前記絶縁膜上
のAl 系金属膜をパターニングして電極配線を形成した
後、レジストを剥離する工程とを具備することを特徴と
する半導体装置の製造方法。
1. A step of forming a contact hole in an insulating film on a semiconductor substrate, a step of depositing a barrier metal on the insulating film including the contact hole, and a polishing of the entire surface of the substrate to remove the barrier metal on the insulating film. A step of removing the barrier metal on the side surface and the bottom surface of the contact hole and a step of depositing an Al-based metal film on the insulating film including the contact hole, and a photolithography method to prevent the barrier metal from being exposed on the surface. And a step of patterning the Al-based metal film on the insulating film to form an electrode wiring, and then peeling off the resist.
JP26069892A 1992-09-03 1992-09-03 Manufacture of semiconductor device Pending JPH0685085A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26069892A JPH0685085A (en) 1992-09-03 1992-09-03 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26069892A JPH0685085A (en) 1992-09-03 1992-09-03 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0685085A true JPH0685085A (en) 1994-03-25

Family

ID=17351536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26069892A Pending JPH0685085A (en) 1992-09-03 1992-09-03 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0685085A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061033A (en) * 1999-12-28 2001-07-07 박종섭 Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061033A (en) * 1999-12-28 2001-07-07 박종섭 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5271798A (en) Method for selective removal of a material from a wafer's alignment marks
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
JPH0745616A (en) Manufacture of semiconductor device
JPH079934B2 (en) Method for manufacturing semiconductor device
JPH02308552A (en) Contact structuke for semiconduct or integrated circuit and its for mation method
JPH0685074A (en) Manufacture of multilayer interconnection conductor pattern
JP2830658B2 (en) Fine metal wiring forming method
JP2000260768A (en) Manufacture of semiconductor device
US6723626B2 (en) Method of manufacturing semiconductor device
JP3267199B2 (en) Method for manufacturing semiconductor device
US20020106905A1 (en) Method for removing copper from a wafer edge
JPH0685085A (en) Manufacture of semiconductor device
JP3371170B2 (en) Method for manufacturing semiconductor device
JP2858837B2 (en) Method for manufacturing semiconductor device
US5633207A (en) Method of forming a wiring layer for a semiconductor device
JPH09167768A (en) Fabrication of semiconductor device
KR100327580B1 (en) Method for forming metal line of a semiconductor device
US20020180052A1 (en) Polish or etch stop layer
JP2002231748A (en) Method for forming bump electrode
JPH08186120A (en) Manufacture of semiconductor device
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JPH11238732A (en) Wiring structure and formation of bonding pad opening
JPH07201826A (en) Dry-etching method
JPH11145282A (en) Etching method
JP2001176872A (en) Method for manufacturing semiconductor device