JPH0683235B2 - ２つのクラスのトラヒックの送信制御方法および装置 - Google Patents

２つのクラスのトラヒックの送信制御方法および装置

Info

Publication number
JPH0683235B2
JPH0683235B2 JP4237461A JP23746192A JPH0683235B2 JP H0683235 B2 JPH0683235 B2 JP H0683235B2 JP 4237461 A JP4237461 A JP 4237461A JP 23746192 A JP23746192 A JP 23746192A JP H0683235 B2 JPH0683235 B2 JP H0683235B2
Authority
JP
Japan
Prior art keywords
control signal
traffic
network
station
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4237461A
Other languages
English (en)
Other versions
JPH05219081A (ja
Inventor
オフェック ヨラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05219081A publication Critical patent/JPH05219081A/ja
Publication of JPH0683235B2 publication Critical patent/JPH0683235B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、２つのクラスのトラヒ
ックをリングネットワーク上に送信することに関する。
特に、本発明は、非同期および同期トラヒックの両方が
送信されるリングネットワーク上での非同期トラヒック
の送信を制御する方法および装置に関する。
【０００２】
【従来の技術】従来から、ローカルエリアネットワーク
（ＬＡＮ）の複雑さを軽減させる試みは、多くの場合、
バス型、スター型、リング型の形態の簡単なトポロジー
構造に集中している。そのアーキテクチャをさらに簡単
にするため、最新のローカルエリアネットワークおよび
メトロポリタンエリアネットワークは、２人以上により
ＬＡＮに並行アクセスすることや、空間再使用を許可し
ていない［１−４］。ＬＡＮネットワーク関しては、上
記制限は伝送媒体（例えば、イーサネット、スター型能
動光ネットワーク）の能動的な性質によるものである。
デュアルトークンリングネットワーク（ＦＤＤＩ［１，
２］）またはデュアルスロットバス（ＤＱＤＢ［３］）
のような他の設計は、簡単性および平等アクセスを得る
ためにとられている。トークンリングは公知のＬＡＮの
機構であり、リングのノード間をラウンドロビン順番で
トークン（送信許可）を通過させるようになっている。
トークンそのものは送信されるメッセージのヘッドまた
はテールに付加されている。トークンリングはトークン
機構の完全性に大幅に依存しており、トークンが紛失さ
れたり、重複したりした場合、ネットワークの再初期化
が必要になる。
【０００３】高速ＬＡＮへの新しいアプローチは、集中
制御されるデュアルスロットバス構造を有するＱＰＳＸ
またはＤＱＤＢである［３］。このバス構造により、平
等アクセスおよびアクセス機構は、ステーションが空の
スロットを要求し、これらの要求を考慮することに基づ
いている。
【０００４】
【発明が解決しようとする課題】トークンリング（ＩＥ
ＥＥ標準８０２．５）、イーサネット（ＩＥＥＥ標準８
０２．３）、ＦＤＤＩ（米国標準 ＡＳＣ Ｘ３Ｔ９．
５）、ＤＱＤＢまたはＱＰＳＸ（ＩＥＥＥ標準８０２．
６）のような現行のプロトコルは、空間バンド幅再使用
を提供しないし、同様に、同期および非同期トラヒック
統合を提供しない。よって、これらのプロトコルを用い
るシステムの容量は、単一のリンクの容量により制限さ
れることになる。
【０００５】バッファ挿入アクセス制御［５，６，７］
は、空間バンド幅再使用に、リングへの並行アクセスを
供給し、かつ、種々のサイズのパケットを非同期に送信
するように設計されている。バッファ挿入により、その
挿入バッファが空である限りノードはパケットを送信す
ることができる。すなわち、リングトラヒックはリング
上に送信されるノードトラヒックに対して優先使用の優
先度を有する。しかし、バッファ挿入方式により、長時
間停止状態が生じる。というのは、上流のノードは連続
的に送信することができ、下流のノードを阻止すること
ができる。バッファまたはレジスタ挿入リングで、どの
ようにしてある程度の平等を持つかに関する手法は、Ｍ
ｉｓｓｉｏｎ他によるＩＥＥＥの論文［７］に記載され
ている。この論文には、平等アクセスができる同期およ
びスロットリングと、モニタステーションにより行われ
ているリングの制御について記載されている。しかし、
そこに記載されている解決法は、本発明の統合による解
決法が全く分散化されているのとは対照的に、集中化さ
れている。
【０００６】メタリング（ＭｅｔａＲｉｎｇ）は平等ア
クセスおよびバンド幅再使用ができるバッファ挿入リン
グである（［８］および米国特許４，９２６，４１８
号）。メタリングでは、リングへの非同期アクセスを規
定する特定の制御信号であって、ＳＡＴと呼ばれる制御
信号を用いることにより、平等アクセスが達成できる。
ＳＡＴは通過するノードに、予め規定した送信クォータ
（ｑｕａｔａ）を与える。ＳＡＴがノードに戻ってくる
と、ＳＡＴを転送し、かつ、ノードの送信クォータを更
新する前に、ノードが満たされる（ＳＡＴｉｓｆｉｅ
ｄ）されるまで（すなわち、そのクォータが送信される
まで）、ＳＡＴは待機する。メタリングおよび米国特許
４，９２６，４１８号によれば、並行アクセスや空間再
使用が可能なリング上の同期および非同期トラヒックを
効率良く統合することができる。しかし、本発明は、優
先度の高い同期トラヒックが存在する場合の非同期トラ
ヒックをさらに規定している。
【０００７】ＦＤＤＩ［１，２］のタイムドトークン
（ＴＩＭＥＤ−ＴＯＫＥＮ）プロトコルを用いて、ノー
ドのサブセットのみが非同期に送信することができる。
よって、ＦＤＤＩにおける非同期平等アクセスはタイム
ドトークンが何回も周回しないと達成できない。
【０００８】非同期トラヒックの平等アクセスを保証す
る信号であって、ＳＡＴと呼ばれる別の制御信号は、１
９８９ ＩＢＭ Ｒｅｓｅａｒｃｈ Ｒｅｐｏｒｔ
［８］に記載されている。
【０００９】１． Ｗ．Ｅ．Ｂｕｒｒ，“Ｔｈｅ ＦＤ
ＤＩ Ｏｐｔｉｃａｌ ＤａｔａＬｉｎｋ”，ＩＥＥＥ
Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｍａｇａｚｉｎｅ，Ｖ
ｏｌ．２４，Ｎｏ．５，Ｍａｙ，１９８６，ｐｐ １８
−２３． ２． Ｅ．Ｅ．Ｒｏｓｓ，“ＦＤＤＩ−Ａ ｔｕｔｏｒ
ｉａｌ”，ＩＥＥＥＣｏｍｍｕｎｉｃａｔｉｏｎ Ｍａ
ｇａｚｉｎｅ，Ｖｏｌ，２４，Ｎｏ．５，Ｍａｙ １９
８６，ｐｐ１０−１７． ３． Ｊ．Ｌ．Ｈｕｌｌｅｔ ａｎｄ Ｐ．Ｅｖａｎ
ｓ，“Ｎｅｗ Ｐｒｏｐｏｓａｌ Ｅｘｔｅｎｄｓ ｔ
ｈｅ Ｒｅａｃｈ ｏｆ Ｍｅｔｒｏ ＡｒｅａＮｅｔ
ｓ”，Ｄａｔａ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｆｅ
ｂｒｕａｒｙ，１９８８，ｐｐ．１３９−１４７． ４． Ａ．Ｈｏｐｐｅｒ ａｎｄ Ｒ．Ｍ．Ｎｅｅｄｈ
ａｍ，“Ｔｈｅ Ｃａｍｂｒｉｄｇｅ Ｆａｓｔ Ｒｉ
ｎｇ Ｎｅｔｗｏｒｋｉｎｇ Ｓｙｓｔｅｍ”，ＩＥＥ
Ｅ Ｔｒａｎｓ．ｏｎ Ｃｏｍｐｕｔｅｒｓ，Ｖｏｌ．
３７，Ｎｏ．１０，Ｏｃｔｏｂｅｒ １９８８，ｐｐ．
１２１４−１２２３． ５． Ｍ．Ｔ．Ｌｉｕ ａｎｄ Ｄ．Ｍ．Ｒｏｕｓｅ，
“Ａ Ｓｔｕｄｙ ｏｆ Ｒｉｎｇ Ｎｅｔｗｏｒｋ
ｓ”，Ｐｒｏｃ．ＩＦＩＰ ＷＧ ６．４，ｐｐ．１−
３９． ６． Ｄ．Ｅ．Ｈｕｂｅｒ，Ｗ．Ｓｔｅｉｎｌｉｎ ａ
ｎｄ Ｐ．Ｊ．Ｗｉｌｄ，“ＳＩＬＫ： Ａｎ Ｉｍｐ
ｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａ Ｂｕｆｆｅｒ Ｉ
ｎｓｅｒｔｉｏｎ Ｒｉｎｇ”，ＩＥＥＥ Ｊ．ｏｎ
Ｓｅｌｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍｕｎｉ
ｃａｔｉｏｎｓ，Ｖｏｌ．ＳＡＣ−１，Ｎｏ．５，Ｎｏ
ｖｅｍｂｅｒ １９８３，ｐｐ．７６６−７４４． ７． Ｍ．Ｍｉｓｓｉｏｎ，Ｊ−Ｊ．Ｍｅｒｃｉｅｒ
ａｎｄ Ａ．Ｅｌ Ｏｕｓｓｏｕｌ，“Ａ Ｆａｉｒ
Ｍａｎａｇｅｍｅｎｔ ｏｆ Ｃｏｍｍｕｎｉｃａｔｉ
ｏｎ ｆｏｒ ａ Ｒｉｎｇ ＬＡＮ”，１９８８ Ｌ
ｏｃａｌ Ｃｏｍｐｕｔｅｒ Ｎｅｔｗｏｒｋ Ｃｏｍ
ｆｅｒｅｎｃｅ，ｐｐ．３９５−４０４． ８． Ｉ．Ｃｉｄｏｎ ａｎｄ Ｙ．Ｏｆｅｋ，“Ｍｅ
ｔａＲｉｎｇ−Ａ Ｆｕｌｌ−Ｄｕｐｌｅｘ Ｒｉｎｇ
ｗｉｔｈ Ｆａｉｒｎｅｓｓ ａｎｄ Ｓｐａｃｉａ
ｌ Ｒｅｕｓｅ，”ＩＢＭ Ｒｅｓｅａｒｃｈ Ｒｅｐ
ｏｒｔ ＲＣ１４９６１，Ｓｅｐｔｅｍｂｅｒ １９８
９，ａｌｓｏ ＩＮＦＯＣＯＭ´９０． 本発明の目的は、利用可能なバンド幅を効率的に利用し
て、リングネットワーク上の同期および非同期トラヒッ
クに対して動的な機構を提供することにある。
【００１０】特に、本発明の目的は、リングネットワー
ク上に送信される同期データのバックログを有する所
で、非同期データのフローを動的に制御する機構を提供
することにある。
【００１１】本発明の他の目的は、リングを周回しなが
ら状態を変化させることができる制御信号により動作す
るバッファ挿入すなわちスロットリングを提供すること
にある。
【００１２】従って、本発明は、リングネットワーク上
に第２クラスのトラヒックとともに、送信される第１ク
ラスのトラヒックの送信を制御する方法および装置を提
供する。
【００１３】
【課題を解決するための手段】本発明では、第１制御信
号は少なくとも予め規定した回数ｋ（ｋ≧０）だけリン
グ上を周回される。さらに一般的には、第１制御信号
は、予め規定した条件が存在するまでリング上に送信さ
れる。リングネットワークに関する現行のプロトコルが
許す場合、この第１制御信号はリング上の各ステーショ
ンに、第１および第２クラスのトラヒックを送信するこ
とができることを示す。第１制御信号がリング上を少な
くともｋ回だけ周回した後、送信される第２クラスのバ
ックログを有するリングのステーションに第１制御信号
が到達する場合、第１制御信号は第２制御信号に変えら
れることになる。そして、第２制御信号はリングの各ス
テーションに送信され、各ステーションに、各ステーシ
ョンは第１クラストラヒックをリング上に送信できない
ことを示す。
【００１４】第１クラスのトラヒックは通常非同期トラ
ヒックであり、一方、第２クラスのトラヒックは典型的
には同期トラヒックである。
【００１５】さらに、しかも、特に、第２制御信号は、
リングネットワークを周回された後、第３制御信号に変
えられる。第３制御信号がリングを周回されることにな
るが、リングの各ステーションは、第２クラスのバック
ログを全て送信した後、第３制御信号を保持する。第３
制御信号はリング上を周回された後、第１制御信号に変
えられる。そして、そのプロセスを繰り返す。よって、
より特定のインプリメントは制御信号（ＡＳＹＮＣ−Ｅ
Ｎ）に基づいている。ＡＳＹＮＣ−ＥＮはそれ自身が規
定するトラヒックの方向と反対方向にリングを周回す
る。ＡＳＹＮＣ−ＥＮは３つの異なる状態を有するが、
非同期信号の送信を可能または不可能にするのに用いら
れている。ＡＳＹＮＣ−ＥＮ制御信号の３つの異なる状
態は、上述したように、３つの異なる制御信号として扱
われている。
【００１６】同期すなわち実時間トラヒックに対して、
分散予約すなわちコネクション設定機構が用いられる。
この実時間トラヒックは非同期トラヒックより優先度が
高いリングに送られる。その結果、遅延範囲が狭くなる
ことが保証される。
【００１７】ここで、次のようにすることができる。
【００１８】予め規定した条件は、第１制御信号が少な
くとも１回リングを周回することである。
【００１９】第２クラスの同一のトラヒックが最小限期
間を超える期間の間ステーションのバッファにある場
合、ネットワークのステーションは送信される第２クラ
スのトラヒックのバックログを有する。
【００２０】最小限の記憶空間未満の空間が第２クラス
のトラヒックをさらに記憶するのに利用可能である場
合、ネットワークのステーションは、送信される第２ク
ラスのトラヒックのバックログを有する。
【００２１】
【実施例】全２重バッファ挿入システムは、図１に示す
ように、双方向リングトポロジーを有し、双方向リング
トポロジーは２つの単一方向リングを有する。このシス
テムはノード（またはステーション）１０と呼ばれる交
換エンティティを有する。各ノードは全２重リンクイン
タフェース１１と、ホストインタフェース１２を有す
る。全２重リンクインタフェース１１は２つの単一方向
リンク１３および１４により接続されている。ノードは
パケットを、ノードとノードの間のリンクの集合を介し
て、別のノードに送信することができる。各リンク１３
および１４対は２つの隣接するノードに接続されてお
り、単一の通信媒体（例えば、ファイバ）または２つの
別々の通信媒体（例えば、１対の同軸ケーブルまたはフ
ァイバ）により実現されている。パケットは２つの可能
な経路、すなわち、時計回りのリンク１４または半時計
回りのリンク１３を介して起点ノードから宛先ノードに
送信される。パケットは宛先ノードによりリングから除
去される。ノードの名前は任意に付けられるか、あるい
は１次元順序付けに従って付けられる。
【００２２】バッファ挿入またはレジスタ挿入は、単一
方向リングで用いることができる分散媒体アクセス技法
である。図２は２つの単一方向バッファ挿入インタフェ
ース２０の略図を示す。２つの単一方向バッファ挿入イ
ンタフェース２０の一方は時計回りリンク１４に接続さ
れており、他方は半時計回りリンク１３に接続されてい
る。２つの単一方向バッファ挿入インタフェース２０
は、図１に示す全２重リンクインタフェース１１の主要
部を構成する。全２重リンクインタフェース１１の詳細
を種々の制御信号とともに図１４に示す。各リンクの受
信側には、１つの最大限サイズのパケットと同一サイズ
を有する挿入バッファ（ＩＢ）２２がある。ホストは、
ホストインタフェース１２を介し、かつ、入力バッファ
２４および出力バッファ２５をそれぞれ用いて、パケッ
トを読み書きする。出力バッファ２５からのパケット送
信は、挿入バッファ２２が空であるときのみ、送信機２
３により開始することができる。ノードがパケット送信
中、リングトラヒックが受信機２１に到着した場合、こ
のパケット送信が完了するまで、リングトラヒックは挿
入バッファ２２に蓄積されることになる。挿入バッファ
２２が再びアイドルにならない場合、すなわち、優先使
用されない優先度がそのリングトラヒックに与えられた
場合、ノードは最早送信することができない。ノードが
アイドルである場合は、リングトラヒックは挿入バッフ
ァ２２をはしょることになる。このことは、ノードが転
送を開始するまでは、パケットは挿入バッファ２２に完
全に受信されなければならないことはないことを意味す
る。
【００２３】受信されたパケットがこのノードを受信先
とする場合は、受信機２１はそのパケットを入力バッフ
ァ２４に転送し、そして、そのパケットはホストインタ
フェース１２を介してホストに転送されることになる。
【００２４】バッファ挿入媒体アクセス制御によりパケ
ットの並行すなわち同時送信が可能になる。図３に示す
例は、ノード１からノード５に、ノード６からノード７
に、ノード９からノード１２に、ノード２からノード１
０に同時に並行転送が可能なことを示す。
【００２５】全２重リングへの並行送信は平等なアクセ
スを保証しない。というのは、上流ノードが下流ノード
を阻止することができないからである。トラヒック条件
が極端な場合は、ノードは長時間の間、送信不可能状態
であることができる。すなわち、ノードを長時間停止さ
せることができる。例えば、図３に示すように、ノード
２がノード１０に連続して送信し、かつ、ノード９がノ
ード１２に連続して送信する場合、ノード１１は送信す
ることができない。非同期データをリングの各方向で調
整するか、あるいは平衡を取る場合、特定の制御信号、
すなわちＳＡＴが用いられる。同期トラヒックを統合す
るため、ＡＳＹＮＣ−ＥＮ信号が用いられる。リングの
各方向はその方向のＳＡＴおよびＳＹＮＣ−ＥＮ制御信
号を維持する。ＳＡＴおよびＳＹＮＣ−ＥＮ制御信号は
１つのノードから隣接するノードに転送される。図４に
示すように、リンク１４を時計回りに転送されるデータ
パケットは、リンク１３を反時計回りに転送されるＳＡ
ＴおよびＳＹＮＣ−ＥＮ制御信号により調整される。リ
ンク１３を半時計回りに転送される入力データトラヒッ
クを調整するため、図５に示すように、リンク１４を時
計回りに流れるＳＡＴおよびＳＹＮＣ−ＥＮ制御信号が
用いられる。
【００２６】制御信号は１つのノードから隣接するノー
ドに転送される。信号を受信したノードはそのメッセー
ジを直ちに転送するか、あるいはある条件が満足される
までそのメッセージを保持する。制御信号を転送するか
あるいは保持するためのシナリオを次に記載する。
【００２７】制御信号は次の特性を有する。
【００２８】・非常に短い−数文字（１文字でも可
能）。
【００２９】・優先使用する優先度−データパケットの
中間部に入れて送信することができる。
【００３０】・非破壊−優先使用されるデータパケット
に損傷を与えない。
【００３１】図６に示すように、パケットを単一の連続
ストリームとして直列リンク上に送信することができる
か、あるいは、図７に示すように、パケットを制御信号
により破壊させることができる。
【００３２】異なるＳＡＴおよびＳＹＮＣ−ＥＮメッセ
ージの送信をインプリメントする１つの方法は、４Ｂ／
５Ｂコードという未使用の直列コードワードの１つを用
いることによる方法である。４Ｂ／５Ｂコード化方式は
ＦＤＤＩで用いられる標準である。この方式では、表１
に示すように、データは４ビットごとに、５ビットのコ
ードワードに変換される。コードワードを用いて、制御
情報を１つのノードから隣接するノードに送信すること
ができる。同様のことが冗長なコードワードを含む他の
コードを用いて行うことができる。
【００３３】
【表１】
【００３４】ＡＭＤ ＴＡＸＩチップセット（受信機
ＡＭ ７９６８ ７ｌおよび受信機ＡＭ ７９６９ ８
ｌ）を用いて、図８に示すように、異なる制御コードワ
ードを送信することができる。送信機 ＡＭ ７９６８
７１が送信機２３の一部であり、かつ、受信機 ＡＭ
７９６９ ８１が受信機２１の一部であることを図８
に示す。送信機がＳＥＮＤ ＣＯＮＴＲＯＬコマンド７
３を受信すると、１０ビットの制御コードワードは現在
の直列ワードが送信された後に送信される。送信された
コードワードがＣＯＮＴＲＯＬ線７２により判定され、
かつ、ＳＡＴは可能なコードワードの１つである。異な
る制御コードワードのリストを表２に示す。
【００３５】
【表２】
【００３６】ＳＡＴおよびＡＳＹＮＣ−ＥＮ制御信号は
１５個の異なるコードワードから選択することができ
る。データを送信するため、ＳＥＮＤ ＤＡＴＡ信号７
４が用いられ、そして、データ７５の８ビットが受信機
７１に入力される。コードワード（制御およびデータの
両方）が単一方向リンク１３，１４を介して受信機８１
に直列に送信される。受信機８１は入力される直列ビッ
トストリームを復号する。データが受信されると、その
８ビットがデータ線８５の上にＲＥＣＥＩＶＥＤＡＴＡ
信号８４とともに現れる。制御信号が復号されると、制
御ワードが制御線８２の上にＲＥＣＥＩＶＥ ＣＯＮＴ
ＲＯＬ信号８３とともに現れる。
【００３７】バッファ挿入アクセス制御により、ノード
によるリングへの非同期アクセスを平等にできない。さ
らに、バッファ挿入アクセス制御により、ノードを無期
限に停止させることができる。そのため、リングへの非
同期アクセスがＳＡＴ制御信号により調整される。次の
（ｉ），（ｉｉ）の条件が真である場合にのみ（図９に
示すように）、出力バッファが空でないとき、ノードは
パケットを出力バッファから送信することができる（９
１）。（ｉ）変数ＣＯＵＮＴが１である（９２）、およ
び（ｉｉ）挿入バッファが空である（９３）。ノードが
パケットを送信した後、変数ＣＯＵＮＴはゼロに設定さ
れる（９４）。
【００３８】図１０はノードがＳＡＴメッセージを受信
したときにノードは何を行うか（１０１）を説明する。
およそ最大限ＳＡＴ周回時間が経過しても、ＳＡＴメッ
セージが到達しない場合は、タイムアウトが生じる（１
０２）。ノードは、ＳＡＴメッセージを受信したかのよ
うに、タイムアウトに応答する（１０１）。そして、変
数ＣＯＵＮＴがゼロか（１０３）、あるいは出力バッフ
ァ２５が空の場合、ノードはＳＡＴを転送する。変数Ｃ
ＯＵＮＴが１であり（１０３）、かつ、出力バッファ２
５が空でない場合は、ノードはＳＡＴを保持する。（１
つのパケットが送信された後）変数ＣＯＵＮＴがゼロに
なるまで、ノードはＳＡＴを保持する。そのノードは長
時間停止を防止するためＳＡＴを保持する。ノードがＳ
ＡＴを保持している間に、別のＳＡＴが到着した場合
（１０４）、第２のＳＡＴは廃棄される。しかも、タイ
ムアウトが生じた場合（１０５）も、第２のＳＡＴは無
視される。ノードがＳＡＴを転送した後、ノードはＣＯ
ＵＮＴ：＝１を設定し、かつ、タイマを再ロードする
（１０６）。
【００３９】本発明は全２重リング上の次の（ｉ），
（ｉｉ）の２種類のトラヒックを統合する。（ｉ）コネ
クションまたは予約のセットアップを必要とし、かつ、
周期的なトラヒックに対して、所定のバンド幅と限界内
遅延を保証する同期すなわち実時間トラヒック、（ｉ
ｉ）バンド幅の残りを平等方式（ｆａｉｒ ｍａｎｎｅ
ｒ）により使用することができる実時間でない制約条件
を有する非同期トラヒック。次の統合機構は機能的には
ＦＤＤＩのＴＩＭＥＤ−ＴＯＫＥＮ機能と同一である。
その主なる相違は、この統合機構がリングの空間再使用
特性に影響を与えず、その上，非同期トラヒックのラウ
ンドロビン方式によるノードへの平等アクセスを維持す
る点である（この最後の特性はＦＤＤＩでは保証されて
いない）。
【００４０】次の原理により統合が達成される。
【００４１】１．同期トラヒックはソフトウェアによる
幾つかの呼セットアッププロトコルにより予約される。
【００４２】２．各ノードの出力バッファは同期および
非同期トラヒック用に２つの待ち行列（ＡＳＹＮＣ−Ｑ
ＵＥＵＥおよびＳＹＮＣ−ＱＵＥＵＥ）を有する。予約
済みのトラヒックは全て同期用待ち行列にバッファリン
グされる。
【００４３】３．リングにアクセスするため、同期トラ
ヒックの優先度は非同期トラヒックより常に高い。
【００４４】４．リングがアイドルである（挿入バッフ
ァが空であるか、あるいは空スロットである）場合はい
つでも、ノードは非同期トラヒックの状態に関わらず、
同期トラヒックを送信することができる。例えば、ＳＡ
Ｔ信号を保持しているノードは、満たされて（ｓａｔｉ
ｓｆｉｅｄ）いないので、まず、同期トラヒックを送信
し、ついで、非同期クォータを送信し、かつ、ＳＡＴを
解放する。
【００４５】この最後の特性は非常に重要である。この
最後の特性とは、基本的には、同期トラヒックはシステ
ムに制御信号がない場合でさえ送信されるということで
ある。すなわち、リングに故障が生じても、同期トラヒ
ックは停止されない。その結果、制御信号が紛失された
場合は、回復プロセスの間、非同期トラヒックのみが停
止される。
【００４６】分散予約と同期アクセス 分散予約はリング上に同期トラヒックを転送するための
バンド幅を保証する機構である。予約およびコネクショ
ンセットアップ機構にたいして、次のことを仮定する。
【００４７】１．ＴC −同期データ転送の周期的な時間
サイクルである。
【００４８】２．ＢＷ−データ転送レート（ｂｉｔ ｐ
ｅｒ ｓｅｃｏｎｄ；ｂｐｓ）である。
【００４９】３．ｐ−基本データ単位（ｂｉｔ）。スロ
ットモードでは、ビット期間におけるスロット期間であ
る。各データパケットのサイズはｄｐビットである。た
だし、ｄ≧ｌである。
【００５０】４．ｃ−全ての時間サイクルで各直列リン
ク上に送信することができるデータ単位の数である。た
だし、ｃ＝（ＴC ＢＷ／ｐ）である。
【００５１】５．ρ−同期トラヒックの最大フラクショ
ンである（０≦ρ＜１）。
【００５２】ノードが実時間送信に対してバンド幅を予
約しようとすると、ノードは次のようなプロトコルをパ
フォームする。
【００５３】ノードにより実行されるセットアッププロ
トコル： １．ノードが、１つの周期的な時間サイクルで、データ
単位を幾つ必要とするかを計算する。
【００５４】ｌ＝必要とするデータ単位の数 とする。
【００５５】２．経路または送信方向を計算する。経路
は予約パスを判定する。
【００５６】３．ｌデータ単位に対する予約要求を、経
路指定されたパス上の全てのノードに送信する。このこ
とにより予約部が加速され、衝突の確率が軽減される。
【００５７】４．肯定の場合は、受信確認はポップ−バ
イ−ホップ（ｈｏｐ ｂｙ ｈｏｐ）で、宛先から、予
約パス上の全てのノードを介して流れ、このパスは有効
になる。否定の場合は、ｌデータ単位の解放要求をこの
予約パス上の全てのノードに送信する。
【００５８】各ノードは変数ＲＥＳＥＲＶＥを維持す
る。ＲＥＳＥＲＶＥはデータ単位が幾つ予約されたかを
示す。常に、ＲＥＳＥＲＶＥはρｃ未満である。
【００５９】・ノードがｌデータ単位の予約要求を受信
し、かつ、ＲＥＳＥＲＶＥ＋ｌ＜ρｃである場合は、Ｒ
ＥＳＥＲＶＥ＝ＲＥＳＥＲＶＥ＋ｌとし、かつ、肯定応
答を戻す。そうでない場合は、ＲＥＳＥＲＶＥ＝ＲＥＳ
ＥＲＶＥ＋ｌとし、かつ、否定応答を戻す。
【００６０】・ノードがｌデータ単位の解放要求を受信
すると、ＲＥＳＥＲＶＥ＝ＲＥＳＥＲＶＥ−ｌとする。
【００６１】セットアップが正常に完了した後、予約済
みの同期トラヒックは非同期トラヒックの前に送信され
る。予約済みの同期トラヒックはリンクがビジーである
場合にのみ、待ち行列に入れられることになる。同期ト
ラヒックはＳＹＮＣ−ＱＵＥＵＥにバッファリングさ
れ、非同期トラヒックはＡＳＹＮＣ−ＱＵＥＵＥにバッ
ファリングされる。
【００６２】ＡＳＹＮＣ−ＥＮ統合プロトコル ＡＳＹＮＣ−ＥＮ（非同期可能）制御信号が用いられ、
各リングインタフェースへの非同期トラヒックアクセス
を可能または不可能にする（各方向は別々の同一の機構
を有する）。
【００６３】通常の条件では、ＡＳＹＮＣ−ＥＮはリン
グを自由に周回する。すなわち、各ノードはＡＳＹＮＣ
−ＥＮを受信した後、直ちに、ＡＳＹＮＣ−ＥＮを転送
する。その結果、そのメッセージの周回時間はほぼリン
グ周りの伝播遅延時間ＴRINGである。パラメタＴmin は
ＡＳＹＮＣ−ＥＮがリングをｋ回だけ自由に周回する時
間に等しいと規定する（Ｔmin ＝ｋＴRING）。ここで、
ｋ≧０であり、よって、Ｔmin ≧０である。
【００６４】ＡＳＹＮＣ−ＥＮ制御信号は３つの異なる
属性を有する。すなわち、図１１，１２，１３に示すよ
うに、ＧＲＥＥＮ（ＧＲ），ＹＥＬＬＯＷ（ＹＬ），Ｒ
ＥＤ（ＲＤ）である。また、ＡＳＹＮＣ−ＥＮ（Ｇ
Ｒ），ＡＳＹＮＣ−ＥＮ（ＹＬ），およびＡＳＹＮＣ−
ＥＮ（ＲＤ）は、３つの異なる制御信号と考えることが
できる。
【００６５】統合プロトコルの基本的な原理とは、必要
な場合、非同期トラヒックを時々停止することである。
可能な停止条件が幾つかある。第１の条件は制御信号の
ステータスであり、残りの２つの条件は同期トラヒック
に関するノードのステータスである。すなわち、 １．制御信号、ＡＳＹＮＣ−ＥＮ、ステータス：Ｔmin
が経過した後で、かつ、送信すべき同期パケットのバッ
クログをノードが幾つか有する。図１１に示すように、
各ノードはＡＳＹＮＣ−ＥＮのリング周回をｋ回カウン
トすることにより、この期間を判定することができる。
【００６６】２．一時的な局所条件：ノードの１つのＳ
ＹＮＣ−ＱＵＥＵＥにある同期パケットは、図１２に示
すように、幾つかの予め規定した時間しきい値Ｔｈｒｅ
ｓを超える時間に対してバックログされる。
【００６７】３．空間局所バッファ条件：ＳＹＮＣ−Ｑ
ＵＥＵＥは、図１３に示すように、幾つかの予め規定し
た記憶空間しきい値の上部では一杯になっている。
【００６８】ＡＳＹＮＣ−ＥＮ状態規定（制御信号規
定） １．ＡＳＹＮＣ−ＥＮ（ＧＲ）またはＧｒｅｅｎ：２つ
のクラスのトラヒック、すなわち同期および非同期トラ
ヒックに対するアクセスが可能になる。非同期トラヒッ
クは米国特許４，９２６，４１８号に記載されたＳＡＴ
平等アクセスプロトコルに従う。ここに米国特許４，９
２６，４１８号の番号を付して実施例の一部とする。制
御信号ＡＳＹＮＣ−ＥＮ（ＧＲ）は、上述したプレコン
ディションの１つが真になるまでリングを自由に周回
し、よって、ノードはその状態をＡＳＹＮＣ−ＥＮ（Ｙ
Ｌ）に変えることができる。これは制御信号状態すなわ
ち属性をＧＲＥＥＮからＹＥＬＬＯＷに遷移することで
ある。また、この遷移すなわち変化はある制御信号から
ある制御信号への変化として扱うことができる。
【００６９】２．ＡＳＹＮＣ−ＥＮ（ＹＬ）またはＹｅ
ｌｌｏｗ：この状態では、その信号は１回のリング自由
周回を完了する。ノードはＡＳＹＮＣ−ＥＮ（ＹＬ）を
見ると、非同期パケットを新たにリング上に送信するこ
とはできない。ＹＥＬＬＯＷ信号はその基点ノードに到
達するまで無条件で送信され、その状態がＲＥＤに変化
される。その遷移すなわち変化は制御信号のある制御信
号からある制御信号への変化として扱われる。
【００７０】３．ＡＳＹＮＣ−ＥＤ（ＲＤ）またはＲｅ
ｄ：ＲＥＤ状態での信号はリングを１回だけ周回され
る。
【００７１】その実時間トラヒックがＳＡＴｉｓｆｉｅ
ｄされた場合、すなわち、幾つかの予め規定された時間
しきい値を超える値に対して、ＳＹＮＣ−ＱＵＥＵＥの
同期すなわち実時間トラヒックが、全て、その待ち行列
に存在しない場合（一時的条件）、ノードはＡＳＹＮＣ
−ＥＤ（ＲＤ）信号をその上流隣接ノードに転送する。
【００７２】幾つかのノードにおける同期トラヒックに
対する別の可能なＳＡＴｉｓｆｉｅｄされた条件は、そ
のＡＳＹＮＣ−ＥＤが空間しきい値の上部を一杯にしな
いことである（空間的条件）。
【００７３】ＲＥＤが基点ノードに戻ると、ＲＥＤはそ
の状態がＧＲＥＥＮ（ＡＳＹＮＣ−ＥＤ（ＧＲ））に変
えられることになる。この遷移すなわち変化は制御信号
のある状態からある状態への変化として扱われる。
【００７４】例：時間しきい値との同期統合 次に記載のものは上記プロトコルの変形である。
【００７５】予め規定された時間しきい値を超える時間
の間、同期トラヒックが同期送信待ち行列（ＡＳＹＮＣ
−ＱＵＥＵＥ）に待機している場合、同期トラヒックは
幾つかのノードにバックログされていると考えられる。
この時間しきい値はリング上でのラウンドトリップ遅延
時間を単位として測定される。
【００７６】・ＡＳＹＮＣ−ＥＤ（ＧＲ）は少なくとも
ｋ（ｋ≧０）回の周回が完了した後で、かつ、Ｔｈｒｅ
ｓ時間ステップを超える時間ステップの間待機している
同期パケットを、ノードが有する場合、このノードは制
御信号属性をＡＳＹＮＣ−ＥＤ（ＧＲ）からＡＳＹＮＣ
−ＥＤ（ＹＬ）に変えることができる。この変化はある
制御信号からある制御信号への変化として二者択一的に
表現することができる。
【００７７】・ＡＳＹＮＣ−ＥＤ（ＲＤ）がノードによ
り受信されると、そのノードは、Ｔｈｒｅｓ時間ステッ
プを超える待機時間を有する同期データが全て送信され
るまで、ＡＳＹＮＣ−ＥＤ（ＲＤ）を保持し、ついで、
ノードはＡＳＹＮＣ−ＥＤ（ＲＤ）信号を上流の隣接ノ
ードに転送することになる。
【００７８】図１４はＩＢＭ ＰＳ／２ホストと全２重
リングとの間の全２重リンクインタフェース１１の略図
を示す。ノードがバッファ挿入プロトコルに従ってどの
ようにパケットを送信するかは図２を説明する際に既に
説明した。ここでは、種々の平等アクセス機構がどのよ
うに全２重リンクインタフェースに埋め込まれるかを示
す。
【００７９】平等アクセスおよび統合アルゴリズムは、
送信機有限状態マシン（ＴＲＮＳＦＳＭ）１２２により
パフォームされる。各ＴＲＡＮＳ ＦＳＭ１２２はリン
グの１つの方向でパケット送信を制御する。ＴＲＡＮＳ
ＦＳＭはＳＥＮＤ ＰＡＣＫＥＴ信号を直列送信機
（ＳＥＲＩＡＬ ＴＲＮＳ）１２１に代入し、ついで、
１つのパケットが送信される。ＴＲＮＳ ＦＳＭは制御
される方向から３つのステータス線を受信する。
【００８０】１．ＩＢ ＥＭＰＴＹ−挿入バッファが空
である。挿入バッファ２２の状態を示す。
【００８１】２．ＯＰＢ ＥＭＰＴＹ−出力バッファ空
信号。出力バッファ２５のステータスを示す。出力バッ
ファ２５は２つの待ち行列、すなわち、ＡＳＹＮＣ−Ｑ
ＵＥＵＥとＳＹＮＣ−ＱＵＥＵＥにより構成されてい
る。
【００８２】さらに、ＴＲＮＳ ＦＳＭは幾つかの制御
信号、すなわち、ＲＥＣＥＩＶＥＣＯＮＴＲＯＬ ＳＩ
ＧＮＡＬＳを受信機（ＳＥＲＩＡＬ ＲＥＳＣ）２１か
ら受信し、１つの制御信号はＳＡＴに対し、３つの制御
信号は３つの種別のＡＳＹＮＣ−ＥＮ制御信号に対する
ものである。各制御信号は、ＳＡＴまたはＡＳＹＮＣ−
ＥＮのいずれかが反対方向で受信されることをＴＲＮＳ
ＦＳＭに示す。ＴＲＮＳ ＦＳＭが特定の制御信号に
対して満たされた状態である場合、ＴＲＮＳＦＳＭはＳ
ＥＮＤ ＣＯＮＴＲＯＬ ＳＩＧＮＡＬＳを反対方向の
直列エンコーダ１２１に代入し、そして、直列エンコー
ダ１２１は適正な制御信号を上流に転送することにな
る。送信機有限状態マシン１２２が特定の制御信号に対
して満たされない状態である場合、送信機有限状態マシ
ン１２２が対応する満たされた状態を入力するまで、直
列エンコーダ１２１はこの特定の制御信号を保持する。
そして、送信機有限状態マシン１２２はＳＥＮＤ ＣＯ
ＮＴＲＯＬ ＳＩＧＮＡＬＳの１つを反対方向の直列送
信機１２１に代入し、そして、直列エンコーダ１２１に
代入し、この特定の制御信号を上流に転送することにな
る。
【００８３】送信機有限状態マシン１２２が満たされな
い状態であり、かつ、挿入バッファおよび出力バッファ
がともに空でない場合、ＳＥＮＤ ＰＡＣＫＥＴ信号が
代入される。パケットが送信された後、送信機有限状態
マシン１２２はそれ自身が満たされているか否かを検査
する。
【００８４】受信機２１は入力パケットの宛先を識別す
る。そのパケットの宛先がこのノードの場合、そのパケ
ットはＷＲＩＴＥ ＩＰＢ信号を用いて入力バッファ
（ＩＰＢ）２４に書き込まれる。このパケットの宛先が
このノードでない場合は、そのパケットはＷＲＩＴＥ
ＩＢ信号を用いて挿入バッファ（ＩＢ）２２に書き込ま
れる。
【００８５】直列エンコーダ１２１はＲＥＡＤ ＩＢ信
号を用いて挿入バッファ２２からデータを読み取ること
ができ、ＲＥＡＤ ＯＰＢ信号を用いて出力バッファ２
５からデータを読み取ることができる。
【００８６】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、利用可能なバンド幅を効率
的に利用して，リングネットワーク上の２つのクラスの
トラヒックに対して動的な機構を提供することができ
る。
【図面の簡単な説明】
【図１】本発明に係る全２重通信リングを示す略図であ
る。
【図２】リング上のノードのバッファインサーションイ
ンタフェースを示す略図である。
【図３】ノードを長時間停止させることができる並行ノ
ード送信法を示す略図である。
【図４】全２重通信リング上で制御メッセージおよびデ
ータを反対方向に送信する送信法を示す略図である。
【図５】全２重通信リング上で制御メッセージおよびデ
ータを反対方向に送信する送信法を示す略図である。
【図６】パケットを示す略図である。
【図７】パケットの中に入れて送信される制御信号また
はメッセージ（例えば、ＳＡＴまたはＡＳＹＮＣ−Ｅ
Ｎ）を示す図である。
【図８】直列通信チャネルを示すとともに、並列直列変
換器および直並列変換器を示す略図である。
【図９】ノードに対し送信許可されるパケットの第１対
応最大個数が１である通信リング上で、制御信号がどの
ようにしてパケットを非同期送信するかを示すフローチ
ャートである。
【図１０】リングへの非同期送信を規定する制御信号Ｓ
ＡＴの受信に、ノードがどのように応答するかを示すフ
ローチャートである。ノードは、パケットの第２対応数
が送信された場合、制御信号を転送する。
【図１１】３つの異なる状態、ＧＲＥＥＮ，ＹＥＬＬＯ
Ｗ，ＲＥＤを有する制御信号ＡＳＹＮＣ−ＥＮの３つの
状態を示す状態図である。
【図１２】３つの異なる状態、ＧＲＥＥＮ，ＹＥＬＬＯ
Ｗ，ＲＥＤを有する制御信号ＡＳＹＮＣ−ＥＮの３つの
状態を示す状態図である。
【図１３】３つの異なる状態、ＧＲＥＥＮ，ＹＥＬＬＯ
Ｗ，ＲＥＤを有する制御信号ＡＳＹＮＣ−ＥＮの３つの
状態を示す状態図である。
【図１４】本発明のノードに対する全２重リンクインタ
フェース１１を詳細に示す略図である。
【符号の説明】
１０ ノード １１ 全２重リンクインタフェース １２ ホストインタフェース １３，１４ 単一方向リンク ２１ 受信機 ２２ 挿入バッファ ２３ 送信機 ２４ 入力バッファ ２５ 出力バッファ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 リングネットワーク上に第２クラスのト
    ラヒックとともに送信される第１クラスのトラヒックの
    送信を制御する方法において、 （ａ）第１制御信号を前記リング上に送信し、前記第１
    制御信号は、前記ネットワークに関する現行のプロトコ
    ルが許す場合、前記第１および第２クラスのトラヒック
    を前記ネットワーク上に送信することができることを示
    すステップ、 （ｂ）予め規定した条件が存在した後、送信される前記
    第２クラスのトラヒックのバックログを有する前記ネッ
    トワークの第１ステーションに、前記第１制御信号が到
    達した場合、前記第１制御信号を第２制御信号に変え、
    前記予め規定した条件が前記リング上のパケットのステ
    ータスまたは前記第１制御信号のステータスのいずれか
    に関係しているステップ、 （ｃ）前記第２制御信号がステップ（ｂ）のようにして
    生成された場合、前記第２制御信号を前記第１ステーシ
    ョンから送信して前記ネットワークを周回させ、前記第
    ２制御信号は前記第２制御信号を受信する各ステーショ
    ンに対して各ステーションは前記第１クラスのトラヒッ
    クを前記リングに送信することができないことを示すス
    テップを備えたことを特徴とする方法。
  2. 【請求項２】 前記第１クラスのトラヒックは非同期デ
    ータであることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記第２クラスのトラヒックは同期デー
    タであることを特徴とする請求項１に記載の方法。
  4. 【請求項４】 前記現行のプロトコルは、前記第１クラ
    スまたは前記第２クラスのいずれかのトラヒックが前記
    ステーションの挿入バッファに格納されている場合、前
    記第１クラスおよび第２クラスのトラヒックは前記ネッ
    トワークのステーションから前記リングネットワークに
    送信されないことを規定することを特徴とする請求項１
    に記載の方法。
  5. 【請求項５】 リングネットワーク上に第２クラスのト
    ラヒックとともに送信される第１クラスのトラヒックの
    送信を制御する方法において、 （ａ）第１制御信号を前記リング上に送信し、前記第１
    制御信号は、前記ネットワークに関する現行のプロトコ
    ルが許す場合、前記第１および第２クラスのトラヒック
    を前記ネットワークの上に送信することができることを
    示すステップ、 （ｂ）前記第１制御信号が送信され前記ネットワークを
    少なくとも１回だけ周回した後、送信される前記第２ク
    ラスのトラヒックのバックログを有する前記ネットワー
    クの第１ステーションに、前記第１制御信号が到達した
    場合、前記第１制御信号を第２制御信号に変えるステッ
    プ、 （ｃ）前記第２制御信号がステップ（ｂ）のようにして
    生成された場合、前記第２制御信号を前記第１ステーシ
    ョンから送信して前記ネットワークを周回させ、前記第
    ２制御信号は、前記第２制御信号を受信する各ステーシ
    ョンに対して、各ステーションは前記第１クラスのトラ
    ヒックを前記リングに送信することができないことを示
    すステップを備えたことを特徴とする請求項１に記載の
    方法。
  6. 【請求項６】 リングネットワーク上に第２クラスのト
    ラヒックとともに送信される第１クラスのトラヒックの
    送信を制御する方法において、 （ａ）第１制御信号を前記リング上に送信し、前記第１
    制御信号は、前記ネットワークに関する現行のプロトコ
    ルが許す場合、前記第１および第２クラスのトラヒック
    が前記ネットワークの上に送信されることを示すステッ
    プ、 （ｂ）予め規定した条件が存在した後、送信される前記
    第２クラスのトラヒックのバックログを有する前記ネッ
    トワークの第１ステーションに、前記第１制御信号が到
    達した場合、前記第１制御信号を第２制御信号に変え、
    前記予め規定した条件は前記リング上のパケットのステ
    ータスまたは前記第１制御信号のステータスのいずれか
    に関係しているステップ、 （ｃ）前記第２制御信号がステップ（ｂ）のようにして
    生成された場合、前記第２制御信号を前記第１ステーシ
    ョンから送信して前記ネットワークに周回させ、前記第
    ２制御信号は、前記第２制御信号を受信する各ステーシ
    ョンに対して、各ステーションは前記第１クラスのトラ
    ヒックを前記ネットワーク上に送信することができない
    ことを示すステップ、 （ｄ）前記第２制御信号がステップ（ｃ）のように前記
    ネットワーク上を周回された後、前記第１ステーション
    に到達したとき、前記第２制御信号を第３制御信号に変
    えるステップと、 （ｅ）前記第３制御信号を前記第１ステーションから送
    信して前記ネットワークを周回させ、前記第３制御信号
    は、前記各ステーションが前記第２クラスのトラヒック
    のバックログを全て送信するまで、前記第３制御信号を
    受信する前記各ステーションにより保持されているステ
    ップ、 （ｆ）前記第３制御信号が前記ステップ（ｅ）のように
    前記ネットワークを周回された後で、かつ、前記第２ク
    ラスのトラヒックのバックログがある場合に、そのバッ
    クログを、前記第１ステーションが送信した後に、前記
    第３制御信号が前記第１ステーションに到達したとき、
    前記第３制御信号を前記第１制御信号に変えるステッ
    プ、 （ｇ）前記ステップ（ａ）ないし（ｆ）を繰り返すステ
    ップを備えたことを特徴とする方法。
  7. 【請求項７】 リングネットワーク上に第２クラスのト
    ラヒックとともに送信される第１クラスのトラヒックの
    送信を制御する方法において、 （ａ）第１制御信号を前記ネットワーク上を周回させ、
    前記第１制御信号は、前記ネットワークに関する現行の
    プロトコルが許す場合、前記第１および第２クラスのト
    ラヒックが前記ネットワーク上に送信されることを示す
    ステップ、 （ｂ）前記第１制御信号を前記ネットワーク上に少なく
    とも１回だけ周回させた後、送信される前記第２クラス
    のトラヒックのバックログを有する前記リングの第１ス
    テーションに、前記第１制御信号が到達した場合、前記
    第１制御信号を第２制御信号に変えるステップ、 （ｃ）前記第２制御信号が前記ステップ（ｂ）のように
    して生成された場合、前記第２制御信号を前記第１ステ
    ーションから送信して前記ネットワーク上を周回させ、
    前記第２制御信号は、前記第２制御信号を受信する各ス
    テーションに対して、前記各ステーションは前記第１ク
    ラスのトラヒックを前記ネットワーク上に送信すること
    ができないことを示すステップ、 （ｄ）前記第２制御信号が前記ステップ（ｂ）のように
    前記ネットワーク上を周回された後、前記第１ステーシ
    ョンに到達したとき、前記第２制御信号を第３制御信号
    に変えるステップと、 （ｅ）前記第３制御信号を前記第１ステーションから送
    信して前記ネットワーク上を周回させ、前記各ステーシ
    ョンが前記第２クラスのトラヒックのバックログを全て
    送信するまで、前記第３制御信号を受信する前記各ステ
    ーションにより保持されているステップ、 （ｆ）前記第３制御信号が前記ステップ（ｅ）のように
    前記ネットワークに周回された後で、かつ、前記第２ク
    ラスのトラヒックのバックログがある場合に、そのバッ
    クログを、前記第１ステーションが送信した後に、前記
    第３制御信号が前記第１ステーションに到達したとき、
    前記第３制御信号を前記第１制御信号に変えるステップ
    と、 （ｇ）前記ステップ（ａ）ないし（ｆ）を繰り返すステ
    ップを備えたことを特徴とする方法。
  8. 【請求項８】 リングネットワーク上に第２クラスのト
    ラヒックとともに送信される第１クラスのトラヒックの
    送信を制御する装置において、 （ａ）第１制御信号を前記ネットワーク上に送信し、前
    記第１制御信号は、前記ネットワークに関する現行のプ
    ロトコルが許す場合、前記第１および第２クラスのトラ
    ヒックが前記ネットワーク上に送信されることを示す手
    段、 （ｂ）予め規定した条件が存在した後、送信される前記
    第２クラスのトラヒックのバックログを有する前記リン
    グの第１ステーションに、前記第１制御信号が到達した
    場合、前記第１制御信号を第２制御信号に変え、前記予
    め規定した条件は前記リング上のパケットのステータス
    または前記第１制御信号のステータスのいずれかに関係
    している手段、 （ｃ）前記第２制御信号が前記手段（ｂ）により生成さ
    れた場合、前記第２制御信号を前記第１ステーションか
    ら送信して前記ネットワーク上を周回させ、前記第２制
    御信号は、前記第２制御信号を受信する各ステーション
    に対して、前記各ステーションは前記第１クラスのトラ
    ヒックを前記リングに送信することができないことを示
    す手段を備えたことを特徴とする装置。
  9. 【請求項９】 リングネットワーク上に第２クラスのト
    ラヒックとともに送信される第１クラスのトラヒックの
    送信を制御する装置において、 （ａ）第１制御信号を前記リング上に周回させ、前記第
    １制御信号は、前記ネットワークに関する現行のプロト
    コルが許す場合、前記第１および第２クラスのトラヒッ
    クが前記ネットワーク上に送信されることを示す手段、 （ｂ）予め規定した条件が存在した後、送信される前記
    第２クラスのトラヒックのバックログを有する前記ネッ
    トワークの第１ステーションに、前記第１制御信号が到
    達した場合、前記第１制御信号を第２制御信号に変え、
    前記予め規定した条件は前記リング上のパケットのステ
    ータスまたは前記第１制御信号のステータスのいずれか
    に関係している手段、 （ｃ）前記第２制御信号が前記手段（ｂ）により生成さ
    れた場合、前記第２制御信号を前記第１ステーションか
    ら送信して前記ネットワークを周回させ、前記第２制御
    信号は、前記第２制御信号を受信する各ステーションに
    対して、各ステーションは前記第１クラスのトラヒック
    を前記リングに送信することができないことを示す手段
    を備えたことを特徴とする装置。
  10. 【請求項１０】 リングネットワーク上に第２クラスの
    トラヒックとともに送信される第１クラスのトラヒック
    の送信を制御する方法において、 （ａ）第１制御信号を前記ネットワーク上に周回させ、
    前記第１制御信号は、前記ネットワークに関する現行の
    プロトコルが許す場合、前記第１および第２クラスのト
    ラヒックを前記ネットワークの上に送信することができ
    ることを示す手段、 （ｂ）予め規定した条件が存在した後、送信される前記
    第２クラスのトラヒックのバックログを有する前記リン
    グの第１ステーションに、前記第１制御信号が到達した
    場合、前記第１制御信号を第２制御信号に変え、前記予
    め規定した条件は前記リング上のパケットのステータス
    または前記第１制御信号のステータスのいずれかに関係
    している手段、 （ｃ）前記第２制御信号が前記手段（ｂ）により生成さ
    れた場合、前記第２制御信号を前記第１ステーションか
    ら送信して前記ネットワーク上を周回させ、前記第２制
    御信号は前記第２制御信号を受信する各ステーションに
    対して、各ステーションは前記第１クラスのトラヒック
    を前記リングに送信することができないことを示す手
    段、 （ｄ）前記第２制御信号が前記手段（ｃ）により前記ネ
    ットワーク上を周回された後、前記第１ステーションに
    到達したとき、前記第２制御信号を第３制御信号に変え
    る手段、 （ｅ）前記第３制御信号を前記第１ステーションから送
    信して前記ネットワーク上を周回させ、前記第３制御信
    号は、前記各ステーションが前記第２クラスのトラヒッ
    クのバックログを全て送信するまで、前記第３制御信号
    を受信する前記各ステーションにより保持されている手
    段、 （ｆ）前記第３制御信号が前記手段（ｅ）により前記ネ
    ットワークを周回された後で、かつ、前記第２クラスの
    トラヒックのバックログがある場合に、そのバックログ
    を、前記第１ステーションが送信した後に、前記第３制
    御信号が前記第１ステーションに到達したとき、前記第
    ３制御信号を前記第１制御信号に変える手段、 （ｇ）前記手段（ａ）ないし（ｆ）を繰り返し制御する
    手段を備えたことを特徴とする装置。
JP4237461A 1991-10-04 1992-09-04 ２つのクラスのトラヒックの送信制御方法および装置 Expired - Lifetime JPH0683235B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US771692 1991-10-04
US07/771,692 US5245605A (en) 1991-10-04 1991-10-04 Integration of synchronous and asynchronous traffic on rings

Publications (2)

Publication Number Publication Date
JPH05219081A JPH05219081A (ja) 1993-08-27
JPH0683235B2 true JPH0683235B2 (ja) 1994-10-19

Family

ID=25092666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4237461A Expired - Lifetime JPH0683235B2 (ja) 1991-10-04 1992-09-04 ２つのクラスのトラヒックの送信制御方法および装置

Country Status (4)

Country Link
US (1) US5245605A (ja)
EP (1) EP0535428B1 (ja)
JP (1) JPH0683235B2 (ja)
DE (1) DE69223482T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418785A (en) * 1992-06-04 1995-05-23 Gte Laboratories Incorporated Multiple-channel token ring network with single optical fiber utilizing subcarrier multiplexing with a dedicated control channel
CA2095755C (en) * 1992-08-17 1999-01-26 Mark J. Baugher Network priority management
US5383186A (en) * 1993-05-04 1995-01-17 The Regents Of The University Of Michigan Apparatus and method for synchronous traffic bandwidth on a token ring network
JP2656741B2 (ja) * 1994-01-31 1997-09-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報管理方法及びブリッジノード
US5446737A (en) * 1994-02-07 1995-08-29 International Business Machines Corporation Method and apparatus for dynamically allocating shared resource access quota
KR960015601B1 (ko) * 1994-02-08 1996-11-18 조백제 버퍼를 갖는 링 통신망 노드 장치 및 그 제어 방법
US5613073A (en) * 1994-07-25 1997-03-18 International Business Machines Corporation Apparatus and method for a buffer reservation system
US5450411A (en) * 1994-09-02 1995-09-12 At&T Global Information Solutions Company Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
KR0157248B1 (ko) * 1994-12-31 1998-11-16 이계철 분산 사이클 리셋 프로토콜을 이용한 매체접속 제어방법
US5604742A (en) * 1995-05-31 1997-02-18 International Business Machines Corporation Communications system and method for efficient management of bandwidth in a FDDI station
US5991831A (en) * 1995-07-17 1999-11-23 Lee; David D. High speed serial communications link for desktop computer peripherals
US6046994A (en) * 1997-01-16 2000-04-04 Rockwell International Corp. Modular switching system
US5901148A (en) * 1997-03-06 1999-05-04 Lockheed Martin Corporation Ring domains for bandwidth sharing
US6108346A (en) * 1998-08-27 2000-08-22 Xiox Corporation Combined synchronous and asynchronous message transmission
US7103063B2 (en) * 2000-08-24 2006-09-05 Tellabs Reston, Inc. Apparatus and method for facilitating data packet transportation
JP3761170B2 (ja) * 2002-11-07 2006-03-29 本田技研工業株式会社 ネットワーク接続形態及びデータ送受信装置
US20060041715A1 (en) * 2004-05-28 2006-02-23 Chrysos George Z Multiprocessor chip having bidirectional ring interconnect
JP5354427B2 (ja) 2006-06-28 2013-11-27 アクロニクス セミコンダクター コーポレイション 集積回路のための再構成可能論理ファブリックおよび再構成可能論理ファブリックを構成するためのシステムおよび方法
US7792137B2 (en) * 2006-07-05 2010-09-07 Abidanet, Llc Self-organized and self-managed ad hoc communications network
US7900078B1 (en) * 2009-09-14 2011-03-01 Achronix Semiconductor Corporation Asynchronous conversion circuitry apparatus, systems, and methods
FR2978315B1 (fr) * 2011-07-20 2013-09-13 Thales Sa Reseau de transmission d'informations et noeud de reseau correspondant
FR2983018B1 (fr) * 2011-11-22 2014-01-10 Thales Sa Reseau de transmission d'informations et noueud de reseau programmable
FR2983017B1 (fr) * 2011-11-22 2014-01-10 Thales Sa Reseau de transmission d'informations et noueud correspondant de reseau
JP2022083142A (ja) * 2020-11-24 2022-06-03 オムロン株式会社 制御装置、通信制御方法、および制御プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538147A (en) * 1982-03-05 1985-08-27 Burroughs Corp. Bandwidth allocation in a token controlled loop communications network
US4979167A (en) * 1988-12-02 1990-12-18 Advanced Micro Devices, Inc. Methods and apparatus for performing restricted token operations on an FDDI network
US4926418A (en) * 1989-04-11 1990-05-15 International Business Machines Corporation Fairness algorithm for full-duplex buffer insertion ring
JP2535615B2 (ja) * 1989-08-14 1996-09-18 株式会社東芝 デ―タ同期伝送方式

Also Published As

Publication number Publication date
US5245605A (en) 1993-09-14
DE69223482T2 (de) 1998-07-02
DE69223482D1 (de) 1998-01-22
JPH05219081A (ja) 1993-08-27
EP0535428A1 (en) 1993-04-07
EP0535428B1 (en) 1997-12-10

Similar Documents

Publication Publication Date Title
JPH0683235B2 (ja) ２つのクラスのトラヒックの送信制御方法および装置
US4926418A (en) Fairness algorithm for full-duplex buffer insertion ring
US6246692B1 (en) Packet switching fabric using the segmented ring with resource reservation control
US5229993A (en) Control of access through local carrier sensing for high data rate networks and control of access of synchronous messages through circulating reservation packets
US6658016B1 (en) Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control
US6330245B1 (en) Hub system with ring arbitration
US5631906A (en) Medium access control protocol for single bus fair access local area network
US4970720A (en) Packet communication exchange including dummy packet transmission
Hahne et al. DQDB networks with and without bandwidth balancing
EP0993152B1 (en) Switching device with multistage queuing scheme
EP1128612A2 (en) Transmission of high-priority, real-time traffic on low-speed communications links
US5144293A (en) Serial link communication system with cascaded switches
EP1987637B1 (en) System and method for transferring data packets through a communication system
JP2592218B2 (ja) Ｆｄｄｉステーション・バイパス装置
US6330248B1 (en) Arrangement for transmitting data packets from a media access controller across multiple physical links
US5383186A (en) Apparatus and method for synchronous traffic bandwidth on a token ring network
US6822968B1 (en) Method and apparatus for accounting for delays caused by logic in a network interface by integrating logic into a media access controller
JP2008124967A (ja) イーサｏａｍスイッチ装置
US5214649A (en) Insert/remove signalling in lan systems
US7792029B2 (en) Network data transmission based on predefined receive times
JP2003152751A (ja) 通信システム、通信端末、サーバ、及びフレーム送出制御プログラム
JP2565743B2 (ja) パケット伝送装置及びパケット伝送システム網
JPS62252238A (ja) スロツトアクセス方式
Martini et al. Performance Analysis of the demand priority LAN
JPH02177640A (ja) リング形ローカルエリアネットワークの媒体アクセスにおける優先制御方式