JPH0683077B2

JPH0683077B2 - たたみ込み符号の復号器

Info

Publication number: JPH0683077B2
Application number: JP5475792A
Authority: JP
Inventors: 正博古谷; 良純江藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-03-13
Filing date: 1992-03-13
Publication date: 1994-10-19
Anticipated expiration: 2009-10-19
Also published as: JPH0575480A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はたたみ込み符号の復号
器、更に詳しく言えば、伝送データの符号誤りを少なく
するため伝送すべきデータ符号をコンボリューショナル
（たたみ込み）符号のような冗長な符号にして伝送して
得られた受信信号を、そのたたみ込み符号の性質と雑音
の統計的性質を利用し過去に逆上して予測される複数の
受信値のうち最も確率の高い復号値を復号値とする復号
器（ビタビ復号器）に関するものである。

【０００２】

【従来の技術】ビタビ復号器は、衛星通信などのように
受信電力が制限され、信号対雑音比が小さい状態で受信
が必要な場合特に威力を発揮し、ビタビ復号器を付けな
い場合に比べて誤り率を２ケタ以上下げることができ
る。また別の見方をすれば、同じ誤り率を達成するため
に必要な電力を３〜４ｄＢ程低くでき、送信電力をその
分低く抑えることができる。

【０００３】ビタビ復号アルゴリズムは、文献１“Erro
r Boundsfor Convolutional Codesand Asymptotically
Optimum Decoding Algorithm”A. J. Viterbi IEEE Tra
ns. on Information Theory IT-13 No.2 pp.260-269 Ap
ril 1967ではじめて紹介された。また、文献２“Viterb
i Decoding for Satellite and Space Communication”
J. A. Heller IEEE Transaction COM-19 No.5 October
1971 pp835〜848にビタビ復号のシミュレーションやハ
ードウェアに関することが記載されている。ビタビ復号
アルゴリズムは、考えられうるすべてのデータ系列と受
信系列を比較し最も確率の高い（最も似ている）データ
系列を選択するのではなく、各受信シンボル毎に、限ら
れた数のデータ系列を選択し以下は選択によりふるい落
されたデータ系列は考慮しないことにより、計算量を極
端に減らすことのできるアルゴリズムである。このよう
にしても性能的にみて、すべてのデータ系列と受信系列
とを比較する場合と同一であることは文献１で証明され
ている。

【０００４】上記たたみ込み符号の復号器の一般的な構
成は受信アナログ信号をディジタル信号に変換するアナ
ログ・ディジタル（Ａ／Ｄ）変換器と、上記Ａ／Ｄ変換
器の出力とたたみ込み符号の規則によって考えられる過
去の状態から現在の状態に遷移するパスに発生する符号
との相関をパス尤度として求める手段と、上記パス尤度
と過去の状態の尤度を加算し、現在の各状態の状態を求
め、現在の複数の状態の状態尤度のうち大きい尤度を
“生残りパス”とする生残パス選択手段と、上記生残り
パスの時系列情報から出力を推定、すなわち復号出力を
得る論理回路から構成される。

【０００５】従来提案されているビタビ復号器（U. S.
P. 3789360 CONVOLUTIONAL DECODE）では構成回路に多
数の回路を必要とする。すなわち状態尤度を求める基本
的な回路を状態の数だけ用意しなければならず、これを
共通の回路で実現し、時分割的に多重化しようとすれば
多くのマルチプレクサおよびデマルチプレクサを必要と
して、回路規模縮小の効果が上らない。又上記論理回路
を多数必要とする。一般に状態数をＮとすれば、論理回
路の規模が状態数Ｎの２倍に増加するという、実際上不
利な欠点を有する。

【０００６】

【発明が解決しようとする課題】ビタビ復号器では各状
態の状態尤度は過去の状態尤度とパス尤度の加算を行う
ため、一定期間、すなわち時系列の複数のパスに亘って
加算を行うと、状態尤度を表すために必要なビット数が
著しく増大する。そのため状態尤度の値を一定範囲にお
さえる正規化という操作をする正規化手段が必要とな
る。

【０００７】従来提案されているビタビ復号器（U. S.
P 4015238 METRIC UPDATER FOR MAXIMUM LIKELIHOOD DE
CODER）では、上記正規化手段は状態尤度がある固定の
しきい値をこえたということをあらわす信号を、状態尤
度とパス尤度の加算・選択用ＲＯＭのアドレスに戻すよ
うに構成されている。これは、しきい値をこえた場合に
ある特定値を状態尤度から減算することにより正規化を
行っていることを意味し、状態尤度を表わす値（４bit
ならば０〜１５）の全範囲を十分利用しているとは言え
ず、誤り率特性の劣化を招く。

【０００８】本発明の主な目的は、復号器の状態尤度の
処理回路のダイナミックレンジを有効に利用し、誤り率
特性の向上を企ることである。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、たたみ込み符号の受信信号とたたみ込み
符号によって発生の可能性を持つ複数の伝送路符号との
相関（パス尤度）を得る第１手段と、たたみ込み符号に
おける複数の状態毎に、その各状態に入る複数のパスに
対応する上記第１手段の出力およびそのパスの発生した
状態の状態尤度を加算し、上記複数のパスに対応する複
数の加算値のうちで最大の値を有する生残りパスを選択
し、選択された生残りパスに対応する加算値をその状態
の状態尤度として一時記憶するとともに、選択した生残
りパスは上記各状態に入る複数のパスのいずれであるか
を示す生残りパス情報を発生する手段と、上記第２手段
からのたたみ込み符号における複数の状態ごとの生残り
パス情報を格納して現在からある時間過去に逆上った上
記受信信号の復号値を推定する手段とを有するたたみ込
み符号の復合器において、上記の生残りパスの選択、生
残りパス情報の発生を行なう手段は、さらに加算値の最
大のものが状態尤度にわりあてたビット数で表現可能な
最大値を越えたときに加算値の全てから可変値を減じて
各加算値を上記最大値以下とし、かつ減じた結果が負と
なるものは値をゼロとし、その結果を各状態の状態尤度
とする正規化手段を含む点を特徴とする。

【００１０】

【作用】上記可変値として、代表的には加算値のうちの
最大のものと、上記表現可能な最大値との差を用いる。
これにより、次時刻の生残りパス選択に用いるために一
時記憶される各状態の状態尤度の最大のものの値が表現
可能な最大値となり、減算の結果が負になる状態尤度を
のぞき状態尤度どうしの大小の差の情報はそのまま保存
される。尤度小のものはパス選択に重要性が低いので、
つまり、正規化にかかわらず、状態尤度のダイナミック
レンジを十分に利用でき、誤りの少ない生残りパス選択
が可能となる。これに代えて加算値のうちの最小の値を
一担上記可変値として採用して減算を行ない、さらに、
もし加算値のうちの最大のものと最小のものとの差Ｄが
上記表現可能な最大値を越えていれば、この差Ｄと表現
可能な最大値との差をさらに各値から減じるようしても
良い。これによれば、状態尤度のうちの最大のものの値
は常に上記表現可能な最大値となるとは限らないが、ほ
ぼこれに近い値となり、上述の代表例と同様に状態尤度
のダイナミックレンジを常に十分に利用することができ
る。

【００１１】

【実施例】まず、本発明の理解を容易にするため、たた
み込み符号の符号化および復号化の原理について図面を
用いて説明する。

【００１２】図１に、たたみ込み符号器と復号器を含む
代表的な通信システムを示す。情報源１から出力された
情報ビット（伝送すべきデータ）列はたたみ込み符号器
１０により冗長度を付加され、伝送路１１に送出され
る。伝送路では雑音２が加わり、符号器１０出力の伝送
シンボル（伝送路符号）ｂとは異なったシンボル（受信
信号）ｃが受信される。

【００１３】図に示すように情報ビット列ａ“０１０
…”が符号器によって“００，１１，１０…”の伝送符
号列ｂに符号化される。受信信号ｃは“０１，１１，０
０…”となる。これは第２番目の“０”が雑音によって
“１”に変った例を示す。復号器１２では、上記誤った
受信信号であるに係らず、以下説明するたたみ込み符号
の性質を利用して、正しく情報源ビット列ａ“０１０
…”を復号し、出力端３に出力する。

【００１４】図２に、ｒ＝１／２（ｒは符号の効率と呼
ばれ、情報ビット長／伝送符号ビット長であらわされ
る）Ｋ（拘束長）＝３（Ｋは符号器シフトレジスタの長
さをあらわす）のたたみ込み符号器の例を示す。情報ビ
ット列ａは３ビットのシフトレジスタ１３に順次入力さ
れる（シフトレジスタの長さ≧拘束長）。モジュロ２加
算器１４はシフトレジスタの第１，第２，第３ビットの
モジュロ２をとり、もう一つのモジュロ２加算器１５は
シフトレジスタの第１，第３のビットのモジュロ２をと
る。シフトレジスタに１ビット入力される毎に、２つの
モジュロ２加算器の出力を切り換え器１６により交互に
伝送路１１に送出する。

【００１５】図３に、図２のたたみ込み符号の状態遷移
図を示す。図中サークルで包む状態（state）２０は、
たたみ込み符号器のシフトレジスタ１３の前２ビットを
表わしている。各状態間の遷移はパスｄで表わされ、実
線のパスは符号器入力ビットが“０”のときの遷移を示
し、破線のパスは符号器入力ビットが“１”のときの遷
移を示す。たとえば状態１１から状態０１に遷移する場
合の符号器入力ビットは“０”である。パスｄには２ビ
ットの伝送路符号（符号器出力）が対応している。すな
わち状態１１から状態０１に遷移する場合、符号器から
“０１”という伝送路符号が出力される。

【００１６】図３に示した状態遷移図の時間推移をより
明確にするため図３を図４のトレリス線図で表す。図に
おいて、右に行く程時間が経過していることを表わして
いる。

【００１７】図４で、時刻０で状態００しかないのは、
初期状態００と仮定しているためである。時刻２以後は
同一パタンがくりかえされている。この同一パタンのく
りかえしの性質を利用し、たたみ込み符号の復号（ビタ
ビ復号）が行われる。次にビタビ復号は具体的にどのよ
うに行われるかを図５，図６を使って説明する。ビタビ
復号においては、まず各状態（００，０１，１０，１
１）にある相関値（状態尤度：state metricと呼ぶ）ｅ
を対応させる。また、受信信号ｃ＝ｒ₁ｒ₁′とパスｐに
対応する伝送路符号との相関をあらわす指標（パス尤度
branch metricと呼ぶ）ｆを各パスに対応させる。今、
時刻ｎにおいて、各状態尤度ｅがすべて０であったと仮
定しよう（この仮定はビタビ復号動作説明の便宜上つけ
たものである。）。時刻ｎからｎ＋１の間にｒ₁ｒ₁′を
受信したとする。この受信信号ｒｒ′に対応するパス尤
度ｆを図５に例示する。次に時刻ｎ＋１では、各状態に
入る２つのパスのうちどちらかを選択する。選択基準
は、各パスの出発点となっている。時刻ｎにおける状態
尤度ｅとパス尤度ｆを加算し、大きい方、すなわち相関
が強い方のパスを選択し、これを生残りパスと呼ぶ。ま
た、加算，選択された尤度を時刻ｎ＋１の時の各状態尤
度とする。具体例で再度説明する。時刻ｎ＋１の状態０
０に注目しよう。この状態には２つのパスｐ−１および
ｐ−２が入っており、第一のパスｐ−１の時刻ｎにおけ
る出発点は状態００であり、第二のパスｐ−２の出発点
は状態０１である。第一のパスｐ−１の場合、状態００
の状態尤度が０、パス尤度ｆが１４であり、合計尤度１
４となる。第二のパスｐ−２の場合、状態０１の状態尤
度が０、パス尤度も０であり、合計尤度０となる。した
がって時刻ｎ＋１において状態００に入る２つのパスの
うち、パスｐ−１を選択しパスｐ−２をすてる。パスｐ
−１を生残りパスとする。また、状態００の時刻ｎ＋１
における状態尤度を１４とする。

【００１８】上記に示した操作を時刻ｎ＋１において各
状態００，０１，１０，１１のすべてにつき行い、各状
態に入力されるパスを１つずつ残し、各状態尤度として
記憶しておく。

【００１９】時刻ｎ＋１とｎ＋２との間にｒ₂ｒ₂′を受
信後、時刻ｎ＋２において、まったく同一動作をくりか
えす。図６に時間ｎ〜ｎ＋４の場合の生残りパスおよび
状態尤度を示す。

【００２０】図６を見るとわかるように、生残りパスの
うち途中でたち切れになっているものもある。時刻ｎ＋
４の各状態から生残りパスｑ（太線で示す）をさかのぼ
っていくと、時刻ｎ＋２で１つに合流しているのがわか
る。それより以前では生残りパスは１つとなっており、
その生残りパスに対応する情報ビット（パスが実線なら
“０”、破線なら“１”）を決定できる。すなわち、ど
のデータ系列が正しいかを決定でき、復号出力を決定で
きる。

【００２１】生残りパス情報ｑの記憶は通常２つの入力
パスのうちどちらを選択したかを各状態毎に格納してお
くことにより行われる。たとえば、図５で言えば、時刻
ｎ＋１で状態００に入る２つのパスｐ−１，ｐ−２のう
ち上の方のパスｐ−１が生残れば“０”、下の方のパス
ｐ−２が生残れば“１”を記憶するといった具合であ
る。このように生残りパス状報を記憶すると、時刻ｎに
おける状態を表わす２ビット（００，０１）のうち、第
２ビット目を格納したことと等価である。状態が符号器
シフトレジスタの前２ビットを表わしていることと考え
あわせると、１時刻前の符号器入力ビットすなわち情報
ビットそのものを格納していることになる。

【００２２】例えば、図６、時刻ｎ＋１における生残り
パス情報ｑは、状態００，０１，１０，１１に対しそれ
ぞれ０，０，１，０となる。

【００２３】このように生残りパス情報を記憶すると、
最終的に復号器出力を決定する際、現在から過去に逆上
って生残りパスをたどっていく必要がある。図６の例で
説明する。現在、時刻ｎ＋４とする。現在まで生残って
いるパスは時刻ｎ＋３では状態００と１０から出発して
いる。時刻ｎ＋３において状態００と１０に到達してい
るパスの時刻ｎ＋２での出発状態を見ると状態０１と１
つになっている。以後、時刻ｎ＋１では状態１０、時刻
ｎでは状態０１という具合に時間を逆上るにしたがい１
本のパスが生残っていくのがわかる。生残りパスが１本
となれば、生残りパスに対応する情報ビットを出力する
ことができる。

【００２４】ここで、図６を見ると、各状態の状態尤度
ｅが時間とともに増加しているのがわかる。これは状態
尤度ｅを記憶するために必要なビット数がこのままでは
無限に必要となってしまうことを意味する。したがって
実際には状態尤度を一定範囲内におさえる正規化という
操作が必要である。

【００２５】従来例（US Patent 4015238）の復号器で
は、状態尤度がある固定のしきい値をこえたということ
をあらわす信号を、状態尤度とパス尤度の加算・選択用
ＲＯＭのアドレスに戻している。これは、しきい値をこ
えた場合にある特定値を状態尤度から減算することによ
り正規化を行っていることを意味し、状態尤度を表わす
値（４bitならば０〜１５）の全範囲を十分利用してい
るとは言えず、誤り率特性の劣化を招く。

【００２６】図７は本発明によるたたみ込み符号の復号
器の一実施例の構成を示す図である。

【００２７】受信信号ｃは入力端子４０に入力され、ア
ナログディジタル変換器４１によりディジタル信号に変
換される。通常このディジタル信号は３ビットで量子化
される。今まで例としてあげてきた、ｒ＝１／２（ｒ：
符号の効率）、Ｋ＝３のたたみ込み符号の場合、時間的
に直列に入る２つの受信信号（例えば図５のｒ₁とｒ₁′
やｒ₂とｒ₂′のように）が得られる毎に復号処理が実行
される。すなわち、２つの受信信号（ｒ₁，ｒ₁′）に対
応した２つの３ビットディジタル信号（合計６ビット）
ｓ−１，ｓ−２を同時に利用することになる。２つのデ
ィジタル信号ｓ−１，ｓ−２はメモリ４３のアドレスと
なる。メモリ４３は受信信号と伝送路符号の相関をあら
わすパルス尤度を記憶するＲＯＭである。したがって、
メモリ４３は上記２つの受信信号ｒ，ｒ′が入力される
毎に各状態に対応してそれぞれ２通りのパス尤度（全体
で８通りのパス尤度）を出力する。

【００２８】メモリ４３の出力であるパス尤度ｆはビッ
ト数低減に伴う性能劣化をなくすため、４ビット（１６
レベル）で表わされ、これがメモリ４６のアドレスとな
る。

【００２９】メモリ４６は、パス尤度ｆと状態尤度ｅと
の加算と、加算された状態尤度のうち大きい方の選択、
生残りパス情報ｇの記憶の３機能を有するＲＯＭであ
る。メモリ４６のアドレスとしては、前述のパス尤度ｆ
の他、１時刻前における２つの状態尤度ｈ−１，ｈ−２
が必要である。なぜならば、現在のある状態尤度ｅを求
めるためには、その状態に入る２つのパスの出発点とな
っている２つの状態尤度ｅとそれぞれのパス尤度ｆが必
要だからである（しかし２つのパス尤度は実際にはお互
い１の補数の関係となっているので、１つのパス尤度の
みメモリ４６のアドレスにつなげばよい）。

【００３０】メモリ４６の出力４７は加算，選択される
ある状態尤度ｆ′を表わし、これは読み出し、書込み可
能メモリ（ＲＡＭ）４９に格納される。メモリ４６のも
う１つの出力は生残りパス情報ｇを表わし、これはＲＡ
Ｍ５０に格納される。

【００３１】メモリ４９に格納されている各状態尤度
は、５ビットで表わされており、これをそのままメモリ
４６のアドレスに戻すとメモリ４６の容量が大きくなり
すぎるし、次の時刻では６ビットで表現する必要性が生
じ、時間がたつにつれ１ビットずつふえていくことにな
る。これを解決するために毎回各状態尤度を４ビットに
制限する（これを正規化と呼ぶ）。これは次のように行
われる。メモリ４９に格納されている各状態尤度（これ
を正規化前状態尤度とよぶ）の中の最大値を見つけ出
す。メモリ４９の出力をメモリ（ＲＯＭ）５１のアドレ
スとする。メモリ５１の他のアドレス５３は以前に求め
られ、フリップフロップ５２に記憶されている状態尤度
の最大値を表わしている。メモリ５１の機能は、２つの
アドレス値を比較し、大きい方を出力することである。
このようにしてメモリ４９に格納されているすべての状
態尤度のうち最大値が求められ５２のフリップフロップ
に記憶される。

【００３２】すべての状態尤度の最大値が求められると
次に５ビットで表わされている各状態尤度を４ビットで
表現することを行う。これは、求められた最大値が１５
（４ビットで表現できる最大値）となるように各状態尤
度から（最大値−１５）という可変値を減じることによ
り実行される。もし、減算の結果ゼロ以下となった場合
は強制的にゼロとする。このようにすると、正規化後の
状態尤度最大値はつねに１５（４ビットで表現できる最
大値）となり、４ビットで表現できる全範囲を十分活用
できる。したがって誤り率劣化を防ぐことができる。

【００３３】実例を示すと、今４つの状態（００，０
１，１０，１１）の正規化前の各状態尤度が２７，１
０，２２，１９だったとする。最大値２７が求められる
と、この状態尤度が１５となるように、すべての状態尤
度から１２（＝２７−１５）が引かれる。しかし、２番
目の状態尤度は１０−１２＝−２となりゼロ以下となる
ので強制的にゼロにする。したがって、正規化メモリ５
４の出力は各状態で１５，０，１０，７となり４ビット
で表現される。このように正規化され、４ビットで表現
された各状態尤度は状態尤度メモリ５５に格納され、次
に受信信号を得た時にメモリ４６のアドレスとして使用
される。

【００３４】図７はビタビ復号器を一基本回路の状態間
多重処理により実現する場合の実施例を示してあるが、
多重処理でなく基本回路を多数並列してならべて処理を
行う場合でも上記の考え方は適用できる。図８は上記最
大値探索メモリ５１及び正規化メモリ５４部を並列に並
べて処理する場合の回路例を示す。図８において、正規
化前の状態尤度４７の最大値を求めるメモリ５１を３ヶ
（一般には状態数−１ヶ）用いて最大値５３を求め、４
ビット正規化メモリ５４を状態数分用意し正規化を行
う。本回路でも、上述しているのと同様の効果がある。

【００３５】状態尤度の正規化（一定範囲内に保つ）手
段として毎回可変値を減ずる方法は他にもいくつかある
が、ここでは、さらにもうひとつを示すにとどめる。以
下にそれを示す。ステップ１：正規化前状態尤度の最大値（ＭＡＸ）と最
小値（ＭＩＮ）を求める。ステップ２：ＭＡＸ−ＭＩＮ＝Ｄを求める。ステップ３：正規化前状態尤度よりＭＩＮいう可変値を
減ずる。ステップ４：Ｄ＜１５の場合には、ステップ３の結果を
正規化後状態尤度とする。Ｄ＞１５の場合には、ステッ
プ３の結果よりさらに（Ｄ−１５）を減じ、負になった
場合は強制的にゼロとし、正規化後状態尤度とする。

【００３６】本方法では、基本的には正規化前状態尤度
の最小値を探索し、それをすべての正規化前状態尤度か
ら減ずることにより正規化を実行している。ただし、こ
の方法だと、正規化前状態尤度の最大値と最小値の差が
１５より大きい場合に、正規化後の状態尤度の最大値が
１５以上となるため、ステップ４に示す補正が必要とな
る。

【００３７】この方法によっても、毎回可変値を減じ正
規化を実行することにより、正規化後の状態尤度にわり
あてられたビット数で表現できる範囲を十分に活用する
ことが可能となっている。

【００３８】図９は上記方法による正規化部の実施例の
構成を示す。正規化前状態尤度メモリ４９の最小値探索
８０と最大値探索５１を行い、最大値，最小値をまず求
める。減算器８３により正規化前態尤度より最小値を減
ずる。一方、最大値と最小値の差８２は減算器８１によ
り求められ、さらに８４（１５という値）との差を減算
器８５により求める。８５の結果の符号ビットが１すな
わち、最大値と最小値の差が１５より小さい場合には、
選択回路８７により、減算器８３の出力を選択する。減
算器８５の結果の符号ビットが“０”、すなわち、最大
値と最小値の差が１５より大きい場合には、減算器８３
の結果からさらに減算器８５の結果を減じる。もし減算
器８６の結果が負になれば、選択回路８７の出力をゼロ
とし、それ以外は、減算器８６の出力を選択回路８７の
出力とする。選択回路８７の出力８８は正規化後の状態
尤度を表わしている。

【００３９】以上、状態尤度の正規化方法の実施例を示
した。

【００４０】再び、図７に戻り、メモリ５０には生残り
パス情報ｇが記憶されている。すなわち、各状態に入る
２つのパスのうち上のパスが生残れば“０”、下のパス
が生残れば“１”が各状態毎に記憶されている。この場
合現在から過去に逆上って生残りパスをたどっていく必
要がある。

【００４１】フリップフロップ５６は、現在から過去に
逆上る各時刻毎に生残りパスを記憶しておくためのもの
である。メモリ５７は、ある時刻において生残りパスが
通過している状態６０とその時刻における各状態の生残
りパス情報５９をアドレスとし、１時刻前に生残りパス
が通過した状態を出力するＲＯＭである。６１は復号器
出力を表わす。生残りパスの各状態通過，不通過を表わ
す信号６０は従来４ビット（状態数分）必要であったも
のを本発明では２ビット（log₂（状態数））としてい
る。これは、前記文献２に示されているように、約５・
Ｋ（Ｋ＝拘束長）時刻逆上ると生残りパスは一本に集約
され、集約されない確率は伝送路で加わる雑音によって
生じる誤り率より十分小さい性質を利用している。これ
は、最初はどの状態からはじめても、時間を５Ｋ逆上れ
ば、いきつく先の状態は同じであることを意味してい
る。言いかえれば、時間を逆上る過程において最初どの
状態からはじめても５Ｋ時刻さかのぼればいつも同一の
状態を通過することになる。このようにすると、時間を
逆上る過程において各時刻において生残りパスはたえず
１本となり、通過する状態はただひとつとなる。したが
って各時刻において、生残りパスがどの状態を通過して
いるかを示す信号があればよい。すなわち、どの状態を
生残りパスが通過するかを表わすのに、各状態毎に１ビ
ット、合計４ビット（状態数分）の信号は必要でなく、
２ビット（log₂（状態数））でよい。いまこの２ビット
をｐ₁，ｐ₂とし、符号器シフトレジスタの前２ビットす
なわち状態を表わす２ビットと同一のビット構成とす
る。すなわちｐ₁＝０，ｐ₂＝０の時、状態００を通過ｐ₁＝０，ｐ₂＝１の時、状態０１を通過ｐ₁＝１，ｐ₂＝０の時、状態１０を通過ｐ₁＝１，ｐ₂＝１の時、状態１１を通過をそれぞれ意味するものとする。

【００４２】このようにした場合、ｐ₁′，ｐ₂′を１時
刻前の生残りパスが通過する状態を表わす２ビット、ｃ
₁，ｃ₂，ｃ₃，ｃ₄を生残りパス情報とすると、ｐ₁′，
ｐ₂′は次式のように表わされる。

【００４３】ｐ₁′＝ｐ₂（数１）ｐ₂′＝¬ｐ₁・¬ｐ₂・ｃ₁＋¬ｐ₁・ｐ₁・ｃ₂＋ｐ₁・¬ｐ₂・ｃ₃ ＋ｐ₁・ｐ₂・ｃ₄（数２）ここで¬は論理不定、・は論理積，＋は論理和を表わ
す。

【００４４】上述の式のようにあらわされることは図４
のトレリス線図を用いて以下のように説明できる。この
説明において１時刻前を時刻３、現在を時刻４と考えれ
ば理解しやすい。

【００４５】まず、（数１）について説明する。

【００４６】１時刻前の生残りパスの通過，不通過を表
わす２ビット前１ビットｐ₁′が１となるということ
は、１時刻前に状態１０か１１を通過することを意味す
る。このようになるのは図４のトレリス線図によれば、
現在、状態０１か１１を通過している場合のみである。
すなわち、現在生残りパスが通過している状態の後の１
ビット（ｐ₂）が１の場合のみである。式であらわせ
ば、ｐ₁′＝ｐ₂となる。この場合、生残りパス情報には
無関係となる。

【００４７】次に、（数２）について説明する。

【００４８】１時刻前の生残りパス通過，不通過を表わ
す２ビットのうち後の１ビットｐ₂′が１となるという
ことは、１時刻前に状態０１か１１を通過することを意
味する。これは４つの場合が考えられる。現在状態００を通過し、状態００の生残りパス情報ｃ
₁＝１（下の方のパスが生残る）の場合論理式で表わせ
ば、¬ｐ₁・¬ｐ₂・ｃ₁、現在状態０１を通過し、状態０１の生残りパス情報ｃ
₂＝１の場合、論理式で表わせば ¬ｐ₁・ｐ₂・ｃ₂ 現在状態１０を通過し、状態１０の生残りパス情報ｃ
₃＝１の場合、論理式で表わせばｐ₁・¬ｐ₂・ｃ₃ 現在状態１１を通過し、状態１１の生残りパス情報ｃ
₄＝１の場合、論理式で表わせばｐ₁・ｐ₂・ｃ₄ 以上４つの場合の論理和をとると（数２）となる。

【００４９】図７のメモリ５７は（数１），（数２）の
論理式と一致した内容となっている。

【００５０】また、ｐ₁，ｐ₂を状態をあらわす２ビット
と同一のビット構成にすると、ｐ₁，ｐ₂のどちらを復号
器出力としてもよい。なぜならば、状態とはそもそも符
号器を構成しているシフトレジスタの前２ビットを表わ
し、そのシフトレジスタへの入力信号はとりもなおさず
送信情報そのものであるからである。

【００５１】すなわち、図７において復号器出力６１は
時間を逆上った後のｐ₂そのものとなっている。

【００５２】こうすることにより最終復号値を出力する
ために余分な論理はいっさい不要となる。

【００５３】図６に示した具体的例によって説明する。
現在時刻ｎ＋４とする。また、初期状態００とする（ｐ
₁＝０，ｐ₂＝０）。入力端子５９の４ビットは生残りパ
ス情報３６より００００ある（ｃ₁＝ｃ₂＝ｃ₃＝ｃ₄＝
０）。時刻ｎ＋３において生残りパスが通過する状態は
（５），（６）式より００となる（ｐ₁′＝０，ｐ₂′＝
０）。時刻ｎ＋３の生残りパス情報は１０１０であり、
時刻ｎ＋２では状態０１を生残りパスが通過することに
なる。以後同様の動作をくりかえす。

【００５４】以上説明したように、１時刻前に各状態を
生残りパスが通過するかしないかを表わす信号は２ビッ
ト（ｐ₁′，ｐ₂′）でよく、それを求めるのにｐ₁，
ｐ₂，ｃ₁，ｃ₂，ｃ₃，ｃ₄の６ヶの信号ですむ。一般に
状態数Ｎとし、生残りパスの通過不通過を表わすのにlo
g₂Ｎヶの信号でよいことになる。

【００５５】このようにして生残りパス情報から復号器
出力を推定すると、回路規模は状態数をＮとし、（Ｎ＋
log₂Ｎ）に比例することになり従来にくらべて減少して
いる。たとえば、Ｎ＝８の時、復号器出力推定回路を、
ＲＯＭを用いて実現しようとすると従来はアドレス１６
ビット（２×Ｎ）必要だが、本実施例では、アドレス１
１ビット（８＋３）でよい。すなわち１つのＲＯＭで実
現可能となる。

【００５６】また、図１０に別の復号器出力推定回路を
示す。ここで６２は多重化回路（Multiplexer）であ
り、（数１）は単なる配線６５により実現でき、（数
２）はｐ₁，ｐ₂を多重化回路の制御信号とし、４ビット
（ｃ₁，ｃ₂，ｃ₃，ｃ₄）のうちの１ビットを選択するこ
とにより実現できる。なお図１０の構成で、図７の構成
と同一の部分は同一の番号を付して説明を省略する。

【００５７】図７および図１０に示した実施例では復号
器推定機能を１基本回路の多重処理により実現している
例を示しているが逆上る時間数だけ基本回路を用意し並
列に処理する場合も考えられる。図１１は図９の基本回
路のＲＯＭを逆上る時間数分用意した場合を示す。図１
２は図１０の基本回路の多重化回路を逆上る時間数分用
意した場合を示す。

【００５８】図７の実施例では、状態尤度５５、正規化
前状態尤度４９、生残りパス情報５０をそれぞれひとつ
のＲＡＭ（読出し書込み可能メモリ）に各状態毎にアド
レスを変えて記憶している（太わく部）。このアドレス
としては、基本回路への入力信号を選択する信号、出力
記憶先を決定する信号をそのまま使うことができる。こ
れにより上記ＲＡＭと基本回路とを直接接続することが
でき、従来多用されていた多重化回路を完全になくすこ
とができる。したがって１基本回路の多重使用による回
路規模削減効果が増す。

【００５９】ビタビ復号器を基本回路の多重処理で行っ
た場合の波及効果を以下に説明する。

【００６０】本実施例の図７を大きくブロック分けする
と図１３のようになる。すなわち、受信信号をディジタ
ル信号に変換する機能、パス尤度への変換、状態尤度格
納用メモリ、生残りパス情報の格納と復号出力推定部
は、データ変換、格納部７０に相当する。状態尤度とパ
ス尤度の加算・選択、状態尤度の最大値を求める機能、
状態尤度を一定範囲内におさえる正規化部は基本演算部
７１に相当する。制御部７２は、データ変換、格納部７
０に適用される制御信号を発生する。タイミング発生部
７３は、制御部７２に必要なタイミング信号を発生す
る。

【００６１】図１３のブロック構成はいくつかの利点を
有する。まず、ｒ＝１／２のままで拘束長がＫ＝３から
Ｋ＝４に仕様変更になった場合を考える。この場合、状
態数４から８に変わる。従来の並列処理回路（同一回路
を状態数分用意し並列動作をさせる）では、回路量２倍
となり、配線も大部分変更する必要がある。しかし、図
７の構成では、データ格納部メモリ容量２倍にするこ
と、制御部クロック部の変更のみでよい。

【００６２】すなわち、仕様変更に柔軟に対処できる利
点がある。

【００６３】また、２チャンネル分同時に処理したい場
合もデータ格納メモリ部を２チャンネル分用意する他、
制御部の変更のみで対処できる。

【００６４】さらに、高速データレートが要求される場
合には、基本演算部を複数個用意し対処することも可能
である。

【００６５】このように、拡張性，柔軟性に富む回路構
成となっている。

【００６６】

【発明の効果】状態尤度の正規化回路において、固定の
しきい値をこえた場合にのみある特定値を正規化前状態
尤度から減ずるのではなく、毎回可変値を減ずることに
より、状態尤度を表わす値の範囲内全体を十分利用し、
誤り率特性（性能）の劣化を防ぐことができる。

【００６７】その１方法としては、正規化前状態尤度の
最大値を求め〔最大値−しきい値（４ビットで状態尤度
を表わす場合その最大値である１５）〕を上記可変値と
し、正規化後の状態尤度の最大値を表現可能な最大値
（４ビットの場合１５）と一致させる方法がある。

【図面の簡単な説明】

【図１】本発明が適用される通信システムを示すブロッ
ク図である。

【図２】たたみ込み符号器の一例を示すブロック図であ
る。

【図３】たたみ込み符号器の状態遷移図である。

【図４】上記状態遷移図のトレリス線図である。

【図５】ビタビ復号動作を説明するトレリス線図であ
る。

【図６】生残りパスを示すトレリス線図である。

【図７】本発明の復号器の一実施例を示すブロック図で
ある。

【図８】別の実施例の主要部を示すブロック図である。

【図９】さらに別の実施例の主要部を示すブロック図で
ある。

【図１０】さらに別の実施例の復号出力推定回路を示す
ブロック図である。

【図１１】さらに別の実施例の復号出力推定回路のブロ
ック図である。

【図１２】さらに別の実施例の復号出力推定回路のブロ
ック図である。

【図１３】実施例の仕様変更時の効果を説明するブロッ
ク図である。

Claims

【特許請求の範囲】

【請求項１】たたみ込み符号の受信信号とたたみ込み符
号によって発生の可能性を持つ複数の伝送路符号との相
関（パス尤度）を得る第１手段と、たたみ込み符号における複数の状態毎に、その各状態に
入る複数のパスに対応する上記第１手段の出力およびそ
のパスの発生した状態の状態尤度を加算し、上記複数の
パスに対応する複数の加算値のうちで最大の値を有する
生残りパスを選択し、選択された生残りパスに対応する
加算値をその状態の状態尤度として一時記憶するととも
に、選択した生残りパスは上記各状態に入る複数のパス
のいずれであるかを示す生残りパス情報を発生する第２
手段と、上記第２手段からのたたみ込み符号における複数の状態
ごとの生残りパス情報を格納して現在からある時間過去
に逆上った上記受信信号の復号値を推定する第３手段と
を有し、かつ上記第２手段は、加算値の最大のものが状
態尤度にわりあてたビット数で表現可能な最大値を越え
たときに加算値の全てから可変値を減じて各加算値を上
記最大値以下にし、かつ減じた結果が負となるものは値
をゼロとし、その各結果を各状態の状態尤度とする正規
化手段を含んで成るたたみ込み符号の復合器。
【請求項２】上記正規化手段は、正規化前の加算値を一
時記憶する手段と、一時記憶された加算値の最大のもの
と上記状態尤度にわりあてたビット数で表現可能な最大
値との差を上記可変値として算出する手段を含む請求項
１に記載のたたみ込み符号の復合器。