JPS6319097B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ビタビ復号器内において、各時点の
メトリツクを演算し更新する回路に関するもので
ある。

従来、ビタビ復号器は、誤り訂正符号、中でも
畳み込み符号を復号するのに最もパフオーマンス
の良い復号器として知られているが、その反面、
演算処理量が大きく、ハードウエア規模が大きく
なるという欠点があつた。

そのため、従来より、ビタビ復号器内の各部分
回路に於て、演算手数、ないしハードウエアを減
少させる努力がおこなわれてきた。

本発明は、ビタビ復号器内のメトリツク演算回
路の演算処理量を減らし、従来より処理時間の速
い簡単な、メトリツク演算回路を与えることを目
的とする。

本発明によれば、該メトリツク演算回路は、枝
メトリツク演算回路、パスのメトリツク演算回
路、パスメトリツク記憶回路およびパスメモリー
とから成るビタビ復号器内の前記パスのメトリツ
ク演算回路であつて、ペア枝メトリツク並びに該
ペア枝メトリツクに対応した状態対のパスメトリ
ツク対をそれぞれ、前記枝メトリツク演算回路並
びにパスメトリツク記憶回路からの入力とし、該
ペア枝メトリツク間の差並びに該メトリツク対間
の差を求める第１の回路と、該２つの差間の和お
よび差の正負の符号を求める第２の回路と、該和
および差の正負の符号を前記パスメモリー更新の
ための制御信号として出力するための第１の出力
端子と、該和および差の正負の符号それぞれに応
じて、前記ペア枝メトリツクの一つの枝メトリツ
クと前記パスメトリツク対の１つのパスメトリツ
クとを選び、選ばれたメトリツク間の和を後記第
４の回路からの信号に従つて正規化した形でそれ
ぞれ算出する第３の回路と該得られたそれぞれの
和を、それぞれに対応する状態の新たなパスメト
リツクとして、前記パスメトリツク記憶回路にそ
れぞれ出力するための第２の出力端子と、該新た
なパスメトリツクを順次入力し、すべての状態の
中で最大の新たなメトリツクを有することになつ
た状態の検出並びに上記正規化信号を生成する前
記第４の回路と、該最大メトリツクを有する状態
の検出信号を前記パスメモリーに送るための第３
の出力端子とから成ることを特徴とするメトリツ
ク演算回路として構成される。説明の都合上、ま
ず、ビタビ復号法について簡単に説明し、その中
で本発明の原理をも説明する。しかる後、本発明
の回路と従来の回路との差並びに本発明の実施例
について説明する。

第１図は畳み込み符号器の実施例を示す図であ
る。第１図の畳み込み符号器は拘束長３、符号化
率1/2の符号器を構成している。入力端子１００
から入力された１又は０の信号は、レジスタ１お
よび２に順次蓄えられる。入力信号とレジスタ１
の内容と、レジスタ２の内容の２を法とした加算
が排他論理和回路３で求められ、出力端子１０１
から出力される。また入力信号とレジスタ２の２
を法とした加算が排他論理和回路４で求められ、
出力端子１０２から出力される。このようにして
１ビツトの入力信号が２ビツトに変換されて送信
される。出力の２ビツトはレジスタ１および２の
内容と入力信号で決定されるので、この符号器の
状態遷移図は第２図のようになる。第２図で４つ
の状態（00），(10)，（01），(11)はそれぞれレジスタ
１，２の内容状態に対応しておりそれぞれの状態
と、次の状態を結ぶ線（これを枝と呼ぶ）は入力
信号の値によつて次に異つた状態に移ることを意
味している。また枝上の（00），(11)，(10)，（01）の
表現は端子１０１および端子１０２から出力され
る値を表現している。例えばレジスタ１，２の初
期値が（０，０）であつて信号“１”が入力され
たとすると出力は（１，１）となりレジスタ１，
２の状態は（１，０）に変わる。第２図にはこれ
に続いて１，０，１と信号が入力されたときの状
態の変化を太線で示す。このように各入力信号列
に１対１に対応して状態遷移図上の折線が形成さ
れる。この折線のことを通常パスと呼んでいる。
さて、ビタビ復号器は各パスに対応した送信系列
を受信系列の相関値を計算し相関値の最大になる
パスを判定して復号を行つている。受信系列と各
パスとの相関値は通常パス・メトリツクと呼ばれ
ている。ビタビ復号器は第２図の４通りの状態に
対応するパス・メトリツクを、記憶しておき１ビ
ツトの情報に対応する２シンボルが受信される毎
にパス・メトリツクを更新する。第２図から明ら
かなように、４通りの各状態は送信信号に対応し
て、２本の枝を出し再び４通りのいずれかの状態
になる。新たな状態の側から見れば、以前の状態
のうち２つの状態から異なつた符号を送信した結
果として新たな状態が得られている。例えば
（１，０）という状態は（０，０）という状態の
時に“１”が入力されて、（１，１）が出力され
（１，０）に達する場合と（０，１）という状態
の時に“１”が入力されて、（０，０）が出力さ
れ（１，０）に達する場合とがある。

ビタビ復号器ではこの２通りの場合について前
回のパス・メトリツク値に、受信信号と各枝に対
応する受信候補信号との相関値（これを枝メトリ
ツクと呼ぶ）を加え、大きい方を新たなパス・メ
トリツクとするという方法でパス・メトリツクの
更新を行なう。このパス・メトリツクの演算並び
に更新の方法についてより詳しく説明する。

今、ｋ番目の受信信号に対応するパス・メトリ
ツクを各状態に合わせて、M_k（00），M_k(10)，M_k
（01），M_k(11)と表現し、ｋ＋１番目の２ビツトの
受信信号と各枝に対応した２ビツトの受信候補信
号（i₁，i₂）との相関値を、R_k+1（i₁，i₂）と表わ
すことにする。

このとき、例えば（ｋ＋１）番目のパス・メト
リツクM_k+1(10)は、M_k（00）＋R_k+1(11)とM_k（01）＋
R_k+1（00）の大きい方となる。そこで、M_k+1
（00），M_k+1(10)，M_k+1（01），M_k+1(11)を数式で表現
するならば、次のようになる。

但し、M_ax（Ａ，Ｂ）はＡとＢのうち大きい方
の値をとることを示す。もしＡ＝Ｂならば、どち
らを選んでもかまわないが、説明の便宜上ここで
は、Ａを選ぶものとする。

つまり である。

さて、２本の枝のうちどちらかを選択したかで
どのようなパスをとつたかがわかるので、その選
択信号をもとに第１図の符号器に対応するビタビ
復号器は常に４通りのパスを記憶してゆく。つま
り、４通りの送信系列の侯補を記憶してゆく。こ
のパスを記憶する回路は通常パス・メモリと呼ば
れる。第３図にはパス・メモリに記憶されるパス
の例を示す。第３図には選択されたパスのみが記
されている。第３図において時刻Ａにおいてパ
ス・メモリに記憶されている全てのパスを逆にた
どると時刻Ｂ以前の部分は全て同一のパスに帰着
していることがわかる。従つて今後どのような信
号が受信されようと時刻Ｂ以前のパス（太線の部
分）から外れることはあり得ない。この現象はマ
ージと言われるがマージが起れば、それ以前に受
信された系列は一意的に決定されるのでこれから
判定出力を得ることができる。一般にマージする
までのパスの長さは伝送路誤りのパタンによつて
異り、誤りパタンによつては無限にマージしない
場合もあり得る。現実の回路では無限の長さのパ
スを記憶することは不可能なので、どこかでパス
の長さを打切ることになる。この場合には４本の
パスがマージしないうちに判定をしなくてはなら
ない場合が生じる。パスがマージしてないときの
判定誤りを少くするには現在（判定時刻）で最も
確からしいパスを正しいパスとする方法が用いら
れる。従つて通常のビタビ・復号器では一定長の
パスメモリを用い、各判定時刻で最大のパス・メ
トリツクを持つパスの最も前のシンボルに対応す
る値を判定出力としている。

以上がビタビ復号法の概略であるが、この復号
法に添つた復号器の基本ブロツク図は、第４図の
ように示すことができる。

第４図に於て、入力端子４００より２シンボル
の受信信号が入力され、枝メトリツク演算回路４
０１で、各枝についての受信信号に対する枝メト
リツクが計算される。該枝メトリツクと、パスメ
トリツク記憶回路４０３に蓄えられているその前
の復号ステツプに於る生き残りパスの各メトリツ
クとから、各状態の新しい生き残りパスを定める
べく、前記(1)式に従つたパスメトリツクの演算
が、パスのメトリツク演算回路４０２で行なわれ
る。その結果、生残つたパスに対応する系列を生
き残りパスのメモリー４０４に蓄え、生き残りの
パスの中で最も確からしいパスの最も前の、つま
り最も古いシンボルを復号シンボルとして出力端
子４０５に出力する。

さて、本発明は上記ビタビ復号器に於て、特に
パスのメトリツク演算回路の構成に関係する。そ
こで、まず、パスメトリツク演算を表わす前記(1)
式について更に詳しく説明する。

従来は、(1)式の演算を、(1)式の演算式通りにそ
のまま演算する回路を用いていた。これに対し、
本発明では、(1)式の演算順序を変更することによ
り、演算量を減らし、従来より処理時間の速に簡
単なパスのメトリツク演算回路を与える。

(1)式の演算式を図示すると、第５図のように表
わされることが分かる。第５図に於て、左端は各
状態のｋ番目データに対応する各パスメトリツク
を、枝は、加算されるべき枝メトリツクを、右端
は（ｋ＋１）番目のデータに対応する新しい各パ
スメトリツクを表わしている。第５図より明らか
なように、パスメトリツクの演算式は２つの式づ
つペアになつて、分類されることが分かる。(1)式
では、２つのペアができる。

しかも、各ペアに於て、枝メトリツクの値とし
ては２種類しかなく、２種類の枝メトリツクに対
応する受信候補信号（i₁，i₂）は、互いに反転し
た関係にあることが分る。この２種類の枝メトリ
ツクを以後「ペア枝メトリツク」と呼ぶことにす
る。ここで、枝メトリツク、つまり受信信号
（u₁，u₂）と受信候補信号（i₁，i₂）との相関値を
（i₁u₁＋i₂u₂）とし、更に、 r₁，r₂，M₁，M₂を次のように定める。

r₁＝R_k+1（00）−R_k+1(11) ……(3) r₂＝R_k+1(10)−R_k+1（01） ……(4) M₁＝M_k（00）−M_k（01） ……(5) M₂＝M_k(10)−M_k(11) ……(6) なお、信号０，１は、正負のバランスをとるた
めに、それぞれ１，―１として計算されるとすれ
ば、上記受信候補信号i₁，i₂は＋１又は−１を表
わすことになる。従つて、枝メトリツクが（i₁u₁
＋i₂u₂）であることを考えれば、明らかにR_k+1(11)
＝−R_k+1（00），R_k+1（01）＝−R_k+1(10)であるので r₁＝2R_k+1（00） ……(7) r₂＝2R_k+1(10) ……(8) である。

さて、(3)〜(6)式より、前記(1)式の演算式は、(2)
式に注意して、次のようにも表現し得ることが分
かる。すなわち、 従つて、M_k+1（00），M_k+1(10)，M_k+1（01），
M_k+1(11)は、それぞれ、M₁＋r₁，M₁−r₁，M₂＋
r₂，M₂−r₂の正負の符号を調べることにより、
２つの候補のうちのどちらかであるかを決定でき
る。

ここで、例えばM_k+1（00）およびM_k+1(10)の値
を算出するときの演算手数を従来の場合と比較す
る。

従来の場合、M_k（00）＋R_k+1（00），M_k（01）＋
R_k+1(11)，M_k（00）＋R_k+1（00））−（M_k（01）＋R_k+1
(11)）および、（M_k（00）＋R_k+1(11)），M_k（01）＋R_k
+1
（00）），（M_k（00）＋R_k+1(11)）−（M_k（01）＋R_k+1
（00））の６回の加減算が必要である。一方、本発
明で用いた演算順序に従えば、 M_k（00）−M_k（01），（M_k（00）−M_k（01））＋r₁
（M_k（00）−M_k（01）−r₁の３回の加減算ならびに、
M_k（00）＋R_k+1（00）か又は、M_k（01）＋R_k+1(11)の
どちらかの演算および、M_k（00）＋R_k+1(11)か又は
M_k（01）＋R_k+1（00）のどちらかの演算の２個の加
算、計５個の加減算だけでよく、従来の場合と比
較して演算量を減少し得ることが分かる。M_k+1
（01）およびM_k+1(11)の値を算出するときの演算手
数についても同様である。このことは高速のデー
タを処理するビタビ復号器にとつて、有効な方法
となる。更に言えば、前述したように、出力すべ
き復号シンボルをきめるために、生き残つたパス
のうち、最も確からしいパスを決定する必要があ
る。これは、パスメトリツクの値が最も大きいパ
スを捜すことになるので各時点に於て、M_k+1
（00），M_k+1(10)，M_k+1（01），M_k+1(11)の中で最大の
ものを選び出す必要がある。

しかるに(7)〜(10)式より であるので、 M_k+1（00），M_k+1(10)のうちどちらが大きいか
は、前記M₁＋r₁，M₁−r₁の正負の符号と上記
M₁，r₁の正負の符号によつて決定することもで
きる。

同様に M_k+1（01），M_k+1(10)のうちどちらが大きいか
は、前記M₂＋r₂，M₂−r₂の正負の符号と上記
M₂，r₂の正負の符号によつて決定することもで
きる。

つまり、各時点に於て、最大のメトリツク値を
選び出すための比較演算の回数が、すでに計算さ
れているM₁，r₁あるいはM₂，r₂の正負の符号を
利用することにより、半分に減らすこともできる
わけである。

さて、パスメトリツクM_k（i₁，i₂）が(7)〜(10)式
に従つて演算されて続けて行くとすれば、ビタビ
復号器にデータが入力されるたびにパスメトリツ
クは増加し続けることになる。そのため、前記パ
スメトリツク記憶回路がオーバーフローしないよ
うに、パス・メトリツクに対し適切な正規化を行
なう必要がある。

通常は、すべての状態に対するパスメトリツク
の中で最大または最小のパスメトリツクを求め、
該最大または最小のパスメトリツクを各パスメト
リツクから差し引くことによつて正規化が行なわ
れる。もちろん最大または最小以外の特定番目の
大きさのパスメトリツクでもよい。またｋ＋１番
目の受信信号に対応するパスメトリツクM_k+1（i₁，
i₂）の正規化に、ｋ番目の受信信号に対応する、
前記最大または最小のパスメトリツクを用いても
よい。

なお、今迄の説明は、拘束長３、符号化率1/2
の畳み込み符号に対するビタビ復号器内のメトリ
ツク演算について説明してきたが、他のパラメー
タをもつ畳み込み符号に対するビタビ復号器内の
メトリツク演算についても、演算式が増えるのみ
で、ほぼ同様に説明される。

次に、本発明の実施例を含むビタビ復号器のブ
ロツク図である第６図に従つて説明する。

第６図に於て、点線で囲んだ部分６０２が、本
発明によるメトリツク演算回路にあたり、参照数
字６０１，６０３，６０４はそれぞれ第４図にお
ける枝メトリツク演算回路、パスメトリツク記憶
回路、パスメモリーを示す。

さて、クロツク（ｋ＋１）に於て入力ライン６
１０を経て入力された一枝分の受信信号に対し、
枝メトリツク演算回路６０１では、該受信信号に
対するペア枝メトリツクR_k+1（i₁，i₂），R_k+1（₁，
i₂）が、順次計算される。該ペア枝メトリツク
は、パスのメトリツク演算回路６０２へ、直列又
は並列にて順次送られる。但し、前述したように
通常ペア枝メトリツクの各枝メトリツクは、正負
の符号を逆にした関係にあるので、どちらか一方
のみを送つても良い。ペア枝メトリツクもしくは
単一の枝メトリツクを受け取つた参照数字６２１
の回路は、該ペア枝メトリツク間の差ｒ（単一メ
トリツクの場合は差ｒは該単一メトリツクの２倍
に等しい）を求める回路である。

一方、該枝メトリツクに対応する、状態対に対
するパスメトリツク対M_k（j₁，j₂），M_k（s₁，s₂）
（つまり(7)〜(10)式の各式の右辺に現われるパスメ
トリツク対）が前記パスメトリツク記憶回路６０
３からライン６３０を経て読み出され、該パスメ
トリツク対間の差Ｍが演算回路６２２に於て求め
られる。ついで、前記Ｍとｒは回路６２３へ入力
され、Ｍとｒとの和および差の正負の符号が該回
路６２３に於て求められる。

該和と差の正負の符号および前記枝メトリツク
対R_k+1（i₁，i₂），R_k+1（₁，₂）並びに前記パスメ
トリツク対M_k（j₁，j₂），M_k（s₁，s₂）が回路６２
４へ入力され、該和と差の正負の符号それぞれに
従つて、前記(7)〜(10)式で示したように、前記枝メ
トリツク対R_k+1（i₁，i₂），R_k+1（₁，₂）の中の１
つと、前記パスメトリツク対M_k（j₁，j₂），M_k（s₁，
s₂）の中の１つとがそれぞれ選ばれ、選ばれた枝
メトリツクとパスメトリツクとのそれぞれの和が
該回路６２４で算出される。

算出されたそれぞれの和が新しいパスメトリツ
クM_k+1（u₁，u₂），M_k+1（v₁，v₂）となるわけであ
るが、前述したように後記６２５の回路からの正
規化信号によつて、該新しいパスメトリツクはそ
れぞれ一定値分だけ差し引かれ、差し引かれたパ
スメトリツクが前記パスメトリツク記憶回路６０
３を更新して蓄えられる。

但し、一定値を差し引く場合は、前記枝メトリ
ツクとパスメトリツクとのそれぞれの和をとる前
にM_k（j₁，j₂）およびM_k（s₁，s₂）を一定値差し引
きしかるのち、前記それぞれの和をとるというふ
うに回路６２４が構成されていてもよいことは当
然である。一方また、前記和および差の正負の符
号はクロツク（ｋ＋１）に於て、如何なるパスを
選んだかの信号ともなり、パスメモリー更新のた
めの信号として、前記パスメモリー６０４へ送ら
れる。パスメモリー６０４では、該更新のための
信号に従つてパスメモリーの更新が行なわれる。

更にまた、前記正規化された新しいパスメトリ
ツクは、順次回路６２５へ送られる。クロツク
（ｋ＋１）に於ける受信信号に対するすべてのペ
ア枝メトリツク並びに対応する状態対のメトリツ
ク対に対し、以上述べた動作が行なわれ、回路６
２５では、各すべての状態に対する新しいパスメ
トリツクの中で最大のパスメトリツク並びに該最
大メトリツクを有する状態を検出する回路であ
る。検出された該最大メトリツクは、前記正規化
のための、差し引かれるべき一定値分として、前
記回路６２４へ供給される。また該最大メトリツ
クを有する状態の検出信号は、前記パスメモリー
６０４へ送られ、パスメモリーでは、該状態に対
するパスメモリーの最も古いビツトが復号信号と
してライン６４０へ流れる。

以上詳しく説明したように、本発明によるメト
リツク演算回路では、従来の演算順序を変更し、
演算数を少なくしているために、従来よりも処理
時間の短かい簡単な回路となつている。そのた
め、超高速のデータを処理するビタビ復号器のメ
トリツク演算回路として重要である。

尚本発明では、メトリツク演算を各ペア枝メト
リツク毎に、順次シリアルに行なう形で説明した
が、更に高速処理するためにパラレルに行なう回
路も同様の手法で構成し得ることは明らかであ
る。

【図面の簡単な説明】

第１図は畳み込み符号器の一例を示す図、第２
図は、第１図で示した符号器の状態遷移を示す
図、第３図は選択された生き残りパスの一例を示
す図、第４図はビタビ復号器の構成とパスメトリ
ツク演算回路の位置づけを示すブロツク図、第５
図はパスメトリツクの演算式を各ペア単位に図に
よつて表わした図、第６図は本発明の実施例を含
むビタビ復号器の構成ブロツク図である。 第１図に於いて、参照数字１，２はレジスタ、
３，４は排他的論理和回路、１００は入力端子、
１０１，１０２は出力端子を表わす。第４図に於
いて、参照数字４００は入力端子、４０１は枝メ
トリツク演算回路、４０２はパスのメトリツク演
算回路、４０３はパスメトリツク記憶回路、４０
４はパスメモリー、４０５は出力端子を表わす。
第６図に於て、参照数字６０１は枝メトリツク演
算回路、６０２はパスのメトリツク演算回路、６
０３はパスメトリツク記憶回路、６０４はパスメ
モリー、６０１は入力ライン、６４０は出力ライ
ン、６３０はパスのメトリツク演算回路６０２へ
の入力ライン、６２１は、ペア枝メトリツク間の
差を求める回路、６２２はメトリツク対間の差を
求める回路、６２３は該ペア枝メトリツク間の差
と該メトリツク対間の差との和および差の正負の
符号を求める回路、６２４は該正負の信号並びに
最大メトリツク検出回路６２５より供給される正
規化信号に従つて、入力枝メトリツクとパスのメ
トリツクとの正規化された和を求める回路を表わ
す。

Claims (1)

【特許請求の範囲】
1. １ 枝メトリツク演算回路、パスのメトリツク演
   算回路、パスメトリツク記憶回路およびパスメモ
   リーとから成るビタビ復号器内の前記パスのメト
   リツク演算回路において、ペア枝メトリツク並び
   に該ペア枝メトリツクに対応した状態対のパスメ
   トリツク対をそれぞれ、前記枝メトリツク演算回
   路並びにパスメトリツク記憶回路からの入力と
   し、該ペア枝メトリツク間の差並びに該メトリツ
   ク対間の差を求める第１の回路と、該２つの差間
   の和および差の正負の符号を求める第２の回路
   と、該和および差の正負の符号を前記パスメモリ
   ー更新のための制御信号として出力するための第
   １の出力端子と、該和および差の正負の符号それ
   ぞれに応じて、前記ペア枝メトリツクの一つの枝
   メトリツクと前記パスメトリツク対の１つのパス
   メトリツクとを選び、選ばれたメトリツク間の和
   を後記第４の回路からの信号に従つて正規化した
   形でそれぞれ算出する第３の回路と該得られたそ
   れぞれの和を、それぞれに対応する状態の新たな
   パスメトリツクとして、前記パスメトリツク記憶
   回路にそれぞれ出力するための第２の出力端子
   と、該新たなパスメトリツクを順次入力し、すべ
   ての状態の中で最大の新たなメトリツクを有する
   ことになつた状態の検出並びに上記正規化信号を
   生成する前記第４の回路と、該最大メトリツクを
   有する状態の検出信号を前記パスメモリーに送る
   ための第３の出力端子とから成ることを特徴とす
   るメトリツク演算回路。