JPH0680677B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0680677B2 JPH0680677B2 JP94688A JP94688A JPH0680677B2 JP H0680677 B2 JPH0680677 B2 JP H0680677B2 JP 94688 A JP94688 A JP 94688A JP 94688 A JP94688 A JP 94688A JP H0680677 B2 JPH0680677 B2 JP H0680677B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- silicon
- substrate
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は第一半導体基板上に、その一部を前記半導体よ
りエネルギーギャップの広い第二半導体材料を用いて形
成する半導体装置において、コンタクト抵抗を下げ、製
造工程を簡略化し、かつ、半導体装置の特性を向上させ
る半導体装置の製造方法に関する。
りエネルギーギャップの広い第二半導体材料を用いて形
成する半導体装置において、コンタクト抵抗を下げ、製
造工程を簡略化し、かつ、半導体装置の特性を向上させ
る半導体装置の製造方法に関する。
従来の第一半導体基板上に、その一部を第一半導体より
バンドギャップの広い第二半導体材料を用いて形成され
た半導体装置は、装置製造工程中、前記第二半導体が表
面に出る構造となっているため、配線などの工程におい
て、第一半導体及び第二半導体のそれぞれに適した配線
材料や方法を用いて別々に行ってきた。
バンドギャップの広い第二半導体材料を用いて形成され
た半導体装置は、装置製造工程中、前記第二半導体が表
面に出る構造となっているため、配線などの工程におい
て、第一半導体及び第二半導体のそれぞれに適した配線
材料や方法を用いて別々に行ってきた。
ところが、上述の従来法では、例えば配線工程におい
て、第一半導体及び第二半導体に対して別々に行わなけ
ればならず、シリコンの半導体装置のように一度の配線
工程で良いものに比べ、製造工程が複雑になる。また、
製造工程中、第二半導体が表面に出るため、第二半導体
による不純物汚染が問題となり、第二半導体使用後は第
一半導体プロセスラインを使用できないという問題点が
あった。さらに、バンドギャップの広い第二半導体上に
第一半導体を堆積すると、第二半導体と第一半導体との
界面にエレクトロンのバリアができるため、コンタクト
抵抗が上がり、装置の特性が悪くなるという問題点があ
った。
て、第一半導体及び第二半導体に対して別々に行わなけ
ればならず、シリコンの半導体装置のように一度の配線
工程で良いものに比べ、製造工程が複雑になる。また、
製造工程中、第二半導体が表面に出るため、第二半導体
による不純物汚染が問題となり、第二半導体使用後は第
一半導体プロセスラインを使用できないという問題点が
あった。さらに、バンドギャップの広い第二半導体上に
第一半導体を堆積すると、第二半導体と第一半導体との
界面にエレクトロンのバリアができるため、コンタクト
抵抗が上がり、装置の特性が悪くなるという問題点があ
った。
本発明では、第一半導体基板上の一部に前記第一半導体
よりエネルギーギャップの広い第二半導体材料を形成す
る半導体装置の製造方法において、第二半導体上に前記
第一半導体よりなる膜を形成する工程と、第一半導体と
第二半導体の界面に、第二半導体の構成元素と化合物を
形成しかつ第二半導体よりバンドギャップが狭くなるよ
うな元素をイオン注入する工程と、第一半導体と第一半
導体基板に同時に電極を形成する工程を含むことを特徴
とする。
よりエネルギーギャップの広い第二半導体材料を形成す
る半導体装置の製造方法において、第二半導体上に前記
第一半導体よりなる膜を形成する工程と、第一半導体と
第二半導体の界面に、第二半導体の構成元素と化合物を
形成しかつ第二半導体よりバンドギャップが狭くなるよ
うな元素をイオン注入する工程と、第一半導体と第一半
導体基板に同時に電極を形成する工程を含むことを特徴
とする。
バンドギャップの広い第二半導体上に、基板と同じ第一
半導体膜を有することにより、第二半導体は製造工程中
表面に露出することなく、第二半導体よる不純物汚染を
妨げ、第一半導体のプロセスラインが使用できる上、第
一及び第二半導体のそれぞれに対し、配線工程などをプ
ロセス工程において、別々の工程を必要としないので、
製造工程を簡略化することができる。
半導体膜を有することにより、第二半導体は製造工程中
表面に露出することなく、第二半導体よる不純物汚染を
妨げ、第一半導体のプロセスラインが使用できる上、第
一及び第二半導体のそれぞれに対し、配線工程などをプ
ロセス工程において、別々の工程を必要としないので、
製造工程を簡略化することができる。
また、第一半導体と第二半導体との界面に、第二半導体
の構成元素と化合物を形成し、かつ第二半導体よりバン
ドギャップの狭くなるような元素をイオン注入すること
により、界面のバンドギャップを連続的に狭め、オーミ
ックコタクトが取りやすくなる上、界面の酸化膜等によ
るエレクトロンバリアをミキシングするため、コンタク
ト抵抗を下げることができる。
の構成元素と化合物を形成し、かつ第二半導体よりバン
ドギャップの狭くなるような元素をイオン注入すること
により、界面のバンドギャップを連続的に狭め、オーミ
ックコタクトが取りやすくなる上、界面の酸化膜等によ
るエレクトロンバリアをミキシングするため、コンタク
ト抵抗を下げることができる。
以下に本発明の実施例を図によって説明する。
第１図は本発明の半導体装置の製造方法を説明するため
のシリコン系ヘテロバイポーラの一実施例である。
のシリコン系ヘテロバイポーラの一実施例である。
第１図（ａ）において、比抵抗10Ωcmのｐ形シリコン基
板１を用いて、イオン注入によりリンを1E12/cm2、150K
eV注入し、1100℃30時間窒素中で押し込み、ｎ形コレク
タ２を形成する。次にやはりイオン注入によりボロンを
1E14/cm2、30KeV注入し、950℃20分アニールしてｐ形べ
ース３を形成する。次にエミッタ形成のための開口部を
有する厚さ5000Åの酸化シリコン膜４を堆積し、エミッ
タ領域を形成する。第１図（ｂ）において、シリコンよ
りエネルギーギャップの広いｎ形エミッタ５としてｎ形
のガリウムリンを気相成長により、トリクロロガリウム
及びフォスフィンを使用して、450℃でシリコン上に選
択的にエピ成長を厚さ3000Å行う。その後、ポリシリコ
ン膜６を500Å堆積し、エピ成長したガリウムリンを覆
って、エミッタを形成する。第１図（ｃ）において、イ
オン注入によりヒ素をピークがガリウムリンとシリコン
との界面にくるように5E15/cm3、80KeV注入してイオン
注入層９を形成し、ラピッド・サーマル・アニールによ
り850℃で５秒間、窒素中でアニールを行う。ヒ素はガ
リウムリン側では、リンとヒ素がいれかわってガリウム
リンヒ素結晶となりエネルギーギャップを縮め、シリコ
ン側ではｎ形ドーパントとなって、オーミックコンタク
トをとりやすくする。その後、第１図（ｄ）のように酸
化膜４とその上に形成された酸化膜７をとうしてエミッ
タの配線８をシリコン基板上のコレクタとべースととも
に行う。
板１を用いて、イオン注入によりリンを1E12/cm2、150K
eV注入し、1100℃30時間窒素中で押し込み、ｎ形コレク
タ２を形成する。次にやはりイオン注入によりボロンを
1E14/cm2、30KeV注入し、950℃20分アニールしてｐ形べ
ース３を形成する。次にエミッタ形成のための開口部を
有する厚さ5000Åの酸化シリコン膜４を堆積し、エミッ
タ領域を形成する。第１図（ｂ）において、シリコンよ
りエネルギーギャップの広いｎ形エミッタ５としてｎ形
のガリウムリンを気相成長により、トリクロロガリウム
及びフォスフィンを使用して、450℃でシリコン上に選
択的にエピ成長を厚さ3000Å行う。その後、ポリシリコ
ン膜６を500Å堆積し、エピ成長したガリウムリンを覆
って、エミッタを形成する。第１図（ｃ）において、イ
オン注入によりヒ素をピークがガリウムリンとシリコン
との界面にくるように5E15/cm3、80KeV注入してイオン
注入層９を形成し、ラピッド・サーマル・アニールによ
り850℃で５秒間、窒素中でアニールを行う。ヒ素はガ
リウムリン側では、リンとヒ素がいれかわってガリウム
リンヒ素結晶となりエネルギーギャップを縮め、シリコ
ン側ではｎ形ドーパントとなって、オーミックコンタク
トをとりやすくする。その後、第１図（ｄ）のように酸
化膜４とその上に形成された酸化膜７をとうしてエミッ
タの配線８をシリコン基板上のコレクタとべースととも
に行う。
第２図はエミッタのコンタクト部分のバンド図である。
バンドギャップの広いガリウムリンにヒ素を注入、アニ
ールすることにより、リンの一部がヒ素と置き代わっ
て、ガリウムリンヒ素となりエネルギーギャップを狭め
る。シリコンにはヒ素が高濃度注入され、オーミックに
なりやすく、シリコンのアルミ側はアルミとの合金状態
となる。したがって、バンドギャップの広いガリウムリ
ンに直接金属を蒸着するよりも、本発明法の方がオーミ
ックコンタクトがとりやすいことがわかる。
バンドギャップの広いガリウムリンにヒ素を注入、アニ
ールすることにより、リンの一部がヒ素と置き代わっ
て、ガリウムリンヒ素となりエネルギーギャップを狭め
る。シリコンにはヒ素が高濃度注入され、オーミックに
なりやすく、シリコンのアルミ側はアルミとの合金状態
となる。したがって、バンドギャップの広いガリウムリ
ンに直接金属を蒸着するよりも、本発明法の方がオーミ
ックコンタクトがとりやすいことがわかる。
以上述べてきたように、本発明を用いれば、第一半導体
基板上に一部バンドギャップの広い第二半導体材料を用
いた半導体装置においても、第一半導体のプロセスが使
用できる上、プロセスの簡易化に役立ち、装置の特性を
向上させる効果がある。
基板上に一部バンドギャップの広い第二半導体材料を用
いた半導体装置においても、第一半導体のプロセスが使
用できる上、プロセスの簡易化に役立ち、装置の特性を
向上させる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造方法を
工程順に示す断面図、第２図はエミッタのコンタクト部
分のバンド図である。 １……シリコン基板、２……ｎ形コレクタ ３……ｐ形べース、4,7……酸化膜 ５……ｎ形エミッタ、６……シリコン膜 ８……配線、９……イオン注入層
工程順に示す断面図、第２図はエミッタのコンタクト部
分のバンド図である。 １……シリコン基板、２……ｎ形コレクタ ３……ｐ形べース、4,7……酸化膜 ５……ｎ形エミッタ、６……シリコン膜 ８……配線、９……イオン注入層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (1)
- 【請求項１】第一半導体基板上の一部に前記第一半導体
よりエネルギーギャップの広い第二半導体材料を形成す
る半導体装置の製造方法において、第二半導体上に前記
第一半導体よりなる膜を形成する工程と、第一半導体と
第二半導体の界面に、第二半導体の構成元素と化合物を
形成しかつ第二半導体よりバンドギャップが狭くなるよ
うな元素をイオン注入する工程と、第一半導体と第一半
導体基板に同時に電極を形成する工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94688A JPH0680677B2 (ja) | 1988-01-05 | 1988-01-05 | 半導体装置の製造方法 |
| US07/555,678 US4983534A (en) | 1988-01-05 | 1990-07-20 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94688A JPH0680677B2 (ja) | 1988-01-05 | 1988-01-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01179358A JPH01179358A (ja) | 1989-07-17 |
| JPH0680677B2 true JPH0680677B2 (ja) | 1994-10-12 |
Family
ID=11487842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP94688A Expired - Lifetime JPH0680677B2 (ja) | 1988-01-05 | 1988-01-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680677B2 (ja) |
-
1988
- 1988-01-05 JP JP94688A patent/JPH0680677B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01179358A (ja) | 1989-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US5620907A (en) | Method for making a heterojunction bipolar transistor | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JPH09186172A (ja) | 集積電子装置 | |
| JPS58154267A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH0147014B2 (ja) | ||
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JPH05347313A (ja) | 高速半導体デバイスの極薄活性領域の製造方法 | |
| US5354696A (en) | Method of manufacturing a semiconductor device with a heterojunction by implantation with carbon-halogen compound | |
| US4983534A (en) | Semiconductor device and method of manufacturing the same | |
| JP3033155B2 (ja) | 半導体装置の製造方法 | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| EP0779652A2 (en) | Method for making a heterojunction bipolar transistor | |
| JPH0680677B2 (ja) | 半導体装置の製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US6521504B1 (en) | Semiconductor device and method of fabricating the same | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JPH06101450B2 (ja) | 半導体装置の製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3001601B2 (ja) | 半導体装置 | |
| JPH09181091A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01243582A (ja) | 半導体装置およびその製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 |