JPH0680635B2 - Method for forming backside sealing film for preventing autodoping - Google Patents
Method for forming backside sealing film for preventing autodopingInfo
- Publication number
- JPH0680635B2 JPH0680635B2 JP2217189A JP2217189A JPH0680635B2 JP H0680635 B2 JPH0680635 B2 JP H0680635B2 JP 2217189 A JP2217189 A JP 2217189A JP 2217189 A JP2217189 A JP 2217189A JP H0680635 B2 JPH0680635 B2 JP H0680635B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resist
- oxide film
- film
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路素子の製造方法に関するもの
で、さらに詳しくは、気相単結晶成長時に半導体基板か
らのオートドーピングを防止するための裏面シール膜の
形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and more specifically, to prevent autodoping from a semiconductor substrate during vapor phase single crystal growth. The present invention relates to a method for forming a back surface sealing film.
[従来の技術] 半導体製造技術において、各種の回路素子を形成する場
合、例えば、P型またはN型の半導体基板を用い、その
半導体基板に高濃度の埋込層を形成し、その上にP-型ま
たはN-型のエピタキシャル層を形成し、このエピタキシ
ャル層に各種回路素子を形成することが行われている。[Prior Art] When various circuit elements are formed in the semiconductor manufacturing technology, for example, a P-type or N-type semiconductor substrate is used, a high-concentration buried layer is formed on the semiconductor substrate, and P is formed thereon. - type or N - -type epitaxial layer of, to form various circuit elements has been performed on the epitaxial layer.
第5図には上記製造工程が詳細に示されている。この第
5図に基づいてその製造工程を詳細に説明する。FIG. 5 shows the above manufacturing process in detail. The manufacturing process will be described in detail with reference to FIG.
先ず、第5図(A)に示すような半導体基板(鏡面ウェ
ーハ)1を酸素あるいは水蒸気を含む酸化性雰囲気中で
高温処理し、第5図(B)に示すように、該半導体基板
1の全面に熱酸化膜2を形成する。次いで、第5図
(C)に示すように、半導体基板1の表面側の熱酸化膜
2の上にレジスト3を塗布する。ここでは、レジスト3
としてネガレジストを用いている。したがって、第5図
(D)に示すように、N+埋込層形成用のマスク4を用い
てレジスト3を部分的に感光させ、その後、現像を行え
ば、感光領域のレジスト3のみが残り、その他の領域の
レジスト3が除去される。つまり、N+埋込層形成予定部
の上のレジスト3のみが除去されて第5図(E)に示さ
れる状態となる。次いで、残ったレジスト3をハードベ
ークし、これをマスクとしてその下側の熱酸化膜2を選
択エッチングする。これによって、第5図(F)に示す
ように、N+埋込層形成予定部の上の熱酸化膜2が除去さ
れ、基板表面が露出する。このとき、同時に、半導体基
板1の側面および裏面の熱酸化膜2も除去される。次い
で、第5図(G)に示すように、マスクとして用いたレ
ジスト3を除去する。その後、半導体基板1の表面に残
った熱酸化膜2をマスクに第5図(H)に示すようにア
ンチモン(Sb)拡散を行ってN+埋込層5を形成する。次
いで、第5図(I)に示すように、マスクとされた上記
熱酸化膜2を除去する。次いで、第5図(J)に示すよ
うに、半導体基板1の上全面にP-型エピタキシャル層6
を形成する。First, a semiconductor substrate (mirror surface wafer) 1 as shown in FIG. 5 (A) is subjected to high temperature treatment in an oxidizing atmosphere containing oxygen or water vapor, and as shown in FIG. A thermal oxide film 2 is formed on the entire surface. Next, as shown in FIG. 5C, a resist 3 is applied on the thermal oxide film 2 on the front surface side of the semiconductor substrate 1. Here, the resist 3
Is used as a negative resist. Therefore, as shown in FIG. 5 (D), if the resist 3 is partially exposed using the mask 4 for forming the N + buried layer and then development is performed, only the resist 3 in the exposed region remains. , The resist 3 in other regions is removed. That is, only the resist 3 on the portion where the N + buried layer is to be formed is removed, and the state shown in FIG. 5 (E) is obtained. Then, the remaining resist 3 is hard-baked, and the thermal oxide film 2 thereunder is selectively etched using this as a mask. As a result, as shown in FIG. 5 (F), the thermal oxide film 2 on the N + buried layer formation planned portion is removed and the substrate surface is exposed. At this time, at the same time, the thermal oxide film 2 on the side surface and the back surface of the semiconductor substrate 1 is also removed. Then, as shown in FIG. 5G, the resist 3 used as the mask is removed. Then, using the thermal oxide film 2 remaining on the surface of the semiconductor substrate 1 as a mask, antimony (Sb) diffusion is performed to form an N + buried layer 5, as shown in FIG. Next, as shown in FIG. 5 (I), the thermal oxide film 2 used as a mask is removed. Then, as shown in FIG. 5 (J), the P − type epitaxial layer 6 is formed on the entire upper surface of the semiconductor substrate 1.
To form.
ところで、上記のようにして半導体装置を製造する場
合、アンチモン拡散の際に半導体基板1の側面部および
裏面部にもアンチモンが高濃度にドープされる。そし
て、その後に、半導体基板1の上にエピタキシャル層6
を形成する場合、オートドーピングの問題を生じる。こ
のオートドーピング現象は、半導体基板1からエピタキ
シャル層6への熱による固相拡散にもよるが、半導体基
板1における側面部および裏面部の不純物(アンチモ
ン)が気相中に一旦放出され、当該不純物がエピタキシ
ャル層6表面に移行されることによって生じる。By the way, in the case of manufacturing a semiconductor device as described above, the antimony is highly doped in the side surface portion and the back surface portion of the semiconductor substrate 1 during antimony diffusion. Then, after that, the epitaxial layer 6 is formed on the semiconductor substrate 1.
When forming, the problem of autodoping arises. This autodoping phenomenon depends on the solid phase diffusion due to heat from the semiconductor substrate 1 to the epitaxial layer 6, but the impurities (antimony) on the side surface and the back surface of the semiconductor substrate 1 are once released into the gas phase, and Are generated by being transferred to the surface of the epitaxial layer 6.
このようなオートドーピングが生じるとエピタキシャル
層6の不純物濃度が変化し、エピタキシャル層6内にお
いて不純物濃度が不均一化してしまう。特に、半導体基
板1とエピタキシャル層6界面近傍のエピタキシャル層
6中の不純物濃度が変動してしまい、所望のエピタキシ
ャル層6の不純物濃度までに到達するのに相当のエピタ
キシャル層6が無駄になる。When such autodoping occurs, the impurity concentration of the epitaxial layer 6 changes, and the impurity concentration in the epitaxial layer 6 becomes nonuniform. In particular, the impurity concentration in the epitaxial layer 6 near the interface between the semiconductor substrate 1 and the epitaxial layer 6 fluctuates, and a considerable amount of the epitaxial layer 6 is wasted in reaching the desired impurity concentration in the epitaxial layer 6.
そこで、従来、上記のような不都合を回避するため、ア
ンチモン拡散を行う前に半導体基板1の裏面に熱酸化膜
2からなる裏面シール膜を形成し、当該シール膜によっ
て半導体基板1の裏面部への不純物ドープを防止するよ
うにしていた。Therefore, conventionally, in order to avoid the above-mentioned inconvenience, a back surface sealing film made of the thermal oxide film 2 is formed on the back surface of the semiconductor substrate 1 before the antimony diffusion, and the back surface portion of the semiconductor substrate 1 is formed by the sealing film. It was intended to prevent the impurity doping.
具体的には、第5図(E)に示す工程の後、半導体基板
1の裏面にレジストを塗付し(第6図(A))、N+埋込
層形成のための熱酸化膜2の選択エッチングの後に第6
図(B)に示すように半導体基板1の裏面に熱酸化膜2
からなる裏面シール膜を残し、このシール膜をつけた状
態で第6図(C)に示すようにアンチモン拡散を行って
いた。このようにすれば、アンチモン拡散の際に半導体
基板1の裏面部にアンチモンが拡散されるのが防止され
る。これによって、エピタキシャル層6の形成の際に該
エピタキシャル層6へアンチモンが移行されるのが可及
的に防止される。Specifically, after the step shown in FIG. 5E, a resist is applied to the back surface of the semiconductor substrate 1 (FIG. 6A), and the thermal oxide film 2 for forming the N + buried layer is formed. 6th after selective etching of
As shown in FIG. 1B, the thermal oxide film 2 is formed on the back surface of the semiconductor substrate 1.
The back side sealing film made of was left and the antimony diffusion was performed as shown in FIG. 6 (C) with this sealing film attached. This prevents antimony from diffusing into the back surface of the semiconductor substrate 1 during antimony diffusion. This prevents the transfer of antimony to the epitaxial layer 6 when forming the epitaxial layer 6 as much as possible.
[発明が解決しようとする課題] ところで、半導体基板1の裏面へのレジスト7の塗布
は、従来、手作業によって行われていた。なぜなら、例
えば、半導体基板1の裏面にスピンナを用いてレジスト
7を塗布する場合には、スピンナのチャックとレジスト
3との間にパーティクル(塵埃)がはさみ込まれ、レジ
スト3が損傷して該レジストにピンホール等が形成され
るからである。[Problems to be Solved by the Invention] By the way, conventionally, the coating of the resist 7 on the back surface of the semiconductor substrate 1 has been performed manually. This is because, for example, when the resist 7 is applied to the back surface of the semiconductor substrate 1 by using a spinner, particles (dust) are trapped between the chuck of the spinner and the resist 3, and the resist 3 is damaged and the resist is damaged. This is because a pinhole or the like is formed in the.
しかし、レジスト7の塗布を手作業で行うとすれば、製
造ラインの自動化が図れなくなるばかりか、製造ライン
におけるフループットが悪くなってしまうという問題が
あった。However, if the resist 7 is applied manually, there is a problem that not only the production line cannot be automated, but also the fleutot in the production line becomes worse.
本発明は、かかる問題点に鑑みなされたもので、製造ラ
インの自動化が図れ、かつ製造ラインにおけるスループ
ット向上に資する裏面シール膜の形成方法を提供するこ
とを目的としている。The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for forming a backside seal film, which enables automation of a manufacturing line and contributes to improvement of throughput in the manufacturing line.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Means for Solving the Problems] The outline of the typical inventions among the inventions disclosed in the present application will be described below.
本発明は、半導体基板の裏面に酸化膜からなるシール膜
を形成するにあたり、半導体基板の表裏全面に酸化膜を
形成し、上記半導体基板の表面側の上記酸化膜の上に写
真蝕刻のためのレジストを塗布し、次いで、写真蝕刻技
術によって現像した後ベークし、さらに該レジスト膜の
上に水溶性樹脂からなる保護膜を形成し、次いで、上記
半導体基板の裏面の酸化膜の上にレジスト膜を塗布し、
その後、上記保護膜を除去し、残存する上記レジストを
利用して上記半導体基板表面の酸化膜を該レジスト開孔
パターンに従ってエッチングし、上記半導体基板の裏面
に酸化膜からな裏面シール膜を形成するようにしたもの
である。The present invention, when forming a seal film made of an oxide film on the back surface of a semiconductor substrate, forms an oxide film on the entire front and back surfaces of the semiconductor substrate and forms a photoetching film on the oxide film on the front surface side of the semiconductor substrate. A resist is applied, followed by development by a photo-etching technique and baking, and then a protective film made of a water-soluble resin is formed on the resist film, and then a resist film is formed on the oxide film on the back surface of the semiconductor substrate. And apply
After that, the protective film is removed, and the oxide film on the surface of the semiconductor substrate is etched according to the resist opening pattern by using the remaining resist to form a back surface seal film made of an oxide film on the back surface of the semiconductor substrate. It was done like this.
[作用] 上記した手段によれば、半導体基板の表面側にレジスト
を形成した後、該レジスト上に水溶性樹脂からなる保護
膜を形成し、半導体基板の裏面側にレジストを塗布する
ようにしているので、チャッキングの際に半導体基板の
表面側レジストは保護膜によって保護されることにな
る。したがって、手作業によってレジストを塗布する必
要がなくなるという作用によって、半導体装置の製造ラ
インの自動化およびスループットの向上が図れることに
なる。[Operation] According to the above means, after forming the resist on the front surface side of the semiconductor substrate, the protective film made of the water-soluble resin is formed on the resist, and the resist is applied on the back surface side of the semiconductor substrate. Therefore, the resist on the front surface side of the semiconductor substrate is protected by the protective film during chucking. Therefore, the effect of eliminating the need to manually apply the resist enables automation of the semiconductor device manufacturing line and improvement of throughput.
[実施例] 以下、本発明に係るオートドーピング防止用裏面シール
膜の形成方法の実施例を図面に基づいて説明する。[Embodiment] An embodiment of a method for forming a backside sealing film for preventing autodoping according to the present invention will be described below with reference to the drawings.
第2図には上記製造工程が詳細に示されている。この第
2図に基づいてその製造工程を詳細に説明する。FIG. 2 shows the above manufacturing process in detail. The manufacturing process will be described in detail with reference to FIG.
先ず、第2図(A)に示すような半導体基板(鏡面ウェ
ーハ)11を酸素あるいは水蒸気を含む酸化性雰囲気中で
高温処理し、第2図(B)に示すように、該半導体基板
11の表裏全面に熱酸化膜12を形成する。次いで、第2図
(C)に示すように、半導体基板11の表面側の熱酸化膜
12の上にスピンナによってレジスト13を塗布する。ここ
では、レジスト13としてネガレジストを用いている。し
たがって、第2図(D)に示すように、N+埋込層形成用
のマスク14aを用いてレジスト13を部分的に感光させ、
その後、現像を行えば、感光領域のレジスト13のみが残
り、その他の領域のレジスト13が除去される。つまり、
N+埋込層形成予定部の上のレジスト13のみが除去されて
第2図(E)に示される状態となる。その後、残りのレ
ジスト13のベークを行った。First, a semiconductor substrate (mirror wafer) 11 as shown in FIG. 2 (A) is subjected to high temperature treatment in an oxidizing atmosphere containing oxygen or water vapor, and as shown in FIG.
A thermal oxide film 12 is formed on the entire front and back surfaces of 11. Then, as shown in FIG. 2C, a thermal oxide film on the front surface side of the semiconductor substrate 11 is formed.
A resist 13 is applied onto 12 by a spinner. Here, a negative resist is used as the resist 13. Therefore, as shown in FIG. 2D, the resist 13 is partially exposed by using the mask 14a for forming the N + buried layer,
After that, if development is performed, only the resist 13 in the photosensitive area remains, and the resist 13 in the other areas is removed. That is,
Only the resist 13 on the portion where the N + buried layer is to be formed is removed, and the state shown in FIG. After that, the remaining resist 13 was baked.
この状態で、第2図(F)に示すように半導体基板11の
表面全体にスピンナによってポリビニルアルコール樹脂
等の水溶性樹脂からなる保護膜18を塗布した後、第2図
(G)に示すように同じくスピンナによって半導体基板
11の裏面側の熱酸化膜12の上にレジスト17を塗布する。
具体的には、第1図(A)に示すように半導体基板11の
裏面側をチャック19に吸着させ、その状態で、固形分15
%のポリビニルアルコール溶液を5cc程度半導体基板11
の表面に滴下し、半導体基板11を800rpmで1.0秒高速回
転させ、余分なポリビニルアルコール溶液を振り切る。
次いで、半導体基板11を3000rpmで9.0秒回転させて膜形
成、乾燥を行う。その後、110℃、25秒のベーキングを
2回行う。これによって10000Å以上の膜厚を持つ保護
膜18を形成する。その後、第1図(B)に示すように半
導体基板11を裏返してチャック19に半導体基板11の表面
側を吸着させレジスト17を塗布する。In this state, a protective film 18 made of a water-soluble resin such as polyvinyl alcohol resin is applied by a spinner on the entire surface of the semiconductor substrate 11 as shown in FIG. 2 (F), and then as shown in FIG. 2 (G). Also on the semiconductor substrate by spinner
A resist 17 is applied on the thermal oxide film 12 on the back surface side of 11.
Specifically, as shown in FIG. 1 (A), the back surface side of the semiconductor substrate 11 is adsorbed to the chuck 19, and the solid content 15
% Polyvinyl alcohol solution about 5cc Semiconductor substrate 11
Then, the semiconductor substrate 11 is spun at 800 rpm for 1.0 second at high speed to shake off excess polyvinyl alcohol solution.
Next, the semiconductor substrate 11 is rotated at 3000 rpm for 9.0 seconds to form a film and dry it. After that, baking is performed twice at 110 ° C. for 25 seconds. As a result, the protective film 18 having a film thickness of 10,000 Å or more is formed. Thereafter, as shown in FIG. 1 (B), the semiconductor substrate 11 is turned upside down, and the surface of the semiconductor substrate 11 is attracted to the chuck 19 and the resist 17 is applied.
以上のようにして半導体基板1の裏面側にレジスト17が
塗布されたなら、第2図(H)に示すように、半導体基
板11の純水リンスを行って上記保護膜18を除去する。そ
の後、半導体基板11の残存レジスト13,17をマスクにそ
の下側の熱酸化膜12を選択エッチングする。これによっ
て、第2図(I)に示すように、半導体基板表面のN+埋
込層形成予定部の上の熱酸化膜12が除去される。次い
で、第2図(J)に示す如くレジスト13,17の両方を除
去した後、残った熱酸化膜12をマスクにアンチモン(S
b)拡散を行って第2図(K)に示すようにN+埋込層15
を形成する。このようにすれば、アンチモンが半導体基
板11の裏面部にドープされるのが防止できる。次いで、
第2図(L)に示すように、マスクとされた上記熱酸化
膜12を除去する。その後、第2図(M)に示すように、
半導体基板11を酸素あるいは水蒸気を含む酸化性雰囲気
中で高温処理し、半導体基板11の表裏全面に熱酸化膜12
を形成する。次いで、第2図(N)に示すように、半導
体基板11の表面側の熱酸化膜12の上にレジスト13を塗布
する。ここでは、レジスト13としてネガレジストを用い
ている。したがって、第2図(O)に示すように、P+埋
込層形成用のマスク14bを用いてレジスト13を部分的に
感光させ、その後、現像を行えば、感光領域のレジスト
13のみが残り、その他の領域レジスト13が除去される。
つまり、P+埋込層形成予定部の上のレジスト13のみが除
去されて第2図(P)に示される状態となる。その後、
残りのレジスト13をベークする。After the resist 17 is applied to the back surface side of the semiconductor substrate 1 as described above, the semiconductor substrate 11 is rinsed with pure water to remove the protective film 18, as shown in FIG. After that, the thermal oxide film 12 thereunder is selectively etched by using the residual resists 13 and 17 of the semiconductor substrate 11 as a mask. As a result, as shown in FIG. 2 (I), the thermal oxide film 12 on the portion where the N + buried layer is to be formed on the surface of the semiconductor substrate is removed. Then, after removing both resists 13 and 17 as shown in FIG. 2 (J), antimony (S
b) Diffusion is performed to form an N + buried layer 15 as shown in FIG. 2 (K).
To form. By doing so, it is possible to prevent the back surface portion of the semiconductor substrate 11 from being doped with antimony. Then
As shown in FIG. 2L, the thermal oxide film 12 used as a mask is removed. After that, as shown in FIG.
The semiconductor substrate 11 is subjected to high temperature treatment in an oxidizing atmosphere containing oxygen or water vapor, and a thermal oxide film 12 is formed on the entire front and back surfaces of the semiconductor substrate 11.
To form. Next, as shown in FIG. 2N, a resist 13 is applied on the thermal oxide film 12 on the front surface side of the semiconductor substrate 11. Here, a negative resist is used as the resist 13. Therefore, as shown in FIG. 2 (O), if the resist 13 is partially exposed by using the mask 14b for forming the P + buried layer, and then development is performed, the resist in the exposed area is formed.
Only 13 remains, and the other region resist 13 is removed.
That is, only the resist 13 on the P + buried layer formation planned portion is removed and the state shown in FIG. 2 (P) is obtained. afterwards,
Bake the remaining resist 13.
この状態で、第2図(Q)に示すように、半導体基板11
の表面側に水溶性樹脂からなる保護膜18を形成し、さら
に、第2図(R)に示すように、半導体基板11の裏面側
の熱酸化膜12の上にレジスト17を塗布する。このレジス
ト17の塗布は第1図(A),(B)に示すと同様な方法
によって行われる。In this state, as shown in FIG. 2 (Q), the semiconductor substrate 11
A protective film 18 made of a water-soluble resin is formed on the front surface side of, and a resist 17 is applied on the thermal oxide film 12 on the back surface side of the semiconductor substrate 11, as shown in FIG. The application of the resist 17 is carried out by the same method as shown in FIGS.
次に、第2図(S)に示すように、半導体基板11の純水
リンスを行って上記保護膜18を除去する。その後、残っ
たレジスト13をマスクに熱酸化膜12を選択エッチングす
る。これによって、第2図(T)に示すように、P+埋込
層形成予定部の熱酸化膜12が除去される。その後、第2
図(U)に示すように、マスクとなったレジスト13,17
を除去する。次いで、第2図(V)に示すように、残っ
た熱酸化膜12をマスクにボロン(B)拡散を行ってP+埋
込層20を形成する。このようにすれば、ボロンが半導体
基板11の裏面部にドープされるのが防止できる。次い
で、第2図(W)に示すように、マスクとされた上記熱
酸化膜12を除去する。次いで、第2図(X)に示すよう
に半導体基板11の上全面にP-型エピタキシャル層16を形
成する。Next, as shown in FIG. 2 (S), the semiconductor substrate 11 is rinsed with pure water to remove the protective film 18. Then, the thermal oxide film 12 is selectively etched using the remaining resist 13 as a mask. As a result, as shown in FIG. 2 (T), the thermal oxide film 12 in the P + buried layer formation planned portion is removed. Then the second
As shown in FIG. (U), the resists 13 and 17 used as masks
To remove. Next, as shown in FIG. 2 (V), boron (B) diffusion is performed using the remaining thermal oxide film 12 as a mask to form a P + buried layer 20. By doing so, it is possible to prevent the back surface portion of the semiconductor substrate 11 from being doped with boron. Next, as shown in FIG. 2 (W), the thermal oxide film 12 used as a mask is removed. Then, as shown in FIG. 2 (X), a P − type epitaxial layer 16 is formed on the entire upper surface of the semiconductor substrate 11.
上記のようにして半導体基板11の裏面に熱酸化膜12から
なるシール膜を形成するようにすれば下記のような効果
が得られることになる。If the sealing film made of the thermal oxide film 12 is formed on the back surface of the semiconductor substrate 11 as described above, the following effects can be obtained.
即ち、半導体基板11の表面側に保護膜18を形成し、この
保護膜18を通じて半導体基板11をチャッキングしてレジ
スト17を半導体基板11の裏面側に塗布するようにしてい
るので、チャッキングの際に半導体基板11の表面側レジ
スト13に損傷を与えなくなる。したがって、手作業によ
ってレジスト17を塗布する必要がなくなるという作用に
よって、半導体装置の製造ラインの自動化およびスルー
プットの向上が図れることになる。That is, the protective film 18 is formed on the front surface side of the semiconductor substrate 11, and the semiconductor substrate 11 is chucked through the protective film 18 so that the resist 17 is applied to the back surface side of the semiconductor substrate 11. At this time, the front surface side resist 13 of the semiconductor substrate 11 is not damaged. Therefore, the effect of eliminating the need to manually apply the resist 17 enables automation of the semiconductor device manufacturing line and improvement of throughput.
上記の効果を裏付けるため下記の実験を行った。The following experiments were conducted to support the above effects.
この実験は、下表に示すように、何等の処理も施さない
半導体基板(サンプル1)と、表面レジスト塗布をし裏
面コートを行っていない半導体基板(サンプル2)と、
保護膜18を形成しないでスピンナによってレジストコー
トを行った半導体基板(サンプル3)と、本実施例の半
導体基板(サンプル4)についてのパーティクル(ピン
ホールを含む)の発生状況をサーフスキャンによって調
べた。下表において×は当該工程を経ていないことを示
し、○は当該工程を経たことを示している。かかるホト
リソグラフィ工程は、雰囲気の清浄度がクラス100で、
それぞれの工程は次の条件で行なわれた。In this experiment, as shown in the table below, a semiconductor substrate that was not subjected to any treatment (Sample 1), a semiconductor substrate that was coated with a front surface resist and was not coated with a back surface (Sample 2),
The generation state of particles (including pinholes) was examined by surf scan for the semiconductor substrate (Sample 3) on which the resist coating was performed by the spinner without forming the protective film 18 and the semiconductor substrate (Sample 4) of this example. . In the table below, x indicates that the process has not been performed, and o indicates that the process has been performed. In this photolithography process, the cleanliness of the atmosphere is class 100,
Each step was performed under the following conditions.
(1)レジストコート工程 ネガレジストOMR-85(30cp)を、半導体基板11を5000rp
mで高速回転させながら塗布し、半導体基板19の表面側
に7000Åの厚さにレジスト13を形成した。その後、110
℃、25秒のベーキングを2回行った。(1) Resist coating process Negative resist OMR-85 (30 cp) and semiconductor substrate 11 5000 rp
Application was performed while rotating at high speed at m, and a resist 13 was formed on the surface side of the semiconductor substrate 19 to a thickness of 7,000 Å. Then 110
The baking was performed twice at 25 ° C. for 25 seconds.
(2)アライメント工程 コンタクトアライナを用いて3.6mW/cm2の照度で3.0秒露
光した。(2) Alignment process The contact aligner was used to expose for 3.0 seconds with an illuminance of 3.6 mW / cm 2 .
(3)現像工程 現像液としてキシレンを用い10秒間のスプレー現像を行
った。さらに、リンス液として酢酸ブチルで洗浄した
後、150℃、25秒のベーキングを2回行った。(3) Developing Step Xylene was used as a developing solution and spray development was performed for 10 seconds. Furthermore, after washing with butyl acetate as a rinse liquid, baking was performed twice at 150 ° C. for 25 seconds.
(3)保護膜塗布工程 固形分15%のポリビニルアルコール溶液を5cc程度半導
体基板11の表面に滴下し、半導体基板11を3000rpmで10
秒回転させて膜形成、乾燥を行った。その後、110℃、2
5秒のベーキングを2回行った。これによって10000Åの
膜厚を持つ保護膜18を形成した。(3) Protective film coating process A polyvinyl alcohol solution having a solid content of 15% is dropped onto the surface of the semiconductor substrate 11 in an amount of about 5 cc, and the semiconductor substrate 11 is rotated at 3000 rpm for 10 minutes.
It was rotated for 2 seconds to form a film and dried. Then 110 ℃, 2
It was baked for 5 seconds twice. As a result, the protective film 18 having a film thickness of 10,000 Å was formed.
(4)裏面コート工程 ネガレジストOMR-85A(30cp)を、半導体基板11を3000r
pmで高速回転させながら半導体基板19の裏面側に塗布
し、10000Åの厚さにレジスト17を形成した。なお、こ
の工程ではベーキングを行わなかった。(4) Backside coating process Negative resist OMR-85A (30cp) and semiconductor substrate 11 3000r
While rotating at high speed at pm, it was applied on the back surface side of the semiconductor substrate 19 to form a resist 17 with a thickness of 10000Å. No baking was performed in this step.
(5)エッチング工程 エッチング液として1:9バッファードフッ酸を用いて60
分間のエッチングを行った。この工程ではピンホールを
太らせるため、かなりのオーバエッチングを行った。(5) Etching process 60 using 1: 9 buffered hydrofluoric acid as an etching solution.
Minute etching was performed. In this step, a considerable amount of over-etching was performed to thicken the pinhole.
(6)洗浄工程 H2SO4・H2O2(110℃)での洗浄、希フッ酸での洗浄、NH4
OH・H2O2(80℃)での洗浄、超音波洗浄、イソプロピル
アルコールによる蒸気洗浄を各々10分間行った。(6) Cleaning process Cleaning with H 2 SO 4 · H 2 O 2 (110 ° C), cleaning with dilute hydrofluoric acid, NH 4
Cleaning with OH · H 2 O 2 (80 ° C.), ultrasonic cleaning, and steam cleaning with isopropyl alcohol were performed for 10 minutes each.
第3図(A)〜(D)にはサンプル1、サンプル2、サ
ンプル3およびサンプル4に対応するパーティクルの発
生状況が示されている。なお、第3図(A)〜(D)の
縦軸にはパーティクル数が、横軸にはパーティクルサイ
ズが示されている。 FIGS. 3A to 3D show the generation states of particles corresponding to Sample 1, Sample 2, Sample 3 and Sample 4. 3A to 3D, the vertical axis represents the number of particles and the horizontal axis represents the particle size.
ここで、第3図(A)のサンプル1にあっては、半導体
基板11をホトリソグラフィ工程の雰囲気に放置したとき
の表面のパーティクル数がカウントされている。また、
第3図(B)〜(D)のサンプル2〜4では、パーティ
クルとは熱酸化膜12に形成されたピンホールを意味して
いる。即ち、サンプル1〜4では、パーティクルによっ
て傷付けられたフォトレジスト13を用いてホトリソグラ
フィ工程を行った後に熱酸化膜12に生じたピンホールを
計測した。この場合のピンホールはオーバエッチング
(通常は15分のエッチングであるが60分のエッチング)
を行って実際よりもピンホールを太らせている。Here, in the sample 1 of FIG. 3A, the number of particles on the surface when the semiconductor substrate 11 is left in the atmosphere of the photolithography process is counted. Also,
In Samples 2 to 4 of FIGS. 3B to 3D, particles mean pinholes formed in the thermal oxide film 12. That is, in Samples 1 to 4, the pinhole generated in the thermal oxide film 12 was measured after performing the photolithography process using the photoresist 13 damaged by the particles. The pinhole in this case is over-etched (usually 15 minutes etching but 60 minutes etching)
Going to make the pinhole thicker than it actually is.
これらの図面からは、保護膜18を形成しないスピンナに
よってレジストコートを行ったサンプル3では2.31μm2
以上のパーティクルの数が桁違いに多く、本実施例の半
導体基板即ちサンプル4では2.31μm2以上のパーティク
ルの数が著しく低減し、表面側レジスト13を設け裏面コ
ートを行わないサンプル2と略同様のパーティクル数と
なっていることが分かる。From these drawings, it can be seen that in the sample 3 in which the resist coating is performed by the spinner without forming the protective film 18, 2.31 μm 2
The number of the above particles is incomparably large, and the number of particles of 2.31 μm 2 or more is remarkably reduced in the semiconductor substrate of the present embodiment, that is, sample 4, and is substantially the same as sample 2 in which the front surface side resist 13 is provided and the back surface coating is not performed. It can be seen that the number of particles is.
また、第4図は保護膜18の厚さとパーティクル数の関係
を示したもので、保護膜18の厚さが厚いほどパーティク
ルの数が低減していることが確認される。この第4図は
4枚の半導体基板の平均値と変動幅を示している。Further, FIG. 4 shows the relationship between the thickness of the protective film 18 and the number of particles, and it is confirmed that the thicker the protective film 18, the smaller the number of particles. FIG. 4 shows the average value and fluctuation range of four semiconductor substrates.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments and various modifications can be made without departing from the scope of the invention. Nor.
例えば、上記実施例では、半導体基板11の裏面保護膜の
形成にあたって、半導体基板11の表面側にポリビニルア
ルコールから構成される水溶性保護膜を形成するように
しているが、水溶性の樹脂としてセルロース誘導体を用
いるようにしても良い。For example, in the above embodiment, in forming the back surface protective film of the semiconductor substrate 11, a water-soluble protective film made of polyvinyl alcohol is formed on the front surface side of the semiconductor substrate 11, but cellulose is used as the water-soluble resin. You may make it use a derivative.
[発明の効果] 本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。[Effects of the Invention] The typical effects of the invention disclosed in the present application will be described below.
即ち、本発明は、半導体基板からのオートドーピングを
防止するために半導体基板の裏面に酸化膜からなるシー
ル膜を形成するにあたり、半導体基板の全面に酸化膜を
形成し、該半導体基板の表面側の上記酸化膜の上に写真
蝕刻用のレジスト膜を塗布し、さらに通常の該写真蝕刻
技術によって現像ベークし、さらに該レジスト膜の上に
水溶性樹脂を塗布し、次いで、半導体基板の裏面の酸化
膜の上にレジスト膜を塗布し、その後、水溶性樹脂を除
去し、上記レジストをマスクに上記酸化膜をエッチング
し、半導体基板の裏面に残った酸化膜を裏面シール膜と
して利用するようにしたので、チャッキングの際に半導
体基板1の表面側レジストに損傷を与えなくなる。した
がって、手作業によってレジスト塗布の必要がなくな
り、半導体装置の製造ラインの自動化およびスループッ
トの向上が図れることになる。That is, according to the present invention, in forming a seal film made of an oxide film on the back surface of the semiconductor substrate in order to prevent autodoping from the semiconductor substrate, the oxide film is formed on the entire surface of the semiconductor substrate and the front surface side of the semiconductor substrate is formed. A resist film for photo-etching is applied on the oxide film, and development baking is performed by the usual photo-etching technique, and a water-soluble resin is applied on the resist film, and then a back surface of the semiconductor substrate is coated. Apply a resist film on the oxide film, then remove the water-soluble resin, etch the oxide film using the resist as a mask, and use the oxide film remaining on the back surface of the semiconductor substrate as a back surface sealing film. Therefore, the front side resist of the semiconductor substrate 1 is not damaged during chucking. Therefore, it is not necessary to apply the resist manually, so that the manufacturing line of the semiconductor device can be automated and the throughput can be improved.
また本発明の方法は、手作業でホトレジストをパターン
ニングした熱酸化半導体基板の裏面にホトレジストコー
ティングを行う場合にも、直接基板表面のレジスト膜に
器具その他が接触することがないので、該レジスト膜の
保護及び表面への裏面コート用レジストの回り込み、汚
れの防止に効果的である。Further, the method of the present invention, even when performing the photoresist coating on the back surface of the thermally-oxidized semiconductor substrate that is manually patterned photoresist, since the instrument or the like does not directly contact the resist film on the substrate surface, the resist film It is effective for protecting the surface of the film and for preventing the back side coating resist from wrapping around the surface and preventing stains.
第1図(A),(B)は実施例の保護膜の形成工程およ
びレジスト塗布工程を示す半導体基板およびチャックの
一部縦断面図、 第2図(A)〜(X)は実施例の各工程を示す縦断面
図、 第3図(A)〜(D)は各種サンプルのパーティクルの
発生状況を示すグラフ、 第4図は保護膜の厚さとパーティクル数との関係を示す
グラフ、 第5図(A)〜(J)は従来の半導体製造工程を示す半
導体基板の各工程での縦断面図、 第6図(A)〜(C)は裏面シール膜の形成工程を示す
半導体基板の各工程での縦断面図である。 11…半導体基板、12…酸化膜、13,17…レジスト、18…
保護膜。1 (A) and 1 (B) are partial vertical cross-sectional views of a semiconductor substrate and a chuck showing a protective film forming process and a resist coating process of the embodiment, and FIGS. 2 (A) to (X) are of the embodiment. FIG. 3A to FIG. 3D are graphs showing the generation status of particles of various samples, FIG. 4 is a graph showing the relationship between the thickness of the protective film and the number of particles, and FIG. FIGS. 6A to 6J are vertical cross-sectional views of respective steps of a semiconductor substrate showing a conventional semiconductor manufacturing process, and FIGS. 6A to 6C are semiconductor substrate showing a back seal film forming process. It is a longitudinal section in a process. 11 ... Semiconductor substrate, 12 ... Oxide film, 13, 17 ... Resist, 18 ...
Protective film.
Claims (2)
半導体基板からのオートドーピングを防止するために上
記半導体基板の裏面に酸化膜からなるシール膜を形成す
るにあたり、半導体基板の表裏全面に酸化膜を形成し、
上記半導体基板の表面側の上記酸化膜の上に写真蝕刻の
ためのレジストを塗布し、次いで、写真蝕刻技術によっ
て現像した後ベークし、さらに該レジストの上に水溶性
樹脂からなる保護膜を形成し、次いで、上記半導体基板
の裏面側の酸化膜の上にレジストを塗布し、その後、上
記保護膜を除去し、残存する上記レジストを利用して上
記半導体基板表面の酸化膜を該レジスト開孔パターンに
従ってエッチングし、上記半導体基板の裏面に酸化膜か
らなる裏面シール膜を形成するようにしたことを特徴と
するオートドーピング防止用裏面シール膜の形成方法。1. When growing a vapor phase single crystal of an integrated circuit device structure,
In forming a seal film made of an oxide film on the back surface of the semiconductor substrate to prevent autodoping from the semiconductor substrate, an oxide film is formed on the entire front and back surfaces of the semiconductor substrate,
A resist for photo-etching is applied on the oxide film on the surface side of the semiconductor substrate, then developed by photo-etching technique and baked, and a protective film made of a water-soluble resin is formed on the resist. Then, a resist is applied on the oxide film on the back surface side of the semiconductor substrate, then the protective film is removed, and the remaining resist is used to open the oxide film on the surface of the semiconductor substrate into the resist opening. A method for forming a backside sealing film for preventing autodoping, which is characterized by etching according to a pattern to form a backside sealing film made of an oxide film on the backside of the semiconductor substrate.
ル樹脂を用いたことを特徴とする請求項1記載のオート
ドーピング防止用裏面シール膜の形成方法。2. The method for forming a backside sealing film for preventing autodoping according to claim 1, wherein a polyvinyl alcohol resin is used as the water-soluble resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2217189A JPH0680635B2 (en) | 1989-01-30 | 1989-01-30 | Method for forming backside sealing film for preventing autodoping |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2217189A JPH0680635B2 (en) | 1989-01-30 | 1989-01-30 | Method for forming backside sealing film for preventing autodoping |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02201927A JPH02201927A (en) | 1990-08-10 |
JPH0680635B2 true JPH0680635B2 (en) | 1994-10-12 |
Family
ID=12075360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2217189A Expired - Fee Related JPH0680635B2 (en) | 1989-01-30 | 1989-01-30 | Method for forming backside sealing film for preventing autodoping |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0680635B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8901010B2 (en) * | 2013-03-15 | 2014-12-02 | Sunpower Corporation | Methods for improving solar cell lifetime and efficiency |
-
1989
- 1989-01-30 JP JP2217189A patent/JPH0680635B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02201927A (en) | 1990-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0748491B2 (en) | Method for manufacturing integrated circuit semiconductor device | |
JPH0680635B2 (en) | Method for forming backside sealing film for preventing autodoping | |
US5858861A (en) | Reducing nitride residue by changing the nitride film surface property | |
CN109557774A (en) | Photoresist minimizing technology and aluminum manufacturing procedure process | |
JP3080400B2 (en) | Semiconductor device | |
JP2764682B2 (en) | Semiconductor substrate manufacturing method and apparatus | |
CN114188213B (en) | Method for solving problem of transmission failure of silicon carbide wafer | |
TWI845160B (en) | Silicon Wafer Processing Methods | |
JPH0122731B2 (en) | ||
JPS63152155A (en) | Manufacture of semiconductor device | |
KR100798802B1 (en) | Method of forming isolation of semiconductor device | |
KR20000061508A (en) | Method for fabricating a trench isolation | |
KR930008845B1 (en) | Device for seprating method of semiconductor apparatus | |
JPS6066821A (en) | Manufacture of semiconductor device | |
JPS62193261A (en) | Manufacture of semiconductor device | |
JPH01125938A (en) | Manufacture of semiconductor device | |
JPS61112331A (en) | Manufacture of semiconductor device | |
JPS6215825A (en) | Processing method for semiconductor wafer | |
CN113140500A (en) | Method for manufacturing semiconductor structure | |
JPS628018B2 (en) | ||
JPH043661B2 (en) | ||
JPH02240927A (en) | Manufacture of insulating film for isolation of element in semiconductor device | |
JPH03201536A (en) | Manufacture of semiconductor device | |
JPH01276754A (en) | Manufacture of cmos semiconductor device | |
JPS60130173A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20071012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20081012 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |