JPH0679033B2 - 半導体加速度センサ - Google Patents
半導体加速度センサInfo
- Publication number
- JPH0679033B2 JPH0679033B2 JP32158987A JP32158987A JPH0679033B2 JP H0679033 B2 JPH0679033 B2 JP H0679033B2 JP 32158987 A JP32158987 A JP 32158987A JP 32158987 A JP32158987 A JP 32158987A JP H0679033 B2 JPH0679033 B2 JP H0679033B2
- Authority
- JP
- Japan
- Prior art keywords
- stopper
- protrusion
- weight
- fixed portion
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 この発明は、バッチ処理で形成可能なストッパ構造を有
する半導体加速度センサに関する。
する半導体加速度センサに関する。
従来の半導体加速度センサとしては、例えば、アイ イ
ー イー イー エレクトロン デバイセス（IEEE Ele
ctron Devices,vol.ED-26,No.12,p.1911,Dec.1979 “A
Batch-Fabricated Silicon Accelerometer"）に記載さ
れているものがある。
ー イー イー エレクトロン デバイセス（IEEE Ele
ctron Devices,vol.ED-26,No.12,p.1911,Dec.1979 “A
Batch-Fabricated Silicon Accelerometer"）に記載さ
れているものがある。
第２図は、上記の装置の斜視図及びＡ−Ａ′、Ｂ−Ｂ′
断面図である。
断面図である。
第２図において、21はSi基板、22はSi片持梁、23はSiお
もり、24は空隙、25はピエゾ抵抗である。
もり、24は空隙、25はピエゾ抵抗である。
第２図に示す半導体加速度センサにおいては、加速度が
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。
また、上記のセンサチップの実装構造としては、第３図
（斜視図及びＸ−Ｘ′断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
２つのストッパで挾んだ構造となっている。
（斜視図及びＸ−Ｘ′断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
２つのストッパで挾んだ構造となっている。
しかしながら、上記のような構造の加速度センサにおい
ては、次のごとき問題がある。
ては、次のごとき問題がある。
まず第１に、上記の構造では、梁を形成してからストッ
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと梁の破壊を招き、歩留りが
低下するという問題がある。
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと梁の破壊を招き、歩留りが
低下するという問題がある。
第２に、ストッパ形成工程が複雑になり、コストが上昇
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって１チッ
プ当りのコスト低減を図ることであり、IC製造で明らか
なように、ウェハ状に多数のチップを作り、同時に処理
することによって安定した品質でコストの安い製品を生
産できるのであるが、第３図のように梁形成後に上下ス
トッパを接着して形成する構造ではコストが大幅に上昇
してしまう。
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって１チッ
プ当りのコスト低減を図ることであり、IC製造で明らか
なように、ウェハ状に多数のチップを作り、同時に処理
することによって安定した品質でコストの安い製品を生
産できるのであるが、第３図のように梁形成後に上下ス
トッパを接着して形成する構造ではコストが大幅に上昇
してしまう。
第３に、ストッパ形成の困難さの問題がある。すなわ
ち、第３図の構造では、梁の設計によってはストッパと
おもりの距離を数μｍ〜数十μｍの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなる、とい
う問題がある。
ち、第３図の構造では、梁の設計によってはストッパと
おもりの距離を数μｍ〜数十μｍの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなる、とい
う問題がある。
更に、前記のごとき加速度センサにおいては、他軸感度
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離（第３図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔）を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離（第３図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔）を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。
本発明は、上記のごとき従来技術の種々の問題を解決す
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。
上記の問題を解決するため、本発明においては、加速度
検出方向すなわち上記梁部が歪む方向を垂直方向、それ
と直角方向を水平方向とした場合に、上記おもり部の上
記固定部と対向する部分に設けられた複数の第１突起部
と、上記固定部の上記おもり部と対向する部分に設けら
れ、上記第１突起部と水平方向で相互に所定間隔を開け
て凹凸状に入り組んだ複数の第２突起部と、上記第１突
起部と第２突起部の所定の突起部について間に他方の突
起部を挾んで隣合う二個の突起部間を接続し、かつ間に
ある他方の突起部と垂直方向で所定間隔を開けて跨ぐよ
うに形成されたストッパ部とを備えるように構成してい
る。
検出方向すなわち上記梁部が歪む方向を垂直方向、それ
と直角方向を水平方向とした場合に、上記おもり部の上
記固定部と対向する部分に設けられた複数の第１突起部
と、上記固定部の上記おもり部と対向する部分に設けら
れ、上記第１突起部と水平方向で相互に所定間隔を開け
て凹凸状に入り組んだ複数の第２突起部と、上記第１突
起部と第２突起部の所定の突起部について間に他方の突
起部を挾んで隣合う二個の突起部間を接続し、かつ間に
ある他方の突起部と垂直方向で所定間隔を開けて跨ぐよ
うに形成されたストッパ部とを備えるように構成してい
る。
上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、上記突起部とストッ
パ部とが当たってそれ以上の変位を阻止するので、梁部
に損傷が生じないように有効に保護することができる。
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、上記突起部とストッ
パ部とが当たってそれ以上の変位を阻止するので、梁部
に損傷が生じないように有効に保護することができる。
第１図は、本発明の第１の実施例図であり、（ａ）は平
面図、（ｂ）はＡ部拡大図である。
面図、（ｂ）はＡ部拡大図である。
第１図において、一端にSiおもり３を持つSi片持梁２が
固定部であるSi基板１に一体に形成されており、Si片持
梁２の表面にはピエゾ抵抗８が形成されている。ここま
では前記第２図の従来例と同様である。
固定部であるSi基板１に一体に形成されており、Si片持
梁２の表面にはピエゾ抵抗８が形成されている。ここま
では前記第２図の従来例と同様である。
しかし本実施例においては、上記の構成の他に、Siおも
り３の外周部およびSi基板１のSiおもり３側の所定の領
域に、それぞれSiおもり側突起部４、固定部側突起部５
が形成されており、両突起部は交互に入り組んだ形状を
有している。そして隣り合ったSiおもり側突起部４には
Siおもり側ストッパ６が形成されており、また隣り合っ
た固定部側突起部５には固定部側ストッパ７が形成され
ている。
り３の外周部およびSi基板１のSiおもり３側の所定の領
域に、それぞれSiおもり側突起部４、固定部側突起部５
が形成されており、両突起部は交互に入り組んだ形状を
有している。そして隣り合ったSiおもり側突起部４には
Siおもり側ストッパ６が形成されており、また隣り合っ
た固定部側突起部５には固定部側ストッパ７が形成され
ている。
Siおもり３側に形成された相隣り合う２つのSiおもり側
突起部４を接続するSiおもり側ストッパ６は、所定間隔
のストッパ・突起部間空隙11をもって固定部側突起部５
の上に位置している。同様に固定部となるSi基板１側に
形成された相隣り合う２つの固定部側突起部５を接続す
る固定部側ストッパ７は、所定間隔のストッパ・突起部
間空隙11をもってSiおもり側突起部４の上に位置してい
る。
突起部４を接続するSiおもり側ストッパ６は、所定間隔
のストッパ・突起部間空隙11をもって固定部側突起部５
の上に位置している。同様に固定部となるSi基板１側に
形成された相隣り合う２つの固定部側突起部５を接続す
る固定部側ストッパ７は、所定間隔のストッパ・突起部
間空隙11をもってSiおもり側突起部４の上に位置してい
る。
このストッパ・突起部間空隙11の大きさは任意に設定可
能であり、例えば数μｍに程度に設定する。
能であり、例えば数μｍに程度に設定する。
なお、この値は測定範囲内の加速度印加によるSiおもり
３の変位量よりは十分大きく設定しておく必要がある。
３の変位量よりは十分大きく設定しておく必要がある。
次に作用を説明する。
第１図に示したα１方向（紙面上から裏面へ向かう方
向）の加速度を印加すると、Siおもり３が反対方向（裏
面から紙面側に向かう方向、すなわちα２方向）に変位
し、固定部側突起部５上に形成された固定部側ストッパ
７とSiおもり側突起部４の間のストッパ・突起部間空隙
11がせばまる。そして過大加速度が印加された場合に
は、Siおもり側突起部４の変位がこの固定部側ストッパ
７によって止められるので、Siおもり３の変位も止めら
れ、従ってSi片持梁２に過大な応力が加わらず、その破
損を防ぐことができる。
向）の加速度を印加すると、Siおもり３が反対方向（裏
面から紙面側に向かう方向、すなわちα２方向）に変位
し、固定部側突起部５上に形成された固定部側ストッパ
７とSiおもり側突起部４の間のストッパ・突起部間空隙
11がせばまる。そして過大加速度が印加された場合に
は、Siおもり側突起部４の変位がこの固定部側ストッパ
７によって止められるので、Siおもり３の変位も止めら
れ、従ってSi片持梁２に過大な応力が加わらず、その破
損を防ぐことができる。
上記とは逆に、α２方向の過大加速度を印加された場合
には、固定部側突起部５がSiおもり側ストッパ６に止め
られ、それによってSiおもり３の変位が止められるの
で、上記と同様にSi片持梁２に過大な応力が加わらず、
その破損を防ぐことができる。
には、固定部側突起部５がSiおもり側ストッパ６に止め
られ、それによってSiおもり３の変位が止められるの
で、上記と同様にSi片持梁２に過大な応力が加わらず、
その破損を防ぐことができる。
次に、第４図は、前記第１図の装置の製造工程の一実施
例を示す図であり、左側は第１図（ａ）のＸ−Ｘ′断面
図、右側は第１図（ｂ）のＹ−Ｙ′断面図を示す。
例を示す図であり、左側は第１図（ａ）のＸ−Ｘ′断面
図、右側は第１図（ｂ）のＹ−Ｙ′断面図を示す。
第４図において、まず（ａ）では、（100）面のｐ型Si
基板31上に所定の厚み（例えば10μｍ）のｎ型Si層32を
エピタキシャル成長させる。次に、ｎ型Si層32の一部の
領域に、拡散によってｐ型領域33をSi基板31に達するま
で形成する。このｐ型領域33は、最終的には空隙43もし
くは突起部空隙10になる領域である。また、所定の領域
にｐ型の不純物拡散を行ない、ピエゾ抵抗34を形成す
る。なお、表面にはSiO2もしくはSi3N4などの絶縁膜を
表面保護膜35として形成する。
基板31上に所定の厚み（例えば10μｍ）のｎ型Si層32を
エピタキシャル成長させる。次に、ｎ型Si層32の一部の
領域に、拡散によってｐ型領域33をSi基板31に達するま
で形成する。このｐ型領域33は、最終的には空隙43もし
くは突起部空隙10になる領域である。また、所定の領域
にｐ型の不純物拡散を行ない、ピエゾ抵抗34を形成す
る。なお、表面にはSiO2もしくはSi3N4などの絶縁膜を
表面保護膜35として形成する。
次に、（ｂ）において、最終的にストッパ37を形成する
領域に、PSGやポリSiなどの薄膜を厚さ数μｍに形成・
パターニングすることにより、スペーサ領域36を形成す
る。
領域に、PSGやポリSiなどの薄膜を厚さ数μｍに形成・
パターニングすることにより、スペーサ領域36を形成す
る。
次に、（ｃ）において、スペーサ領域36を跨ぐようにス
ペーサ領域36と異なる材質、例えばSi3N4やポリSiなど
の膜をパターニングし、ストッパ37を形成する。
ペーサ領域36と異なる材質、例えばSi3N4やポリSiなど
の膜をパターニングし、ストッパ37を形成する。
次に、（ｄ）において、所定の領域の表面保護膜32をフ
ォトエッチングによって除去し、ピエゾ抵抗接続配線38
および後のエレクトロケミカルエッチング時の電圧印加
電極39を形成する。この38、39の材質としては、Al、C
r、Au、Ti、Niなどの単層膜、もしくは複合膜を用いる
ことが出来る。
ォトエッチングによって除去し、ピエゾ抵抗接続配線38
および後のエレクトロケミカルエッチング時の電圧印加
電極39を形成する。この38、39の材質としては、Al、C
r、Au、Ti、Niなどの単層膜、もしくは複合膜を用いる
ことが出来る。
次に、（ｅ）において、スペーサ領域36をエッチングで
除去することにより、ブリッジ状のストッパ37を形成す
る。このエッチングの際、チップ表面の他の部分は、必
要に応じてレジストやワックス等で覆っておく。
除去することにより、ブリッジ状のストッパ37を形成す
る。このエッチングの際、チップ表面の他の部分は、必
要に応じてレジストやワックス等で覆っておく。
次に、（ｆ）において、Si基板31の裏面の所定領域にSi
エッチング用マスク44としてSiO2又はSi3N4膜を形成
し、電圧印加電極39を陽極としてアルカリエッチング液
を用いるエレクトロケミカル・エッチング法を用いてSi
エッチングを行なう。その結果、センサチップは、固定
部40、Si片持梁41、Siおもり42、空隙43が形成され、ま
た同様に、ストッパ領域においても、突起部46、ストッ
パ37、突起部空隙45が形成される。この際、ストッパ・
突起部間空隙47はスペーサ領域36の膜厚で決まるため、
正確に制御することが出来る。
エッチング用マスク44としてSiO2又はSi3N4膜を形成
し、電圧印加電極39を陽極としてアルカリエッチング液
を用いるエレクトロケミカル・エッチング法を用いてSi
エッチングを行なう。その結果、センサチップは、固定
部40、Si片持梁41、Siおもり42、空隙43が形成され、ま
た同様に、ストッパ領域においても、突起部46、ストッ
パ37、突起部空隙45が形成される。この際、ストッパ・
突起部間空隙47はスペーサ領域36の膜厚で決まるため、
正確に制御することが出来る。
なお、本実施例は、第１図に示す１本の片持梁構造のみ
に適用出来るのではなく、第５図に示すごとき二本の片
持梁（62、62′）構造や第６図に示すごとき両持梁構造
の場合にも同様に適用することが出来る。
に適用出来るのではなく、第５図に示すごとき二本の片
持梁（62、62′）構造や第６図に示すごとき両持梁構造
の場合にも同様に適用することが出来る。
また、これまでの説明においては、おもりの両サイドに
上下方向のストッパをそれぞれ２対ずつ形成した場合を
例示しているが、このようなレイアウトに限るものでは
なく、個数・位置とも自由に設定可能である。ただ、現
実的には、おもりがストッパに当った後の動きを止める
という観点からみて、おもりの重心付近の周囲に形成す
るのが最も有効であり、耐衝撃性が高い。
上下方向のストッパをそれぞれ２対ずつ形成した場合を
例示しているが、このようなレイアウトに限るものでは
なく、個数・位置とも自由に設定可能である。ただ、現
実的には、おもりがストッパに当った後の動きを止める
という観点からみて、おもりの重心付近の周囲に形成す
るのが最も有効であり、耐衝撃性が高い。
次に、第７図は、本発明の第２の実施例図であり、
（ａ）は平面図、（ｂ）はＡ部拡大図である。
（ａ）は平面図、（ｂ）はＡ部拡大図である。
この実施例は、前記第１図の実施例において、ストッパ
と対向する突起部を他の突起部（ストッパが接続される
突起部）より薄く形成することにより、ストッパを平板
状にしたものである。
と対向する突起部を他の突起部（ストッパが接続される
突起部）より薄く形成することにより、ストッパを平板
状にしたものである。
すなわち、第７図において、固定部側ストッパ７′と対
向するSiおもり側突起部４′は、他のSiおもり側突起部
４よりも薄く形成されており、そのため固定部側ストッ
パ７′を平板状に形成しても両者間に空隙を持たせるこ
とが出来る。同様に、Siおもり側ストッパ６′と対向す
る固定部側突起部５′は、他の固定部側突起部５より薄
く形成されており、Siおもり側ストッパ６′は平板状に
形成されている。そして上記のSiおもり側突起部４′と
Siおもり側突起部４との厚さの差、あるいは固定部側突
起部５′と固定部側突起部５との厚さの差が、ストッパ
・突起部間空隙11′となる。
向するSiおもり側突起部４′は、他のSiおもり側突起部
４よりも薄く形成されており、そのため固定部側ストッ
パ７′を平板状に形成しても両者間に空隙を持たせるこ
とが出来る。同様に、Siおもり側ストッパ６′と対向す
る固定部側突起部５′は、他の固定部側突起部５より薄
く形成されており、Siおもり側ストッパ６′は平板状に
形成されている。そして上記のSiおもり側突起部４′と
Siおもり側突起部４との厚さの差、あるいは固定部側突
起部５′と固定部側突起部５との厚さの差が、ストッパ
・突起部間空隙11′となる。
この実施例の作用は、前記第１図の実施例と同様である
が、この実施例においては、ストッパ形状が平板状であ
るので、製造が容易になり、かつ、ストッパ・突起部間
空隙11′を大きくすることが容易になる、という利点が
ある。
が、この実施例においては、ストッパ形状が平板状であ
るので、製造が容易になり、かつ、ストッパ・突起部間
空隙11′を大きくすることが容易になる、という利点が
ある。
次に、第８図は上記第７図の実施例の製造工程の一実施
例図であり、左側は第１図（ａ）のＸ−Ｘ′断面図、右
側は第１図（ｂ）のＹ−Ｙ′断面図を示す。
例図であり、左側は第１図（ａ）のＸ−Ｘ′断面図、右
側は第１図（ｂ）のＹ−Ｙ′断面図を示す。
第８図において、まず、（ａ）では、（100）面のｐ型S
i基板121上に、所定厚み（例えば10μｍ）のｎ型Si層12
2をエピタキシャル成長させる。
i基板121上に、所定厚み（例えば10μｍ）のｎ型Si層12
2をエピタキシャル成長させる。
次に、（ｂ）では、ｎ型Si層122の一部領域にｐ型Si基
板121に達するまで第１のｐ型領域123を拡散によって形
成する。このｐ型領域123は、最終的には空隙９もしく
は突起部空隙10になる領域である。
板121に達するまで第１のｐ型領域123を拡散によって形
成する。このｐ型領域123は、最終的には空隙９もしく
は突起部空隙10になる領域である。
なお、この（ｂ）までの構造を形成する他の方法として
は、ｐ型Si基板121上の一部領域にｎ型不純物を拡散し
て、ｎ型Si層122およびｐ型領域123を同時に形成する方
法もある。
は、ｐ型Si基板121上の一部領域にｎ型不純物を拡散し
て、ｎ型Si層122およびｐ型領域123を同時に形成する方
法もある。
次に、（ｃ）では、所定の領域にｎ型Si層122よりも浅
く、第２のｐ型領域124を拡散によって形成する。この
ｐ型領域124は後にストッパ・突起部間空隙11′になる
領域である。
く、第２のｐ型領域124を拡散によって形成する。この
ｐ型領域124は後にストッパ・突起部間空隙11′になる
領域である。
次に、（ｄ）では、所定の領域にｐ型の不純物拡散を行
ないピエゾ抵抗８を形成する。また必要に応じて、後に
行なうエレクトロケミカルエッチング時のｎ型Si層122
へのオーミックコンタクト用に高濃度n+領域126を拡散
で形成する。なお、表面にはSiO2もしくはSi3N4などの
絶縁膜が表面保護膜127として形成される。
ないピエゾ抵抗８を形成する。また必要に応じて、後に
行なうエレクトロケミカルエッチング時のｎ型Si層122
へのオーミックコンタクト用に高濃度n+領域126を拡散
で形成する。なお、表面にはSiO2もしくはSi3N4などの
絶縁膜が表面保護膜127として形成される。
次に、（ｅ）では、ポリSi,SiO2,PSG,Si3N4などの膜、
若しくはそれれらの複合膜を形成した後、パターニング
してストッパ128を形成する。
若しくはそれれらの複合膜を形成した後、パターニング
してストッパ128を形成する。
次に、（ｆ）では、所定の領域の表面保護膜127をフォ
トエッチングによって除去する。
トエッチングによって除去する。
次に、（ｇ）では、ピエゾ抵抗取り出し配線129および
後のエレクトロケミカルエッチング時の電圧印加電極13
0を形成する。この配線129及び電極130の材質として
は、Al,Cr,Au,Ti,Niなどの金属の単層膜もしくは複合膜
が用いられる。
後のエレクトロケミカルエッチング時の電圧印加電極13
0を形成する。この配線129及び電極130の材質として
は、Al,Cr,Au,Ti,Niなどの金属の単層膜もしくは複合膜
が用いられる。
次に、（ｈ）では、裏面の所定領域にSiエッチング用マ
スク131として、SiO2又はSi3N4膜を形成する。
スク131として、SiO2又はSi3N4膜を形成する。
次に、（ｉ）では、電圧印加電極130を陽極としアルカ
リエッチング液を用いて、エレクトロケミカルエッチン
グ法によってSiエッチングを行なう。その結果、センサ
チップには、固定部１、Si片持ばり２、Siおもり３、空
隙９が形成される。また、ストッパ領域においても突起
部132、ストッパ128、突起部空隙10が形成される。この
際、ストッパ・突起部間空隙11′は、第２のｐ型領域12
4の厚みで決まるため、正確に制御することが出来る。
リエッチング液を用いて、エレクトロケミカルエッチン
グ法によってSiエッチングを行なう。その結果、センサ
チップには、固定部１、Si片持ばり２、Siおもり３、空
隙９が形成される。また、ストッパ領域においても突起
部132、ストッパ128、突起部空隙10が形成される。この
際、ストッパ・突起部間空隙11′は、第２のｐ型領域12
4の厚みで決まるため、正確に制御することが出来る。
なお、上記の製造プロセスでは、エレクトロケミカルエ
ッチングを行なう際の電圧印加電極130の形成をピエゾ
抵抗取り出し配線129の形成と同時に行なったが、これ
に限るものではなく、配線129を形成した後、絶縁膜等
をはさんで、その後、全面に電極130を形成する方法な
ども可能である。
ッチングを行なう際の電圧印加電極130の形成をピエゾ
抵抗取り出し配線129の形成と同時に行なったが、これ
に限るものではなく、配線129を形成した後、絶縁膜等
をはさんで、その後、全面に電極130を形成する方法な
ども可能である。
また、（ｉ）では、Siおもり３上に金属おもり133をの
せた構造例を示している。この金属おもり133の形成法
としては、メッキ法や、接着法、ハンダなどを溶かして
接着する方法などがある。
せた構造例を示している。この金属おもり133の形成法
としては、メッキ法や、接着法、ハンダなどを溶かして
接着する方法などがある。
なお、以上の説明は、片持梁構造の場合について行なっ
たが、この構造に限定されるものではなく、両持梁構造
等、他の構造においても効果は同様である。
たが、この構造に限定されるものではなく、両持梁構造
等、他の構造においても効果は同様である。
また、本実施例の構造は、他の方法に比べて、簡単な構
造プロセスで、ストッパ・突起部間空隙11′を大きくと
れるという特徴を有している。
造プロセスで、ストッパ・突起部間空隙11′を大きくと
れるという特徴を有している。
次に、第９図は、本発明の第３の実施例図であり、
（ａ）は主要部拡大図、（ｂ）は平面図、（ｃ）はビー
ム（ストッパ）の配置を示す図である。なお、この実施
例は両持梁構造のセンサに適用した場合を例示するが、
勿論いかなる数の梁で構成された半導体加速度センサに
ついても適用することが出来る。
（ａ）は主要部拡大図、（ｂ）は平面図、（ｃ）はビー
ム（ストッパ）の配置を示す図である。なお、この実施
例は両持梁構造のセンサに適用した場合を例示するが、
勿論いかなる数の梁で構成された半導体加速度センサに
ついても適用することが出来る。
第９図において、211はSiおもり214に一端を固定され、
固定部215（支持フレーム）側にまで伸びた第１ビー
ム、212は第１ビーム211を固定部215との間に挟むよう
にして固定部側に一端を固定された第２ビーム、213は
上記第１、第２ビームおよび固定部215がそれぞれ所定
の間隔を保つためのスペーサである。
固定部215（支持フレーム）側にまで伸びた第１ビー
ム、212は第１ビーム211を固定部215との間に挟むよう
にして固定部側に一端を固定された第２ビーム、213は
上記第１、第２ビームおよび固定部215がそれぞれ所定
の間隔を保つためのスペーサである。
また、上記の第１ビーム211及び第２ビーム212は、第９
図（ｃ）に示すごとく、Siおもり214の重心を通り、梁
部217の中心線と直角な線上に、又はこの線分に対して
線対称な位置に複数個配置すると、梁部217及びSiおも
り214の変位を効果的に抑えることが出来る。
図（ｃ）に示すごとく、Siおもり214の重心を通り、梁
部217の中心線と直角な線上に、又はこの線分に対して
線対称な位置に複数個配置すると、梁部217及びSiおも
り214の変位を効果的に抑えることが出来る。
なお、本実施例では、支持フレーム215側でビームを挟
む構成となっているが、これは全く逆でも構わない。す
なわち第１ビーム211が固定部側から伸び、Siおもり214
側で第１ビーム211を挟む構成でも良い。
む構成となっているが、これは全く逆でも構わない。す
なわち第１ビーム211が固定部側から伸び、Siおもり214
側で第１ビーム211を挟む構成でも良い。
次に、第10図は、第９図の装置の製造工程の一実施例を
示す図である。
示す図である。
第10図において、まず（ａ）では、ｐ形Si基板241上
に、梁の厚さのｎ形第１エピタキシャル層242を成長さ
せ、次に、後で空隙となる部分にｐ形拡散層246を形成
する。
に、梁の厚さのｎ形第１エピタキシャル層242を成長さ
せ、次に、後で空隙となる部分にｐ形拡散層246を形成
する。
次に、（ｂ）において、下部スペーサとなるｎ形第２エ
ピタキシャル層243を成長させ、後でビームとの空隙に
なる部分にｐ形拡散層244を形成する。
ピタキシャル層243を成長させ、後でビームとの空隙に
なる部分にｐ形拡散層244を形成する。
次に、（ｃ）において、第１ビームとなるｎ形ポリSi層
245を形成してパターニングする。
245を形成してパターニングする。
次に、（ｄ）において、第２ビームと第１ビームとの空
隙の厚さを有するPSG層247を形成する。
隙の厚さを有するPSG層247を形成する。
次に、（ｅ）において、第２ビームとなるｎ形ポリSi層
248を形成してパターニングする。
248を形成してパターニングする。
次に、（ｆ）において、PSGエッチングを行ない、不用
のPSGを除去する。
のPSGを除去する。
次に、（ｇ）において、裏面からエレクトロケミカル・
エッチングを行い、ｐ形Si基ば241の一部及びｐ形拡散
層246、244を除去することにより、第９図の装置が完成
する。
エッチングを行い、ｐ形Si基ば241の一部及びｐ形拡散
層246、244を除去することにより、第９図の装置が完成
する。
次に、第11図を用いて作用を説明する。
第11図（ａ）に示すように、加速度が印加されていない
時には、第１ビーム211は第２ビーム212及び固定部215
のいずれにも接触しておらず、ある一定の距離を保って
いる。そして測定範囲内の微小加速度が印加された場合
には、Siおもり214の変位に伴って第１ビーム211は変位
するが、この場合も第２ビーム212及び固定部215には接
触しない。
時には、第１ビーム211は第２ビーム212及び固定部215
のいずれにも接触しておらず、ある一定の距離を保って
いる。そして測定範囲内の微小加速度が印加された場合
には、Siおもり214の変位に伴って第１ビーム211は変位
するが、この場合も第２ビーム212及び固定部215には接
触しない。
次に、第11図（ｂ）及び（ｃ）に示すように、過大加速
度が印加された場合、あるいは共振のため変位が非常に
大きくなった場合には、Siおもり214の変位に伴って第
１ビーム211が大きく変位しようとするが、第２ビーム2
12あるいは固定部215に接触して変位が止まる。このよ
うに過大加速度等で梁が大きく変位しようとする時、あ
る一定値で変位を止めることにより、梁破壊を防止する
ことが出来る。
度が印加された場合、あるいは共振のため変位が非常に
大きくなった場合には、Siおもり214の変位に伴って第
１ビーム211が大きく変位しようとするが、第２ビーム2
12あるいは固定部215に接触して変位が止まる。このよ
うに過大加速度等で梁が大きく変位しようとする時、あ
る一定値で変位を止めることにより、梁破壊を防止する
ことが出来る。
また、上記の変位量の限界値は、前記第10図のｎ形第２
エピタキシャル層243とPSG層247の厚さで決定される
が、これらの層の厚さに対する制御性は非常に良いの
で、ストッパの間隔を高精度で実現することが出来る。
エピタキシャル層243とPSG層247の厚さで決定される
が、これらの層の厚さに対する制御性は非常に良いの
で、ストッパの間隔を高精度で実現することが出来る。
上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変化が大きくなった場合には、突起部、おもり部、
固定部等とストッパ部とが当たってそれ以上の変位を阻
止するので、梁部に損傷が生じないように有効に保護す
ることができる。
過大な加速度が印加されておもり部と固定部との相互位
置の変化が大きくなった場合には、突起部、おもり部、
固定部等とストッパ部とが当たってそれ以上の変位を阻
止するので、梁部に損傷が生じないように有効に保護す
ることができる。
また、ウェハプロセス中にストッパを形成することが出
来るため、歩留まりが向上し、さらに後にストッパを形
成する必要ないため実装コストを少なくすることが出来
る。
来るため、歩留まりが向上し、さらに後にストッパを形
成する必要ないため実装コストを少なくすることが出来
る。
さらに、ストッパの精度は、ウェハプロセス中に形成す
るスペーサ膜の厚みで決まるため、非常に高精度に形成
することが可能である。
るスペーサ膜の厚みで決まるため、非常に高精度に形成
することが可能である。
したがって、本発明によれば、製造工程中及び実装工程
中における梁の破壊を防止し、かつ完成後には過大加速
度の印加、共振周波数付近の加振に対する梁破壊を防止
するストッパを、バッチ処理で、高精度、低コストで実
現することが出来る、という優れた効果が得られる。
中における梁の破壊を防止し、かつ完成後には過大加速
度の印加、共振周波数付近の加振に対する梁破壊を防止
するストッパを、バッチ処理で、高精度、低コストで実
現することが出来る、という優れた効果が得られる。
第１図は本発明の第１の実施例図、第２図及び第３図は
従来装置の一例図、第４図は第１図の装置の製造工程の
一実施例図、第５図及び第６図は第１図の装置の応用例
図、第７図は本発明の第２の実施例図、第８図は第７図
の装置の製造工程の一実施例図、第９図は本発明の第３
の実施例図、第10図は第９図の装置の製造工程の一実施
例図、第11図は第９図の装置の作用説明図である。 〈符号の説明〉 １……Si基板 ２……Si片持梁 ３……Siおもり ４……Siおもり側突起部 ５……固定部側突起部 ６……Siおもり側ストッパ ７……固定部側ストッパ７ ８……ビエゾ抵抗 ９……空隙 10……突起部空隙 11……ストッパ・突起部間空隙
従来装置の一例図、第４図は第１図の装置の製造工程の
一実施例図、第５図及び第６図は第１図の装置の応用例
図、第７図は本発明の第２の実施例図、第８図は第７図
の装置の製造工程の一実施例図、第９図は本発明の第３
の実施例図、第10図は第９図の装置の製造工程の一実施
例図、第11図は第９図の装置の作用説明図である。 〈符号の説明〉 １……Si基板 ２……Si片持梁 ３……Siおもり ４……Siおもり側突起部 ５……固定部側突起部 ６……Siおもり側ストッパ ７……固定部側ストッパ７ ８……ビエゾ抵抗 ９……空隙 10……突起部空隙 11……ストッパ・突起部間空隙
Claims (1)
- 【請求項１】加速度印加時に歪む単数若しくは複数の梁
部と、該梁部の一端に接続して形成された単一のおもり
部と、上記梁部の他端に接続され上記おもり部の外周を
所定の間隔を開けて取り囲むように形成された固定部
と、上記梁部に形成されたピエゾ抵抗部とが、半導体基
板に形成されている半導体加速度センサにおいて、加速
度検出方向すなわち上記梁部が歪む方向を垂直方向、そ
れと直角方向を水平方向とした場合に、上記おもり部の
上記固定部と対向する部分に設けられた複数の第１突起
部と、上記固定部の上記おもり部と対向する部分に設け
られ、上記第１突起部と水平方向で相互に所定間隔を開
けて凹凸状に入り組んだ複数の第２突起部と、上記第１
突起部と第２突起部の所定の突起部について間に他方の
突起部を挾んで隣合う二個の突起部間を接続し、かつ間
にある他方の突起部と垂直方向で所定間隔を開けて跨ぐ
ように形成されたストッパ部とを備えたことを特徴とす
る半導体加速度センサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32158987A JPH0679033B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体加速度センサ |
| US07/285,696 US5121633A (en) | 1987-12-18 | 1988-12-16 | Semiconductor accelerometer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32158987A JPH0679033B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体加速度センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01163620A JPH01163620A (ja) | 1989-06-27 |
| JPH0679033B2 true JPH0679033B2 (ja) | 1994-10-05 |
Family
ID=18134230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32158987A Expired - Lifetime JPH0679033B2 (ja) | 1987-12-18 | 1987-12-21 | 半導体加速度センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0679033B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002317758A (ja) * | 2001-04-20 | 2002-10-31 | Toyota Industries Corp | 斜板式圧縮機における斜板 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3814952A1 (de) * | 1988-05-03 | 1989-11-23 | Bosch Gmbh Robert | Sensor |
| KR100638928B1 (ko) * | 2001-09-04 | 2006-10-26 | 동경 엘렉트론 주식회사 | 미소 구조체와 이것을 수용하는 패키지 구조체 및 가속도계 |
| US6865944B2 (en) * | 2002-12-16 | 2005-03-15 | Honeywell International Inc. | Methods and systems for decelerating proof mass movements within MEMS structures |
| ATE368863T1 (de) | 2004-03-02 | 2007-08-15 | Colibrys S A | Mikroelektromechanisches system |
-
1987
- 1987-12-21 JP JP32158987A patent/JPH0679033B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002317758A (ja) * | 2001-04-20 | 2002-10-31 | Toyota Industries Corp | 斜板式圧縮機における斜板 |
| JP4496662B2 (ja) * | 2001-04-20 | 2010-07-07 | 株式会社豊田自動織機 | 斜板式圧縮機における斜板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01163620A (ja) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121633A (en) | Semiconductor accelerometer | |
| US4553436A (en) | Silicon accelerometer | |
| US4071838A (en) | Solid state force transducer and method of making same | |
| US5594172A (en) | Semiconductor accelerometer having a cantilevered beam with a triangular or pentagonal cross section | |
| US4050049A (en) | Solid state force transducer, support and method of making same | |
| JP3151956B2 (ja) | 加速度センサ | |
| JP2560140B2 (ja) | 半導体装置 | |
| US20040261529A1 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
| JPH0349267A (ja) | 半導体式加速度センサおよびその製造方法 | |
| JPH07113647B2 (ja) | 半導体加速度センサ | |
| JPS62232171A (ja) | 半導体加速度センサ | |
| JPH0367177A (ja) | 半導体加速度センサ | |
| JPH0679033B2 (ja) | 半導体加速度センサ | |
| US3848329A (en) | Method for producing a semiconductor strain sensitive element of an electromechanical semiconductor transducer | |
| JP2822486B2 (ja) | 感歪センサおよびその製造方法 | |
| JPH03210478A (ja) | 半導体加速度センサ | |
| JP3518067B2 (ja) | 半導体力学量センサ | |
| JPH0797644B2 (ja) | 半導体加速度センサ及びその製造方法 | |
| JP3424371B2 (ja) | 加速度センサの製造方法 | |
| JPH0740045B2 (ja) | 半導体加速度センサ | |
| JPH0624773Y2 (ja) | 半導体加速度センサ | |
| JPH0443226B2 (ja) | ||
| JP4396009B2 (ja) | 集積化センサ | |
| JP2624311B2 (ja) | 半導体センサ | |
| JPH06294814A (ja) | 半導体加速度センサの製造方法 |