JPH0624773Y2 - 半導体加速度センサ - Google Patents

Description

【考案の詳細な説明】 〔考案の利用分野〕 この考案は、バッチ処理で形成可能なストッパ構造を有
する半導体加速度センサに関する。

〔従来技術〕

従来の半導体加速度センサとしては、例えば、アイ イ
ー イー イー エレクトロン デバイセス（I E E E
Electron Devices,vol.E D-26,No.12,p.1911,Dec.1979
“A Batch-Fabricated Silicon Accelerometer”）に記
載されているものがある。

第２図は、上記の装置の斜視図及びＡ−Ａ′、Ｂ−Ｂ′
断面図である。

第２図において、21はSi基板、22はSi片持梁、23はSiお
もり、24は空隙、25はピエゾ抵抗である。

第２図に示す半導体加速度センサにおいては、加速度が
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。

また、上記のセンサチップの実装構造としては、第３図
（斜視図及びＸ−Ｘ′断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
２つのストッパで挟んだ構造となっている。

〔考案が解決しようとする問題点〕

しかしながら、上記のような構造の加速度センサにおい
ては、次のごとき問題がある。

まず第１に、上記の構造では、梁を形成してからストッ
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと梁の破壊を招き、歩留まり
が低下するという問題がある。

第２に、ストッパ形成工程が複雑になり、コストが上昇
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって１チッ
プ当りのコスト低減を図ることであり、ＩＣ製造で明ら
かなように、ウェハ上に多数のチップを作り、同時に処
理することによって安定した品質でコストの安い製品を
生産できるのであるが、第３図のように梁形成後に上下
ストッパを接着して形成する構造ではコストが大幅に上
昇してしまい、かつ大型化してしまう。

第３図に、ストッパ形成の困難さの問題がある。すなわ
ち、第３図の構造では、梁の設計によってはストッパと
おもりの距離を数μｍ〜数十μｍの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなる、とい
う問題がある。

更に、前記のごとき加速度センサにおいては、他軸感度
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離（第３図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔）を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。

本考案は、上記のごとき従来技術の種々の問題を解決す
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。

〔問題を解決するための手段〕

上記の問題を解決するため、本考案においては、加速度
検出方向すなわち上記梁部が歪む方向を垂直方向、それ
と直角方向を水平方向とした場合に、上記おもり部から
伸びて上記固定部または固定部に固着されたストッパと
重なる位置まで突出し、かつ上記固定部またはストッパ
と垂直方向で所定間隔を開けて対向するように設けられ
た複数の第１突起部と、上記固定部から伸びて上記おも
り部またはおもり部に固着されたストッパと重なる位置
まで突出し、上記おもり部またはストッパと垂直方向で
所定間隔を開けて対向し、かつ上記第１突起部と水平方
向で相互に所定間隔を開けて凹凸状に入り組んだ複数の
第２突起部とを備えるように構成している。

上記のように構成したことにより、本考案においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、上記第１突起部と固
定部（またはストッパ）又は第２突起部とおもり部（ま
たはストッパ）とが当たってそれ以上の変位を阻止する
ので、梁部に損傷が生じないように有効に保護すること
ができる。

〔考案の実施例〕

第１図は、本考案の一実施例図であり、（ａ）は主要部
拡大図、（ｂ）は全体の平面図、（ｃ）はビーム（突起
部）の配置を示す図である。なお、第１図では両持梁方
式の例を示している。

第１図において、11はSiおもり（質量部）、12は支持フ
レーム（固定部）、13はポリSi層、14はSiおもり11から
伸びている第１ビーム（第１突起部）、15は支持フレー
ム12から伸びている第２ビーム（第２突起部）、16はSi
おもり11と支持フレーム12との間の空隙、17はピエゾ抵
抗、18は第１ビーム14と支持フレーム12との間または第
２ビーム15とSiおもり11間の間隔である。

第１ビーム14は、Siおもり11から支持フレーム12上にま
で伸び、第１ビーム14と支持フレーム12とはある一定の
間隔18（例えば２μｍ）を保って離れている。同様に、
第２ビーム15は支持フレーム12からSiおもり11上にまで
伸び、第２ビーム15とSiおもり11とは一定の間隔を保っ
て離れている。

なお、第１図（ｂ）は、上記の構成を両持梁方式の半導
体加速度センサに適用した場合の平面図であるが、勿論
いかなる数の梁を持つ半導体加速度センサについても本
構成は適用出来る。

また、上記第１ビーム14と第２ビーム15は、第１図
（ｃ）に示すように、Siおもり11の重心を通り、梁の中
心線と直角な線分に対して線対称な位置に配置すると、
梁及びSiおもりの変位を効果的に抑えることが出来る。

次に、第４図は、上記第１図の装置の製造工程の一実施
例を示す図である。

第４図において、まず、（ａ）では、ｐ形Si基板41上に
ｎ形エピタキシャル層42を成長させ、後にギャップとな
る部分にｐ^＋拡散層43を形成する。

次に（ｂ）では、ピエゾ抵抗、配線等を形成し、また、
表面上にSiO₂膜44を形成する。

次に、（ｃ）では、ビーム（突起部）とSiおもり又は支
持フレームとの間の間隔分の厚みを持ったｎ形ポリSi層
45を形成し、パターニングする。

次に、（ｄ）では、ｎ形ポリSi層45と同じ厚さを持つＰ
ＳＧ膜46を形成し、（ｅ）でパターニングする。

次に、（ｆ）では、後にビームとなるｎ形ポリSi層47を
形成し、ビームの形にパターニングする。

次に、（ｇ）では、ＰＳＧ膜46をエッチングして不用な
ＰＳＧ膜を除去する。この時点でビームが完成する。

次に、（ｈ）では、梁を形成し、かつSiおもり11と支持
フレーム12とを分離するために、エレクトロケミカルエ
ッチング等の方法を用いて、ｐ形Si基板41、ｎ形エピタ
キシャル層42のｐ^＋拡散部分をエッチングする。

上記の工程によって前記第１図の装置が完成する。

次に、第５図を用いて作用を説明する。

第５図（ａ）に示すごとく、加速度が印加されていない
時には、第１ビーム14、第２ビーム15は共に支持フレー
ム12あるいはSiおもり11からある一定の距離を保ってい
る。

また、測定範囲内の微小加速度が印加された場合には、
Siおもり11は印加された加速度に比例して変位する。し
かし、印加加速度が小さいときは変位が小さいので、上
記と同様に第１ビーム14、第２ビーム15は共に浮いた状
態になっている。

次に、第５図（ｂ）に示すごとく、上向きに過大な加速
度Ｇが印加された場合には、Siおもり11は上向きに大き
く変位するが、第２ビーム15に当たるため一定量以上に
は変位できない。また、第５図（ｃ）に示すごとく、下
向きに過大な加速度Ｇが印加された場合も、上記と同様
に、第１ビーム14が支持フレーム12に当たるため、ある
一定量以上には変位できない。このようにある一定以上
の加速度が印加されると、第１、第２ビームによってお
もりの変位が抑えられるため、過大加速度印加による梁
の破壊を防ぐことが出来る。

また、おもりの変位が止められる加速度の大きさは、第
１ビーム14と支持フレーム12間、あるいは第２ビーム15
とSiおもり11間の間隔によって決まるが、この間隔は前
記第４図で説明したＰＳＧ膜46の厚さに等しい。そして
ＰＳＧ膜の厚さの制御性は非常に良いので、結局おもり
の変位を止める加速度を正確に設計することが出来る。
例えば、１Ｇ印加時おもりの変位を0.5μｍとし、４Ｇ
の印加で変位を止めたい場合であれば、ＰＳＧ膜46の厚
みを２μｍにすれば良い。

次に、第６図は、本考案の他の実施例図であり、（ａ）
は主要部拡大図、（ｂ）は主要部断面図である。その他
の部分や全体の配置等は前記第１図と同様である。

第６図において、51はSiおもり（質量部）、52は支持フ
レーム（固定部）、53は質量部側ストッパ、54は固定部
側ストッパ、55は質量部側突起、56は固定部側突起であ
る。また、57は各ストッパと各突起間の間隔である。

質量部側突起55は、固定部側ストッパ54の下方位置にま
で伸び、かつ質量部側突起55と固定部側ストッパ54と
は、所定の間隔57（例えば数μｍ〜数十μｍ）を開けて
対向している。同様に、固定部側突起56は、質量部側ス
トッパ53の下方位置にまで伸び、かつ両者は所定の間隔
57を開けて対向している。

この実施例においても、過大な加速度が印加されてSiお
もり51の変位が大きくなると、質量部側突起55と固定部
側ストッパ54または固定部側突起56と質量部側ストッパ
53とが当たるので、変位が制限され、それによって梁の
損傷を防止することが出来る。

なお、この実施例の装置も前記第１図の装置と同様なプ
ロセス、特にエレクトロ・ケミカル・エッチングを用い
て容易に製造することが出来る。

また、第６図の質量部側ストッパ53、固定部側ストッパ
54は、質量部側突起55や固定部側突起56と同様にSiで形
成してもよいし、或いはSiO₂、Si₃N₄、ポリSi等の他の
薄膜や複合膜で形成してもよい。

〔考案の効果〕

上記のように構成したことにより、本考案においては、
過大な加速度が印加されておもり部と支持フレームとの
相互位置の変位が大きくなった場合には、突起部とおも
り部や支持フレーム（またはストッパ）とが当たってそ
れ以上の変位を阻止するので、梁部に損傷が生じないよ
うに有効に保護することができる。また、おもり部の上
下方向にはストッパ機構を設けず、おもり部と固定部と
の間の空間を利用してストッパ機構を形成しているの
で、センサ自体を小型化することが出来る。

また、ウェハプロセス中に上記のごとき保護構造を形成
することが出来るため、歩留まりが向上し、さらに後に
保護構造を形成する必要がないため実装コストを少なく
することが出来る。

さらに、保護構造部の精度は、ウェハプロセス中に形成
するスペーサ膜の厚みで決まるため、非常に高精度に形
成することが可能である。

したがって、本考案によれば、製造工程中及び実装工程
中における梁の破壊を防止し、かつ完成後には過大加速
度の印加、共振周波数付近の加振に対する梁破壊を防止
する構造を、バッチ処理で、高精度、低コストで実現す
ることが出来、さらに完成後のセンサ全体の大きさを大
幅に小型化することが出来る、という優れた効果が得ら
れる。

【図面の簡単な説明】

第１図は本考案の一実施例図、第２図及び第３図は従来
装置の一例図、第４図は第１図の装置の製造工程の一実
施例図、第５図は第１図の装置の作用説明図、第６図は
本考案の他の実施例図である。 ＜符号の説明＞ 11……Siおもり（質量部） 12……支持フレーム部（固定部） 13……ポリSi 14……第１ビーム（第１突起部） 15……第２ビーム（第２突起部） 16……空隙 17……ピエゾ抵抗 18……間隔

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】加速度印加時に歪む単数若しくは複数の梁
   部と、該梁部の一端に接続して形成された単一のおもり
   部と、上記梁部の他端に接続され上記おもり部の外周を
   所定の間隔を開けて取り囲むように形成された固定部
   と、上記梁部に形成されたピエゾ抵抗部とが、半導体基
   板に形成されている半導体加速度センサにおいて、加速
   度検出方向すなわち上記梁部が歪む方向を垂直方向、そ
   れと直角方向を水平方向とした場合に、上記おもり部か
   ら伸びて上記固定部または固定部に固着されたストッパ
   と重なる位置まで突出し、かつ上記固定部またはストッ
   パと垂直方向で所定間隔を開けて対向するように設けら
   れた複数の第１突起部と、上記固定部から伸びて上記お
   もり部またはおもり部に固着されたストッパと重なる位
   置まで突出し、上記おもり部またはストッパと垂直方向
   で所定間隔を開けて対向し、かつ上記第１突起部と水平
   方向で相互に所定間隔を開けて凹凸状に入り組んだ複数
   の第２突起部とを備えたことを特徴とする半導体加速度
   センサ。