JPH01163620A - 半導体加速度センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、バッチ処理で形成可能なストッパ構造を有
する半導体加速度センサに関する。

〔従来技術〕

従来の半導体加速度センサとしては、例えば、アイイー
イーイーエレクトロンデバイセス（Ｉ　Ｅ　Ｅ　Ｅ　Ｅ
ｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ、　ｖｏｌ、　Ｅ　Ｄ
−２６゜Ｎｏ、１２．　ｐ、１９１］、、　Ｄｅｃ、　
１９７９　　　”　Ａ　１３ａｔｃｈ−Ｆａｂｒｉｃａ
ｔｅｄ　５ｉｌｉｃｏｎ　Ａｃｃｅｌｅｒｏｍｅｔｅｒ
”）に記載されているものがある。

第２図は、上記の装置の斜視図及びＡ−Ａ’、Ｂ−Ｂ’
断面図である。

第２図において、２１はＳｉ基板、２２はＳｊ片持梁、
２３はＳｊおもり、２４は空隙、２５はピエゾ抵抗であ
る。

第２図に示す半導体加速度センサにおいては、加速度が
加わったときにＳｉおもり２３が変位し、それによって
Ｓｉ片持梁２２に歪を生ずる。このＳｉ片持梁２２の表
面にはピエゾ抵抗２５が形成されており、Ｓｉ片持梁２
２に歪を生ずるとピエゾ抵抗効果によってピエゾ抵抗２
５の抵抗値が変化する。この抵抗値の変化を検出するこ
とによって、加速度を検出することができる。

また、上記のセンサチップの実装構造としては、第３図
（斜視図及びｘ−ｘ’断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Ｓｉ片持梁２２、Ｓｌお
もり２３を有する８１基板２１を下部ストッパ２６、上
部ストッパ２７の２つのストッパで挾んだ構造となって
いる。

〔発明が解決しようとする問題点〕 しかしながら、上記のような構造の加速度センサにおい
ては、次のごとき問題がある。

まず第１に、上記の構造では、梁を形成してからストッ
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
し、また、取り扱いが悪いと梁の破壊を招き、歩留まり
が低下するという問題がある。

第２に、スＩ〜ツバ形成工程が複雑になり、コストが」
１昇するという問題がある。すなわち、加速度センサを
半導体で形成する目的の一つは、バッチ処理によって１
チップ当りのコスト低減を図ることであり、ＩＣ製造で
明らかなように、ウェハ」二に多数のチップを作り、同
時に処理することによって安定した品質でコストの安い
製品を生産できるのであるが、第３図のように梁形成後
に上下ス１ヘツパを接着して形成する構造ではコストが
大幅に上昇してしまう。

第３に、ストッパ形成の困難さの問題がある。

すなわち、第３図の構造では、梁の設計によってはスト
ッパとおもりの距離を数岬〜数＋７ｍの精度で制御せね
ばならず、ストッパの形成及びチップとの接着に高い精
度が要求され、高度なストッパ製造技術、ストッパ接着
技術が必要となり、そのため、実装コストも高くなる、
という問題がある。

更に、前記のごとき加速度センサにおいては、他軸感度
を小さくするため、Ｓｉおもり２３の上面に金属等のお
もりを付加することがあるが、そのような金属おもりの
厚さには、どうしてもバラツキが生じるので、おもりと
ストッパとの距離（第３図のＳｊおもり２３の上面に形
成した金属おもりと」二部ストッパ２７どの間隔）を精
密に設定することが難しく、そのため高精度の効果が得
られるストッパを実現するのが困難になる、という問題
もある。

本発明は、上記のごとき従来技術の種々の問題を解決す
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。

〔問題を解決するための手段〕

上記の問題を解決するため、本発明においては、加速度
検出方向すなわち上記梁部が歪む方向を垂直方向、それ
と直角方向を水平方向とした場合に、上記おちり部の上
記固定部と対向する部分に設けられた複数の第１突起部
と、上記固定部の上記おもり部と対向する部分に設けら
れ、上記第１突起部と水平方向で相互に所定間隔を開け
て凹凸状に入り組んだ複数の第２突起部と、上記第］−
突起部と第２突起部の所定の突起部について間に他方の
突起部を挾んで隣合う二個の突起部間を接続し、かつ間
にある他方の突起部と垂直方向で所定間隔を開けて跨ぐ
ように形成されたストッパ部とを備えるように構成して
いる。

上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、上記突起部とストッ
パ部とが当たってそれ以上の変位を阻止するので、梁部
に損傷が生じないように有効に保護することができる。

〔発明の実施例〕

第１図は、本発明の第１の実施例図であり、（ａ）は平
面図、（ｂ）はＡ部拡大図である。

第１図において、一端に８１おもり３を持つＳｌ片持梁
２が固定部であるＳｉ基板］に一体に形成されており、
Ｓｊ片持梁２の表面にはピエゾ抵抗８が形成されている
。ここまでは前記第２図の従来例と同様である。

しかし本実施例においては、上記の構成の他に、Ｓｌお
もり３の外周部およびＳｉ基板１のＳｉおもり３側の所
定の領域に、それぞれＳｉおもり側突起部４、固定部側
突起部５が形成されており、面突起部は交互に入り組ん
だ形状を有している。そして隣り合ったＳｊおもり側突
起部４にはＳｌおもり側ストッパ６が形成されており、
また隣り合った固定部側突起部５には固定部側ストッパ
７が形成されている。

Ｓｌおもり３側に形成された相隣り合う２つのＳｊおも
り側突起部４を接続するＳｉおもり側ストッパ６は、所
定間隔のストッパ・突起部間空隙１１をもって固定部側
突起部５の上に位置している。

同様に固定部となるＳｊ基板１側に形成された相隣り合
う２つの固定部側突起部５を接続する固定部側ストッパ
７は、所定間隔のストッパ・突起部間空隙１１をもって
Ｓｉおもり側突起部４の上に位置している。

このス１〜ツバ・突起部間空隙１１の大きさは任意に設
定可能であり１例えば数−程度に設定する。

なお、この値は測定範囲内の加速度印加によるＳｊおも
り３の変位量よりは十分大きく設定しておく必要がある
。

次に作用を説明する。

第１図に示したα１方向（紙面上から裏面へ向かう方向
）の加速度を印加すると、Ｓｉおもり３が反対方向（裏
面から紙面側に向かう方向、すなわちα２方向）に変位
し、固定部側突起部５上に形成された固定部側ス１〜ツ
バ７とＳｉおもり側突起部４の間のストッパ・突起部間
空隙１１がせばまる。そして過大加速度が印加された場
合には、Ｓｉおもり側突起部４の変位がこの固定部側ス
トッパ７によって止められるので、Ｓｉおもり３の変位
も止められ、従ってＳｉ片持梁２に過大な応力が加わら
ず、その破損を防ぐことができる。

上記とは逆に、α２方向の過大加速度が印加された場合
には、固定部側突起部５が８１おもり側ストッパ６に止
められ、それによって８１おもり３の変位が止められる
ので、上記と同様にＳｊ片持梁２に過大な応力が加わら
ず、その破損を防ぐことができる。

次に、第４図は、前記第１図の装置の製造工程の一実施
例を示す図であり、左側は第１図（、）のｘ−ｘ’断面
図、右側は第１図（ｂ）のＹ−Ｙ’断面図を示す。

第４図において、まず（ａ）では、（１００）面のｐ型
Ｓｉ基板３１」二に所定の厚み（例えば１．０７ｚ＋ｎ
）のｎ型Ｓ１層３２をエピタキシャル成長させる。次に
、ｎ型Ｓｊ層３２の一部の領域に、拡散によってｐ壁領
域３３をＳｉ基板３１に達するまで形成する。

このｐ壁領域３３は、最終的には空隙４３もしくは突起
部空隙１０になる領域である。また、所定の領域にｐ型
の不純物拡散を行ない、ピエゾ抵抗３４を形成する。な
お、表面にはＳｉＯ２もしくはＳｉ３Ｎ。

などの絶縁膜を表面保護膜３５として形成する。

次に、（ｂ）において、最終的にストッパ３７を形成す
る領域に、ＰＳＧやポリＳｉなどの薄膜を厚さ敷部に形
成・パターニングすることにより、スペーサ領域３６を
形成する。

次に、（ｃ）において、スペーサ領域３６を跨ぐように
スペーサ領域３６と異なる材質、例えば５１３Ｎ４やポ
リＳｉなどの膜をパターニングし、ストッパ３７を形成
する。

次に、（ｄ）において、所定の領域の表面保護膜３５を
フォトエツチングによって除去し、ピエゾ抵抗接続配線
３８および後のエレクトロケミカルエツチング時の電圧
印加電極３９を形成する。この３８．３９の材質として
は、Ａｎ、Ｃｒ、Ａｕ、Ｔｉ、Ｎｉなどの単層膜、もし
くは複合膜を用いることが出来る。

次に、（ｅ）において、スペーサ領域３６をエツチング
で除去することにより、ブリッジ状のストッパ３７を形
成する。このエツチングの際、チップ表面の他の部分は
、必要に応じてレジストやワックス等で覆っておく。

次に、（ｆ）において、Ｓｉ基板３１の裏面の所定領域
にＳｉエツチング用マスク４４としてＳ　ｊＯ、。

又はＳｉ、Ｎ、膜を形成し、電圧印加電極３９を陽極と
してアルカリエツチング液を用いるエレクトロケミカル
・エツチング法を用いてＳ」エツチングを行なう。その
結果、センサチップは、固定部４０、Ｓｉ片持梁４１、
Ｓｊおもり４２、空隙４３が形成され、また同様に、ス
トッパ領域においても、突起部４６、ストッパ３７、突
起部空隙４５が形成される。この際、ス１−ツバ・突起
部間空隙４７はスペーサ領域３６の膜厚で決まるため、
正確に制御することが出来る。

なお、本実施例は、第１図に示す１本の片持梁構造のみ
に適用出来るのではなく、第５図に示すごとき二本の片
持梁（６２，６２′）構造や第６図に示すごとき両持梁
構造の場合にも同様に適用することが出来る。

また、これまでの説明においては、おもりの両サイドに
上下方向のストッパをそれぞれ２対ずつ形成した場合を
例示しているが、このようなレイアウトに限るものでは
なく、個数・位置とも自由に設定可能である。ただ、現
実的には、おもりがス１ヘツパに当った後の動きを止め
るという観点からみて、おもりの重心付近の周囲に形成
するのが最も有効であり、耐衝撃性が高い。

次に、第７図は、本発明の第２の実施例図であり、（ａ
）は平面図、（ｂ）はＡ部拡大図である。

この実施例は、前記第１図の実施例において、ス１へツ
バと対向する突起部を他の突起部（スｌ〜ツバが接続さ
れる突起部）より薄く形成することにより、ストッパを
平板状にしたものである。

すなわち、第７図において、固定部側ストッパ７′と対
向するＳｉおもり側突起部４′は、他のＳｉおちり側突
起部４よりも薄く形成されており、そのため固定部側ス
トッパ７′を平板状に形成しても両者間に空隙を持たせ
ることが出来る。同様に、Ｓｊおちり側ストッパ６′と
対向する固定部側突起部５′は、他の固定部側突起部５
より薄く形成されており、Ｓｊおもり側ストッパ６′は
平板状に形成されている。そして上記のＳｊおちり側突
起部４′と８１おもり側突起部４との厚さの差、あるい
は固定部側突起部５′と固定部側突起部５との厚さの差
が、スＩ−ツバ・突起部間空隙１１′となる。

この実施例の作用は、前記第１図の実施例と同様である
が、この実施例においては、ストッパ形状が平板状であ
るので、製造が容易になり、かつ、ストッパ・突起部間
空隙１１′を大きくすることが容易になる、という利点
がある。

次に、第８図は上記第７図の実施例の製造工程の一実施
例図であり、左側は第１−図（ａ）のＸ−Ｘ′断面図、
右側は第１図（ｂ）のＹ−Ｙ’断面図を示す。

第８図において、まず、（ａ）では、（１００）面のｐ
型Ｓｊ基板１２１上に、所定厚み（例えば１０ｊａｎ）
のｎ型Ｓｉ層１２２をエピタキシャル成長させる。

次に、（ｂ）では、ｎ型Ｓｊ層１２２の一部領域にｐ型
Ｓｉ基板１２１に達するまで第１のｐ型領域１２３を拡
散によって形成する。このＰ壁領域１２３は、最終的に
は空隙９もしくは突起部空隙１０になる領域である。

なお、この（ｂ）までの構造を形成する他の方法として
は、ｐ型Ｓｉ基板１２１１の一部領域にｎ型不純物々拡
散して、ｎ型Ｓｊ−層１２２およびｐ半領域１２３を同
時に形成する方法もある。

次に、（ｃ）では、所定の領域にｎ型Ｓｉ層１２２より
も浅く、第２のｐ型領域１２４を拡散によって形成する
。このｐ型領域１２４は後にストッパ・突起部間空隙１
１′になる領域である。

欣に、（ｄ）では、所定の領域にＰ型の不純物拡散を行
ないピエゾ抵抗８を形成する。また必要に応じて、後に
行なうエレクトロケミカルエツチング時のｎ型Ｓｊ層１
２２へのオーミックコンタクト用に高濃度ｎ＋領領域２
６を拡散で形成する。なお、表面にはＳｉＯ□もしくは
Ｓ　ｊ、　Ｎ、などの絶縁膜が表面保護膜１２７として
形成される。

次に、（ｅ）では、ポリＳｉ、５ｊＯ２，ＰＳＧ。

Ｓｉ３Ｎ４などの膜、若しくはそれらの複合膜を形成し
た後、パターニングしてストッパ１２８を形成する。

次に、（ｆ）では、所定の領域の表面保護膜１２７をフ
ォトエツチングによって除去する。

次に、（ｇ）では、ピエゾ抵抗取り出し配線１２９およ
び後のエレクトロケミカルエツチング時の電圧印加電極
１３０を形成する。この配線１２９及び電極】３０の材
質としては、Ａｌｌ、　Ｃｒ、　Ａｕ、　Ｔｉ、　Ｎｊ
などの金属の単層膜もしくは複合膜が用いられる。

次に、（ｈ）では、裏面の所定領域に８１エツチング用
マスク１３１として、Ｓｉｏ、又はＳｉ３Ｎ、膜を形成
する。

次に、（ｉ）では、電圧印加電極１３０を陽極としアル
カリエツチング液を用いて、エレクトロケミカルエツチ
ング法によってＳｉエツチングを行なう。その結果、セ
ンサチップには、固定部１、Ｓｉ片持ばり２、Ｓｊおも
り３、空隙９が形成される。また、ス１−ツバ領域にお
いても突起部１３２、ストッパ１２８、突起部空隙ＪＯ
が形成される。この際、ストッパ・突起部間空隙１１′
は、第２のｐ型頭域１２４の厚みで決まるため、正確に
制御することが出来る。

なお、上記の製造プロセスでは、エレクトロケミカルエ
ツチングを行なう際の電圧印加電極１３０の形成をピエ
ゾ抵抗取り出し配線１２９の形成と同時に行なったが、
これに限るものではなく、配線１２９を形成した後、絶
縁膜等をはさんで、その後、全面に電極１３０を形成す
る方法なども可能である。

また、（ｉ）では、Ｓｉおもり３上に金属おもり１３３
をのせた構造例を示している。この金属おもり１３３の
形成法としては、メツキ法や、接着法、ハンダなどを溶
かして接着する方法などがある。

なお、以上の説明は、片持梁構造の場合について行なっ
たが、この構造に限定されるものではなく、両持梁構造
等、他の構造においても効果は同様である。

また、本実施例の構造は、他の方法に比べて、簡単な製
造プロセスで、ストッパ・突起部間空隙１１′を大きく
とれるという特徴を有している。

次に、第９図は、本発明の第３の実施例図であり、（ａ
）は主要部拡大図、（ｂ）は平面図、（ｃ）はビーム（
ストッパ）の配置を示す図である。なお、この実施例は
両持梁構造のセンサに適用した場合を例示するが、勿論
いがなる数の梁で構成された半導体加速度センサについ
ても適用することが出来る。

第９図において、２１１はＳｉおもり２１４に一端を固
定され、固定部２１５（支持フレーム）側にまで伸びた
第１ビーム、２１２は第１ビーム２１１を固定部２１５
との間に挟むようにして固定部側に一端を固定された第
２ビーム、２１３は上記第１、第２ビームおよび固定部
２１５がそれぞれ所定の間隔を保つためのスペーサであ
る。

また、上記の第１ビーム２１１及び第２ビーム２１２は
、第９図（ｃ）に示すごとく、Ｓｊおもり２１４の重心
を通り、梁部２１７の中心線と直角な線上に、又はこの
線分に対して線対称な位置に複数個配置すると、梁部２
１７及びＳｊおもり２１４の変位を効果的に抑えること
が出来る。

なお、本実施例では、支持フレーム２１５側でビームを
挟む構成となっているが、これは全く逆でも構わない。

すなわち第１ビーム２１１が固定部側から伸び、Ｓｉお
もり２１４側で第１ビーム２１１を挟む構成でも良い。

次に、第１０図は、第９図の装置の製造工程の一実施例
を示す図である。

第１０図において、まず（ａ）では、ｐ形Ｓｉ基板２４
１上に、梁の厚さのｎ形第１エピタキシャル層２４２を
成長させ、次に、後で空隙となる部分にｐ形拡散屑２４
６を形成する。

次に、（ｂ）において、下部スペーサとなるｎ形第２エ
ピタキシャル層２４３を成長させ、後でビームとの空隙
になる部分にＰ形波散層２４４を形成する。

次に、（ｃ）において、第１ビームとなるｎ形ポリＳｉ
層２４５を形成してパターニングする。

次に、（ｄ）において、第２ビームと第１ビームとの空
隙の厚さを有するＰＳＧ層２４７を形成する。

次に、（ｅ）において、第２ビームとなるｎ形ポリＳｉ
層２４８を形成してパターニングする。

次に、（ｆ）において、ＰＳＧＳｉエツチングない、不
用のＰＳＧを除去する。

次に、（ｇ）において、裏面からエレクトロケミカル・
エツチングを行い、ｐ形Ｓｉ基板２４１の一部及びｐ膨
拡散層２４６．２４４を除去することにより、第９図の
装置が完成する。

次に、第１１図を用いて作用を説明する。

第１１図（ａ）に示すように、加速度が印加されていな
い時には、第１ビーム２１１は第２ビーム２１２及び固
定部２１５のいずれにも接触しておらず、ある一定の距
離を保っている。そして測定範囲内の微小加速度が印加
された場合には、Ｓｉおもり２１４の変位に伴って第１
．ビーム２１１は変位するが、この場合も第２ビーム２
１２及び固定部２１５には接触しない。

次に、第１１図（ｂ）及び（Ｃ）に示すように、過大加
速度が印加された場合、あるいは共振のため変位が非常
に大きくなった場合には、Ｓｉおもり２１４の変位に伴
って第１ビーム２１１が大きく変位しようとするが、第
２ビーム２１２あるいは固定部２］５に接触して変位が
止まる。このように過大加速度等で梁が大きく変位しよ
うとする時、ある−定値で変位を止めることにより、梁
破壊を防止することが出来る。

また、上記の変位量の限界値は、前記第１０図のｎ形第
２エピタキシャル層２４３とＰＳＧ層２４７のｊすさで
決定されるが、これらの層の厚さに対する制御性は非常
に良いので、ス１ヘツパの間隔を高精度で実現すること
が出来る。

〔発明の効果〕

上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、突起部、おもり部、
固定部等とストッパ部とが当たってそれ以上の変位を阻
＋ｈするので、梁部に損傷が生じないように有効に保護
することができる。

また、ウェハプロセス中にス１ヘツパを形成することが
出来るため、歩留まりが向」ニし、さらに後にスＩ〜ツ
バを形成する必要がないため実装コス１〜を少なくする
ことが出来る。

さらに、スＩ−ツバの精度は、ウェハプロセス中に形成
するスペーサ膜の厚みで決まるため、非常に高精度に形
成することが可能である。

したがって、本発明によれば、製造工程中及び実装工程
中における梁の破壊を防止し、かつ完成後には過大加速
度の印加、共振周波数付近の加振に対する梁破壊を防止
するストッパを、バッチ処理で、高精度、低コストで実
現することが出来る、という優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の第］−の実施例図、第２図及び第３図
は従来装置の一例図、第４図は第１図の装置の製造工程
の一実施例図、第５図及び第６図は第１図の装置の応用
例図、第７図は本発明の第２の実施例図、第８図は第７
図の装置の製造工程の一実施例図、第９図は本発明の第
３の実施例図、第１０図は第９図の装置の製造工程の一
実施例図、第１１図は第９図の装置の作用説明図である
。 〈符号の説明〉 １・・・Ｓｉ基板 ２・・・Ｓｊ片持梁 ３・・Ｓｊおもり ４・・・Ｓｊおもり側突起部 ５・・・固定部側突起部 ６・・・Ｓｊおもり側ストッパ ７・・・固定部側スｌ−ツバ７ ８・・・ピエゾ抵抗 ９・・・空隙 １０・・・突起部空隙 １１・・・ストッパ・突起部間空隙

Claims (1)

【特許請求の範囲】
1. 　加速度印加時に歪む単数若しくは複数の梁部と、該梁
   部の一端に接続して形成された単一のおもり部と、上記
   梁部の他端に接続され上記おもり部の外周を所定の間隔
   を開けて取り囲むように形成された固定部と、上記梁部
   に形成されたピエゾ抵抗部とが、半導体基板に形成され
   ている半導体加速度センサにおいて、加速度検出方向す
   なわち上記梁部が歪む方向を垂直方向、それと直角方向
   を水平方向とした場合に、上記おもり部の上記固定部と
   対向する部分に設けられた複数の第１突起部と、上記固
   定部の上記おもり部と対向する部分に設けられ、上記第
   １突起部と水平方向で相互に所定間隔を開けて凹凸状に
   入り組んだ複数の第２突起部と、上記第１突起部と第２
   突起部の所定の突起部について間に他方の突起部を挾ん
   で隣合う二個の突起部間を接続し、かつ間にある他方の
   突起部と垂直方向で所定間隔を開けて跨ぐように形成さ
   れたストッパ部とを備えたことを特徴とする半導体加速
   度センサ。