JPH0678280A - デジタルビデオ信号及びデジタルオーディオ信号の伝送方法及び伝送装置並びに時間軸伸長装置 - Google Patents
デジタルビデオ信号及びデジタルオーディオ信号の伝送方法及び伝送装置並びに時間軸伸長装置Info
- Publication number
- JPH0678280A JPH0678280A JP4225991A JP22599192A JPH0678280A JP H0678280 A JPH0678280 A JP H0678280A JP 4225991 A JP4225991 A JP 4225991A JP 22599192 A JP22599192 A JP 22599192A JP H0678280 A JPH0678280 A JP H0678280A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- read address
- address
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 少ない本数のケーブルを用いて、デジタルビ
デオ信号及びデジタルオーディオ信号を同時に伝送する
ことができ、構成が簡単で、取扱が容易になるデジタル
ビデオ信号及びデジタルオーディオ信号の伝送方法を提
案する。 【構成】 送信部Ｔで、デジタルオーディオ信号を時間
軸圧縮して、デジタルビデオ信号の水平同期チップ期間
に挿入する如く混合し、その混合されたデジタルビデオ
／オーディオ信号を並列／直列変換して、１本のケーブ
ル５を通じて受信部Ｒに伝送し、その受信部Ｒで、直列
デジタルビデオ／オーディオ信号を直列／並列変換し、
その並列デジタルビデオ／オーディオ信号からデジタル
ビデオ信号及び時間軸圧縮されたデジタルオーディオ信
号を分離し、その時間軸圧縮されたデジタルオーディオ
信号を時間軸伸長する。
デオ信号及びデジタルオーディオ信号を同時に伝送する
ことができ、構成が簡単で、取扱が容易になるデジタル
ビデオ信号及びデジタルオーディオ信号の伝送方法を提
案する。 【構成】 送信部Ｔで、デジタルオーディオ信号を時間
軸圧縮して、デジタルビデオ信号の水平同期チップ期間
に挿入する如く混合し、その混合されたデジタルビデオ
／オーディオ信号を並列／直列変換して、１本のケーブ
ル５を通じて受信部Ｒに伝送し、その受信部Ｒで、直列
デジタルビデオ／オーディオ信号を直列／並列変換し、
その並列デジタルビデオ／オーディオ信号からデジタル
ビデオ信号及び時間軸圧縮されたデジタルオーディオ信
号を分離し、その時間軸圧縮されたデジタルオーディオ
信号を時間軸伸長する。
Description
【０００１】
【産業上の利用分野】本発明はデジタルビデオ信号及び
デジタルオーディオ信号の伝送方式及び伝送装置並びに
時間軸伸長装置に関する。
デジタルオーディオ信号の伝送方式及び伝送装置並びに
時間軸伸長装置に関する。
【０００２】
【従来の技術】近年のデジタルＶＴＲの普及に伴いデジ
タルビデオ信号の有効的な伝送方法としてシリアル伝送
が採用されるように成って来た。従来、デジタルビデオ
信号と共に、デジタルオーディオ信号を伝送する場合
は、デジタルビデオ信号を伝送するためのケーブル１本
と、デジタルオーディオ信号を伝送するためのケーブル
２本、計３本のケーブルを必要としていた。
タルビデオ信号の有効的な伝送方法としてシリアル伝送
が採用されるように成って来た。従来、デジタルビデオ
信号と共に、デジタルオーディオ信号を伝送する場合
は、デジタルビデオ信号を伝送するためのケーブル１本
と、デジタルオーディオ信号を伝送するためのケーブル
２本、計３本のケーブルを必要としていた。
【０００３】
【発明が解決しようとする課題】従来のデジタルビデオ
信号及びデジタルオーディオ信号を同時に伝送する伝送
方法では、ケーブルが計３本も必要であるため、構成が
複雑であり、取扱いが面倒であった。
信号及びデジタルオーディオ信号を同時に伝送する伝送
方法では、ケーブルが計３本も必要であるため、構成が
複雑であり、取扱いが面倒であった。
【０００４】かかる点に鑑み、本発明の第１の目的は、
少ない本数のケーブルを用いて、デジタルビデオ信号及
びデジタルオーディオ信号を同時に伝送することがで
き、構成が簡単で、取扱が容易になるデジタルビデオ信
号及びデジタルオーディオ信号の伝送方法及び伝送装置
を提供することである。
少ない本数のケーブルを用いて、デジタルビデオ信号及
びデジタルオーディオ信号を同時に伝送することがで
き、構成が簡単で、取扱が容易になるデジタルビデオ信
号及びデジタルオーディオ信号の伝送方法及び伝送装置
を提供することである。
【０００５】かかるデジタルビデオ信号及びデジタルオ
ーディオ信号の伝送装置及び伝送方法は、後述するよう
に受信部に時間軸伸長回路設けるが、デジタルビデオ信
号に水平ライン毎に混合されているデジタルオーディオ
信号のサンプル数が一定でなかったり、そのデジタルオ
ーディオ信号のチャンネル数が一定でなかったりする場
合は、そのデジタルビデオ信号の水平ライン毎のデジタ
ルオーディオ信号のサンプル数の不均一性を、吸収する
ために、時間軸伸長回路で使用されるメモリのウインド
ウを大きくする必要があるが、そのようにすると時間軸
圧縮されたデジタルオーディオ信号がメモリに書き込ま
れてから読み出されまでの遅延が大きく成り、又は、遅
延の不確定幅を大きくしてしまう。そのため、従来の時
間軸伸長回路では、そのメモリのウインドウを極力小さ
くして、その遅延量及び不確定幅が小さく成るようにし
ていた。
ーディオ信号の伝送装置及び伝送方法は、後述するよう
に受信部に時間軸伸長回路設けるが、デジタルビデオ信
号に水平ライン毎に混合されているデジタルオーディオ
信号のサンプル数が一定でなかったり、そのデジタルオ
ーディオ信号のチャンネル数が一定でなかったりする場
合は、そのデジタルビデオ信号の水平ライン毎のデジタ
ルオーディオ信号のサンプル数の不均一性を、吸収する
ために、時間軸伸長回路で使用されるメモリのウインド
ウを大きくする必要があるが、そのようにすると時間軸
圧縮されたデジタルオーディオ信号がメモリに書き込ま
れてから読み出されまでの遅延が大きく成り、又は、遅
延の不確定幅を大きくしてしまう。そのため、従来の時
間軸伸長回路では、そのメモリのウインドウを極力小さ
くして、その遅延量及び不確定幅が小さく成るようにし
ていた。
【０００６】かかる点に鑑み、本発明の第２の目的は、
ウインドウをあまり小さくしないでも、メモリにデータ
をき込んでから、時間軸伸長されたデータ読み出すまで
の遅延時間を短くすることのできる時間軸伸長装置を提
供することである。
ウインドウをあまり小さくしないでも、メモリにデータ
をき込んでから、時間軸伸長されたデータ読み出すまで
の遅延時間を短くすることのできる時間軸伸長装置を提
供することである。
【０００７】ところで、デジタルビデオ信号の水平同期
チップ期間内に時間軸圧縮されて挿入する如く混合され
て、送信部Ｔから受信部Ｒに同軸ケーブル５を通じて伝
送されるデジタルオーディオ信号は、４チャンネルの場
合、４チャンネルのオーディオ信号のサンプルＣＨ１、
ＣＨ２、ＣＨ３、ＣＨ４が、 ‥‥‥‥‥‥、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ
１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ１、ＣＨ２、ＣＨ
３、ＣＨ４、‥‥‥‥‥ の如く順次伝送される場合は問題ないが、 ‥‥‥‥‥‥、ＣＨ２、ＣＨ４、ＣＨ３、ＣＨ１、ＣＨ
２、ＣＨ４、ＣＨ３、ＣＨ１、ＣＨ２、ＣＨ４、ＣＨ
３、ＣＨ１‥‥‥‥‥‥ の如く順序が狂ったり、 ‥‥‥‥‥‥、ＣＨ２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ
２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ
２、ＣＨ４‥‥‥‥‥‥ の如く、一部のチャンネルのオーディオ信号のサンプル
が欠落したりする場合は、時間軸伸長回路のメモリにお
ける書き込み及び読み出しアドレスの制御がができなく
成ってしまう。
チップ期間内に時間軸圧縮されて挿入する如く混合され
て、送信部Ｔから受信部Ｒに同軸ケーブル５を通じて伝
送されるデジタルオーディオ信号は、４チャンネルの場
合、４チャンネルのオーディオ信号のサンプルＣＨ１、
ＣＨ２、ＣＨ３、ＣＨ４が、 ‥‥‥‥‥‥、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ
１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ１、ＣＨ２、ＣＨ
３、ＣＨ４、‥‥‥‥‥ の如く順次伝送される場合は問題ないが、 ‥‥‥‥‥‥、ＣＨ２、ＣＨ４、ＣＨ３、ＣＨ１、ＣＨ
２、ＣＨ４、ＣＨ３、ＣＨ１、ＣＨ２、ＣＨ４、ＣＨ
３、ＣＨ１‥‥‥‥‥‥ の如く順序が狂ったり、 ‥‥‥‥‥‥、ＣＨ２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ
２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ
２、ＣＨ４‥‥‥‥‥‥ の如く、一部のチャンネルのオーディオ信号のサンプル
が欠落したりする場合は、時間軸伸長回路のメモリにお
ける書き込み及び読み出しアドレスの制御がができなく
成ってしまう。
【０００８】かかる点に鑑み、本発明の第３の目的は、
複数チャンネルのデジタルオーディオ信号が供給され
て、時間軸伸長された複数のチャンネルのデジタルオー
ディオ信号が出力される時間軸伸長装置において、時間
軸伸長しようとする複数チャンネルのデジタルオーディ
オ信号の一部のチャンネルのサンプルが欠如したり、順
序が狂っていても、書き込みアドレスレジスタ及び読み
出しアドレスレジスタの制御を円滑に行えるものを提供
することである。
複数チャンネルのデジタルオーディオ信号が供給され
て、時間軸伸長された複数のチャンネルのデジタルオー
ディオ信号が出力される時間軸伸長装置において、時間
軸伸長しようとする複数チャンネルのデジタルオーディ
オ信号の一部のチャンネルのサンプルが欠如したり、順
序が狂っていても、書き込みアドレスレジスタ及び読み
出しアドレスレジスタの制御を円滑に行えるものを提供
することである。
【０００９】又、デジタルビデオ信号の水平同期チップ
期間内に時間軸圧縮されて挿入する如く混合されて、送
信部Ｔから受信部Ｒに同軸ケーブル５を通じて伝送され
るデジタルオーディオ信号は、４チャンネルの場合、４
チャンネルのオーディオ信号のサンプルＣＨ１、ＣＨ
２、ＣＨ３、ＣＨ４が、 ‥‥‥‥‥‥、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ
１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ１、ＣＨ２、ＣＨ
３、ＣＨ４‥‥‥‥‥‥ の如く順次伝送される場合は問題ないが、 ‥‥‥‥‥‥、ＣＨ２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ
２、ＣＨ４、‥‥‥‥ の如くあるチャンネルのサンプルがある期間に欠落した
り、伝送途中に１サンプルも送られて来なくなったりす
るこのともある。
期間内に時間軸圧縮されて挿入する如く混合されて、送
信部Ｔから受信部Ｒに同軸ケーブル５を通じて伝送され
るデジタルオーディオ信号は、４チャンネルの場合、４
チャンネルのオーディオ信号のサンプルＣＨ１、ＣＨ
２、ＣＨ３、ＣＨ４が、 ‥‥‥‥‥‥、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ
１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ１、ＣＨ２、ＣＨ
３、ＣＨ４‥‥‥‥‥‥ の如く順次伝送される場合は問題ないが、 ‥‥‥‥‥‥、ＣＨ２、ＣＨ４、ＣＨ２、ＣＨ４、ＣＨ
２、ＣＨ４、‥‥‥‥ の如くあるチャンネルのサンプルがある期間に欠落した
り、伝送途中に１サンプルも送られて来なくなったりす
るこのともある。
【００１０】そこで、後述するように、各チャンネル毎
の書き込みアドレスレジスタ及び最大値書き込みアドレ
スレジスタを設け、読み出し時に書き込みアドレスレジ
スタの書き込みアドレス及び読み出しアドレスレジスタ
の読み出しアドレスを比較し、書き込みアドレスが読み
出しアドレスより大と成るときのみ読み出しアドレスレ
ジスタの読み出しアドレスを増加させ、そうでないとき
はその読み出しアドレスを増加を停止するようにした時
間軸伸長装置によれば、書き込みアドレスレジスタ及び
読み出しアドレスレジスタの書き込みアドレス及び読み
出しアドレスの制御が可能に成るが、最大値書き込みア
ドレスレジスタの最大値書き込みアドレスの増加が停止
した場合、読み出しアドレスレジスタの読み出しアドレ
スの増加も停止するので、そのときにメモリから正しい
デジタルオーディオ信号のサンプルデータを読み出せな
い虞がある。
の書き込みアドレスレジスタ及び最大値書き込みアドレ
スレジスタを設け、読み出し時に書き込みアドレスレジ
スタの書き込みアドレス及び読み出しアドレスレジスタ
の読み出しアドレスを比較し、書き込みアドレスが読み
出しアドレスより大と成るときのみ読み出しアドレスレ
ジスタの読み出しアドレスを増加させ、そうでないとき
はその読み出しアドレスを増加を停止するようにした時
間軸伸長装置によれば、書き込みアドレスレジスタ及び
読み出しアドレスレジスタの書き込みアドレス及び読み
出しアドレスの制御が可能に成るが、最大値書き込みア
ドレスレジスタの最大値書き込みアドレスの増加が停止
した場合、読み出しアドレスレジスタの読み出しアドレ
スの増加も停止するので、そのときにメモリから正しい
デジタルオーディオ信号のサンプルデータを読み出せな
い虞がある。
【００１１】かかる点に鑑み、本発明の第４の目的は、
複数チャンネルのデジタルオーディオ信号が供給され
て、時間軸伸長された複数のチャンネルのデジタルオー
ディオ信号が出力される時間軸伸長装置において、複数
チャンネルのデジタルオーディオ信号のサンプルの一部
が欠如したり、順序が狂っていても、書き込みアドレス
レジスタ及び読み出しアドレスレジスタの制御を円滑に
行えると共に、最大値書き込みアドレスカウンタの最大
値書き込みアドレスの増加が停止しても、メモリに記憶
されている必要なデータを確実に読み出すことができ、
データの連続性を保ち、受信データの忠実な再現を行う
ことのできる時間軸伸長装置を提供することである。
複数チャンネルのデジタルオーディオ信号が供給され
て、時間軸伸長された複数のチャンネルのデジタルオー
ディオ信号が出力される時間軸伸長装置において、複数
チャンネルのデジタルオーディオ信号のサンプルの一部
が欠如したり、順序が狂っていても、書き込みアドレス
レジスタ及び読み出しアドレスレジスタの制御を円滑に
行えると共に、最大値書き込みアドレスカウンタの最大
値書き込みアドレスの増加が停止しても、メモリに記憶
されている必要なデータを確実に読み出すことができ、
データの連続性を保ち、受信データの忠実な再現を行う
ことのできる時間軸伸長装置を提供することである。
【００１２】
【課題を解決するための手段及び作用】第１の本発明に
よるデジタルビデオ信号及びデジタルオーディオ信号の
伝送方法は、送信部Ｔで、デジタルオーディオ信号を時
間軸圧縮して、デジタルビデオ信号の水平同期チップ期
間に挿入する如く混合し、その混合されたデジタルビデ
オ／オーディオ信号を並列／直列変換して、１本のケー
ブル５を通じて受信部Ｒに伝送し、その受信部Ｒで直列
デジタルビデオ／オーディオ信号を直列／並列変換し、
その並列デジタルビデオ／オーディオ信号からデジタル
ビデオ信号及び時間軸圧縮されたデジタルオーディオ信
号を分離し、その時間軸圧縮されたデジタルオーディオ
信号を時間軸伸長するようにしたものである。
よるデジタルビデオ信号及びデジタルオーディオ信号の
伝送方法は、送信部Ｔで、デジタルオーディオ信号を時
間軸圧縮して、デジタルビデオ信号の水平同期チップ期
間に挿入する如く混合し、その混合されたデジタルビデ
オ／オーディオ信号を並列／直列変換して、１本のケー
ブル５を通じて受信部Ｒに伝送し、その受信部Ｒで直列
デジタルビデオ／オーディオ信号を直列／並列変換し、
その並列デジタルビデオ／オーディオ信号からデジタル
ビデオ信号及び時間軸圧縮されたデジタルオーディオ信
号を分離し、その時間軸圧縮されたデジタルオーディオ
信号を時間軸伸長するようにしたものである。
【００１３】第２の本発明によるデジタルビデオ信号及
びデジタルオーディオ信号の伝送装置は、デジタルオー
ディオ信号を時間軸圧縮する時間軸圧縮回路２と、その
時間軸圧縮回路２からの時間軸圧縮されたデジタルオー
ディオ信号をデジタルビデオ信号の水平同期チップ期間
に挿入する混合回路３と、その混合回路３からの並列デ
ジタルビデオ／オーディオ信号が供給される並列／直列
変換回路４とを備える送信部Ｔと、送信部Ｔの並列／直
列変換回路４より１本のケーブル５を通じて伝送された
直列デジタルビデオ／オーディオ信号が供給される直列
／並列変換回路６と、その直列／並列変換回路６からの
並列デジタルビデオ／オーディオ信号が供給されてデジ
タルビデオ信号及び時間軸圧縮されたデジタルオーディ
オ信号に分離される分離回路７と、その分離回路７から
の時間軸圧縮されたデジタルオーディオ信号が供給され
る時間軸伸長回路８とを備える受信部Ｒとを有するもの
である。
びデジタルオーディオ信号の伝送装置は、デジタルオー
ディオ信号を時間軸圧縮する時間軸圧縮回路２と、その
時間軸圧縮回路２からの時間軸圧縮されたデジタルオー
ディオ信号をデジタルビデオ信号の水平同期チップ期間
に挿入する混合回路３と、その混合回路３からの並列デ
ジタルビデオ／オーディオ信号が供給される並列／直列
変換回路４とを備える送信部Ｔと、送信部Ｔの並列／直
列変換回路４より１本のケーブル５を通じて伝送された
直列デジタルビデオ／オーディオ信号が供給される直列
／並列変換回路６と、その直列／並列変換回路６からの
並列デジタルビデオ／オーディオ信号が供給されてデジ
タルビデオ信号及び時間軸圧縮されたデジタルオーディ
オ信号に分離される分離回路７と、その分離回路７から
の時間軸圧縮されたデジタルオーディオ信号が供給され
る時間軸伸長回路８とを備える受信部Ｒとを有するもの
である。
【００１４】かかる第２の本発明によれば、送信部Ｔ
で、デジタルオーディオ信号を時間軸圧縮回路２によっ
て時間軸圧縮して、混合器３でデジタルビデオ信号の水
平同期チップ期間に挿入する如く混合し、その混合され
た並列デジタルビデオ／オーディオ信号を並列／直列変
換回路４によって並列／直列変換して、１本のケーブル
５を通じて受信部Ｒに伝送し、その受信部Ｒで、直列デ
ジタルビデオ／オーディオ信号を直列／並列変換回路６
によって直列／並列変換し、その並列デジタルビデオ／
オーディオ信号から分離器７によってデジタルビデオ信
号及び時間軸圧縮されたデジタルオーディオ信号に分離
し、その時間軸圧縮されたデジタルオーディオ信号を時
間軸伸長回路８によって時間軸伸長する。
で、デジタルオーディオ信号を時間軸圧縮回路２によっ
て時間軸圧縮して、混合器３でデジタルビデオ信号の水
平同期チップ期間に挿入する如く混合し、その混合され
た並列デジタルビデオ／オーディオ信号を並列／直列変
換回路４によって並列／直列変換して、１本のケーブル
５を通じて受信部Ｒに伝送し、その受信部Ｒで、直列デ
ジタルビデオ／オーディオ信号を直列／並列変換回路６
によって直列／並列変換し、その並列デジタルビデオ／
オーディオ信号から分離器７によってデジタルビデオ信
号及び時間軸圧縮されたデジタルオーディオ信号に分離
し、その時間軸圧縮されたデジタルオーディオ信号を時
間軸伸長回路８によって時間軸伸長する。
【００１５】第３の本発明による時間軸伸長装置は、入
力データが書き込まれ、それの時間軸伸長された出力デ
ータが読み出されるメモリ１１と、そのメモリ１１に書
き込みアドレス信号を供給する書き込みアドレス発生回
路１２と、メモリ１１に読み出しアドレス信号を供給す
る読み出しアドレス発生回路１３と、読み出しアドレス
発生回路１３よりの読み出しアドレス信号を書き込みア
ドレス発生回路１２よりの書き込みアドレス信号と比較
し、読み出しアドレスが書き込みアドレスを越えないよ
うに読み出しアドレス発生回路１３を制御する比較回路
１４と、読み出しアドレス発生回路１３よりの読み出し
アドレス信号を書き込みアドレス発生回路１２よりの書
き込みアドレス信号と比較し、読み出しアドレスが書き
込みアドレスに接近するように読み出しアドレス発生回
路１３を制御する遅延時間収束回路１５とを有するもの
である。
力データが書き込まれ、それの時間軸伸長された出力デ
ータが読み出されるメモリ１１と、そのメモリ１１に書
き込みアドレス信号を供給する書き込みアドレス発生回
路１２と、メモリ１１に読み出しアドレス信号を供給す
る読み出しアドレス発生回路１３と、読み出しアドレス
発生回路１３よりの読み出しアドレス信号を書き込みア
ドレス発生回路１２よりの書き込みアドレス信号と比較
し、読み出しアドレスが書き込みアドレスを越えないよ
うに読み出しアドレス発生回路１３を制御する比較回路
１４と、読み出しアドレス発生回路１３よりの読み出し
アドレス信号を書き込みアドレス発生回路１２よりの書
き込みアドレス信号と比較し、読み出しアドレスが書き
込みアドレスに接近するように読み出しアドレス発生回
路１３を制御する遅延時間収束回路１５とを有するもの
である。
【００１６】かかる第３の本発明によれば、比較回路１
４によって、読み出しアドレス発生回路１３よりの読み
出しアドレス信号を書き込みアドレス発生回路１２より
の書き込みアドレス信号と比較し、読み出しアドレスが
書き込みアドレスを越えないように読み出しアドレス発
生回路１３を制御すると共に、遅延時間収束回路１５に
よって、読み出しアドレス発生回路１３よりの読み出し
アドレス信号を書き込みアドレス発生回路１２よりの書
き込みアドレス信号と比較し、読み出しアドレスが書き
込みアドレスに接近するように読み出しアドレス発生回
路１３を制御する。
４によって、読み出しアドレス発生回路１３よりの読み
出しアドレス信号を書き込みアドレス発生回路１２より
の書き込みアドレス信号と比較し、読み出しアドレスが
書き込みアドレスを越えないように読み出しアドレス発
生回路１３を制御すると共に、遅延時間収束回路１５に
よって、読み出しアドレス発生回路１３よりの読み出し
アドレス信号を書き込みアドレス発生回路１２よりの書
き込みアドレス信号と比較し、読み出しアドレスが書き
込みアドレスに接近するように読み出しアドレス発生回
路１３を制御する。
【００１７】第４の本発明は、第３の本発明において、
遅延時間収束回路１５は、書き込みアドレス発生回路１
２の書き込みアドレス信号から読み出しアドレス発生回
路１３よりのアドレス信号を減算する減算器１６と、そ
の減算器１６の出力の正負を所定期間判断する正負判断
回路１７と、その正負判断回路１７よりの出力に基づい
て、所定期間上記減算器１６の出力が正であったとき、
読み出しアドレス発生回路１３の初期アドレスをこれよ
り大なる所定アドレスに設定するようにしたものであ
る。
遅延時間収束回路１５は、書き込みアドレス発生回路１
２の書き込みアドレス信号から読み出しアドレス発生回
路１３よりのアドレス信号を減算する減算器１６と、そ
の減算器１６の出力の正負を所定期間判断する正負判断
回路１７と、その正負判断回路１７よりの出力に基づい
て、所定期間上記減算器１６の出力が正であったとき、
読み出しアドレス発生回路１３の初期アドレスをこれよ
り大なる所定アドレスに設定するようにしたものであ
る。
【００１８】第５の本発明による時間軸伸長装置は、複
数チャンネルのデータが順次繰り返し書き込まれ、時間
軸伸長された複数チャンネルのデータが順次繰り返し読
み出されるメモリ１１と、その複数チャンネル毎の書き
込みアドレス信号を発生してメモリ１１に供給する複数
の書き込みアドレス発生回路１２Ａ〜１２Ｄと、複数の
書き込みアドレス発生回路１２Ａ〜１２Ｄの各書き込み
アドレスの内、複数チャンネルの一巡毎の最大値書き込
みアドレス信号を発生する最大値書き込みアドレス発生
回路２０と、読み出しアドレス信号を発生してメモリ１
１に供給する読み出しアドレス発生回路１３と、読み出
しアドレス発生回路１３よりの読み出しアドレス信号を
最大値書き込みアドレス発生回路２０よりの最大値書き
込みアドレス信号と比較し、読み出しアドレスが最大値
書き込みアドレスを越えないように読み出しアドレス発
生回路１３を制御するアドレス比較回路２１とを有する
ものである。
数チャンネルのデータが順次繰り返し書き込まれ、時間
軸伸長された複数チャンネルのデータが順次繰り返し読
み出されるメモリ１１と、その複数チャンネル毎の書き
込みアドレス信号を発生してメモリ１１に供給する複数
の書き込みアドレス発生回路１２Ａ〜１２Ｄと、複数の
書き込みアドレス発生回路１２Ａ〜１２Ｄの各書き込み
アドレスの内、複数チャンネルの一巡毎の最大値書き込
みアドレス信号を発生する最大値書き込みアドレス発生
回路２０と、読み出しアドレス信号を発生してメモリ１
１に供給する読み出しアドレス発生回路１３と、読み出
しアドレス発生回路１３よりの読み出しアドレス信号を
最大値書き込みアドレス発生回路２０よりの最大値書き
込みアドレス信号と比較し、読み出しアドレスが最大値
書き込みアドレスを越えないように読み出しアドレス発
生回路１３を制御するアドレス比較回路２１とを有する
ものである。
【００１９】上述せる第５の本発明によれば、比較回路
２１によって、読み出しアドレス発生回路１３よりの読
み出しアドレス信号を最大値書き込みアドレス発生回路
２０よりの最大値書き込みアドレス信号と比較して、読
み出しアドレスが最大値書き込みアドレスを越えないよ
うに読み出しアドレス発生回路１３を制御する。
２１によって、読み出しアドレス発生回路１３よりの読
み出しアドレス信号を最大値書き込みアドレス発生回路
２０よりの最大値書き込みアドレス信号と比較して、読
み出しアドレスが最大値書き込みアドレスを越えないよ
うに読み出しアドレス発生回路１３を制御する。
【００２０】第６の本発明による時間軸伸長装置は、第
５の本発明において、比較回路２１で、読み出しアドレ
ス発生回路１３よりの読み出しアドレス信号を複数の書
き込みアドレス発生回路１２Ａ〜１２Ｄよりの各書き込
みアドレス信号と比較し、上記読み出しアドレス発生回
路１３の読み出しアドレスが、複数の書き込みアドレス
発生回路１２Ａ〜１２Ｄのいずれかの書き込みアドレス
を越えたら、その書き込みアドレス信号を読み出しアド
レス信号としてメモリ１１に切換え供給する切換え回路
２２を設けたものである。
５の本発明において、比較回路２１で、読み出しアドレ
ス発生回路１３よりの読み出しアドレス信号を複数の書
き込みアドレス発生回路１２Ａ〜１２Ｄよりの各書き込
みアドレス信号と比較し、上記読み出しアドレス発生回
路１３の読み出しアドレスが、複数の書き込みアドレス
発生回路１２Ａ〜１２Ｄのいずれかの書き込みアドレス
を越えたら、その書き込みアドレス信号を読み出しアド
レス信号としてメモリ１１に切換え供給する切換え回路
２２を設けたものである。
【００２１】かかる第６の本発明によれば、比較回路２
１で、読み出しアドレス発生回路１３よりの読み出しア
ドレス信号を複数の書き込みアドレス発生回路１２Ａ〜
１２Ｄよりの各書き込みアドレス信号と比較し、上記読
み出しアドレス発生回路１３の読み出しアドレスが、複
数の書き込みアドレス発生回路１２Ａ〜１２Ｄのいずれ
かの書き込みアドレスを越えたら、切換え回路２２によ
って、読み出しアドレス信号の代わりにその読み出しア
ドレスによって越えられた書き込みアドレスの書き込み
アドレス信号をメモリ１１に切換え供給する。
１で、読み出しアドレス発生回路１３よりの読み出しア
ドレス信号を複数の書き込みアドレス発生回路１２Ａ〜
１２Ｄよりの各書き込みアドレス信号と比較し、上記読
み出しアドレス発生回路１３の読み出しアドレスが、複
数の書き込みアドレス発生回路１２Ａ〜１２Ｄのいずれ
かの書き込みアドレスを越えたら、切換え回路２２によ
って、読み出しアドレス信号の代わりにその読み出しア
ドレスによって越えられた書き込みアドレスの書き込み
アドレス信号をメモリ１１に切換え供給する。
【００２２】
【実施例】以下に、図１を参照して、本発明によるデジ
タルビデオ信号及びデジタルオーディオ信号の伝送方法
及び伝送装置の実施例を説明する。図１では、送信部Ｔ
及び受信部Ｒ間が、１本の同軸ケーブル（ＢＮＣケーブ
ル）５によって連結されている。
タルビデオ信号及びデジタルオーディオ信号の伝送方法
及び伝送装置の実施例を説明する。図１では、送信部Ｔ
及び受信部Ｒ間が、１本の同軸ケーブル（ＢＮＣケーブ
ル）５によって連結されている。
【００２３】送信部Ｔの構成を説明する。デジタルＶＴ
Ｒからのデジタルビデオ信号（色副搬送波周波数Ｆscの
４倍の周波数、即ち、約１４．３ＭＨｚのクロック信号
でサンプリングされている）を混合器３に供給する。図
２に示すように、４８ｋＨｚ（周期は２０．８３μsec
）のクロック信号でサンプリングされたデジタルオー
ディオ信号を、時間軸圧縮回路２に供給してデジタルビ
デオ信号の水平期間（６３．５５μsec ）中の水平同期
チップ期間に４又は３サンプル挿入されるように時間軸
圧縮して、混合器３に供給してデジタルビデオ信号に混
合する。混合器３からのデジタルビデオ／オーディオ信
号は並列／直列変換回路４に供給されて直列デジタルビ
デオ／オーディオ信号に変換された後、１本の同軸ケー
ブル５を通じて受信部Ｒに伝送される。
Ｒからのデジタルビデオ信号（色副搬送波周波数Ｆscの
４倍の周波数、即ち、約１４．３ＭＨｚのクロック信号
でサンプリングされている）を混合器３に供給する。図
２に示すように、４８ｋＨｚ（周期は２０．８３μsec
）のクロック信号でサンプリングされたデジタルオー
ディオ信号を、時間軸圧縮回路２に供給してデジタルビ
デオ信号の水平期間（６３．５５μsec ）中の水平同期
チップ期間に４又は３サンプル挿入されるように時間軸
圧縮して、混合器３に供給してデジタルビデオ信号に混
合する。混合器３からのデジタルビデオ／オーディオ信
号は並列／直列変換回路４に供給されて直列デジタルビ
デオ／オーディオ信号に変換された後、１本の同軸ケー
ブル５を通じて受信部Ｒに伝送される。
【００２４】受信部Ｒの構成を説明する。送信部Ｔから
同軸ケーブル５を通じて伝送された直列デジタルビデオ
／オーディオ信号を直列／並列変換回路６に供給して、
並列デジタルビデオ／オーディオ信号に変換した後、分
離器７に供給して、デジタルビデオ信号及び時間軸圧縮
されたデジタルオーディオ信号に分離する。分離された
デジタルビデオ信号はそのままデジタルＶＴＲ９に供給
される。図２に示すように、時間軸圧縮されたデジタル
オーディオ信号は時間軸伸長回路８に供給して元のデジ
タルオーディオ信号に戻した後、デジタルＶＴＲ９に供
給する。
同軸ケーブル５を通じて伝送された直列デジタルビデオ
／オーディオ信号を直列／並列変換回路６に供給して、
並列デジタルビデオ／オーディオ信号に変換した後、分
離器７に供給して、デジタルビデオ信号及び時間軸圧縮
されたデジタルオーディオ信号に分離する。分離された
デジタルビデオ信号はそのままデジタルＶＴＲ９に供給
される。図２に示すように、時間軸圧縮されたデジタル
オーディオ信号は時間軸伸長回路８に供給して元のデジ
タルオーディオ信号に戻した後、デジタルＶＴＲ９に供
給する。
【００２５】かかる図１のデジタルビデオ信号及びデジ
タルオーディオ信号の伝送方法及び伝送装置によれば、
１本のケーブルによって、デジタルビデオ信号及びデジ
タルオーディオ信号を同時に伝送することができる。
タルオーディオ信号の伝送方法及び伝送装置によれば、
１本のケーブルによって、デジタルビデオ信号及びデジ
タルオーディオ信号を同時に伝送することができる。
【００２６】以下に、図３を参照して、本発明による時
間軸伸長装置（回路）の実施例（１）を説明する。書き
込みアドレス発生回路（アドレスカウンタ）１２からの
書き込みアドレス信号をメモリ１１に供給して、時間軸
圧縮されたデジタルオーディオ信号をメモリ１１に書き
込み、そのメモリ１１に読み出しアドレス発生回路（ア
ドレスカウンタ）１３からの読み出しアドレス信号（書
き込みアドレス信号のアドレス変化周波数の所定数分の
１のアドレス変化周波数を以て変化するアドレス信号）
を供給して、そのメモリ１１から時間軸伸長された元の
デジタルオーディオ信号を読み出す。
間軸伸長装置（回路）の実施例（１）を説明する。書き
込みアドレス発生回路（アドレスカウンタ）１２からの
書き込みアドレス信号をメモリ１１に供給して、時間軸
圧縮されたデジタルオーディオ信号をメモリ１１に書き
込み、そのメモリ１１に読み出しアドレス発生回路（ア
ドレスカウンタ）１３からの読み出しアドレス信号（書
き込みアドレス信号のアドレス変化周波数の所定数分の
１のアドレス変化周波数を以て変化するアドレス信号）
を供給して、そのメモリ１１から時間軸伸長された元の
デジタルオーディオ信号を読み出す。
【００２７】このメモリ１１のウインドウはここではデ
ジタルビデオ信号の１６ライン分であるので、書き込み
アドレス発生回路１２のアドレスはデジタルビデオ信号
の１６ライン分毎に１回クリアされる。この場合、読み
出しアドレス発生回路１３のアドレスはクリア直前の書
き込みアドレスまでカウントアップされた後クリアされ
る。
ジタルビデオ信号の１６ライン分であるので、書き込み
アドレス発生回路１２のアドレスはデジタルビデオ信号
の１６ライン分毎に１回クリアされる。この場合、読み
出しアドレス発生回路１３のアドレスはクリア直前の書
き込みアドレスまでカウントアップされた後クリアされ
る。
【００２８】アドレス比較及び読み出しアドレスの計数
制御回路１４は、読み出しアドレス発生回路１３よりの
読み出しアドレス信号を書き込みアドレス発生回路１２
よりの書き込みアドレス信号と比較し、読み出しアドレ
スが書き込みアドレスを越えないときは、カウントアッ
プ信号を発生して、これを読み出しアドレス発生回路１
３に供給してその読み出しアドレスを増加又はクリアさ
せ、越えたときはカウントアップ信号を発生しないよう
にし、これによって読み出しアドレス発生回路１３のア
ドレスは変化せず一定のアドレス値を維持する。
制御回路１４は、読み出しアドレス発生回路１３よりの
読み出しアドレス信号を書き込みアドレス発生回路１２
よりの書き込みアドレス信号と比較し、読み出しアドレ
スが書き込みアドレスを越えないときは、カウントアッ
プ信号を発生して、これを読み出しアドレス発生回路１
３に供給してその読み出しアドレスを増加又はクリアさ
せ、越えたときはカウントアップ信号を発生しないよう
にし、これによって読み出しアドレス発生回路１３のア
ドレスは変化せず一定のアドレス値を維持する。
【００２９】遅延収束回路１５は読み出しアドレス発生
回路１３よりの読み出しアドレス信号を書き込みアドレ
ス発生回路１２よりの書き込みアドレス信号と比較し、
例えば、１６フィールドの間読み出しアドレスが書き込
みアドレスを越えないときは、図４に示す如く、クリア
直後の読み出しアドレス（０番地）にこれより大のオフ
セット、即ち、例えば、１番地を与える。即ち、減算器
１６で書き込みアドレスから読み出しアドレスを減算
し、その減算出力が正負判断回路１７に供給され、１６
フィールドの間に亘って正が維持されたら、ロード値発
生回路１８を制御して、読み出しアドレス発生回路１３
のアドレスカウンタの初期値オール０を最後のビットだ
け１にするような値をロードし、これを繰り返すことに
より、読み出しアドレスは書き込みアドレスに接近し、
読み出しアドレスの書き込みアドレスに対する遅延量を
小さくすることができる。
回路１３よりの読み出しアドレス信号を書き込みアドレ
ス発生回路１２よりの書き込みアドレス信号と比較し、
例えば、１６フィールドの間読み出しアドレスが書き込
みアドレスを越えないときは、図４に示す如く、クリア
直後の読み出しアドレス（０番地）にこれより大のオフ
セット、即ち、例えば、１番地を与える。即ち、減算器
１６で書き込みアドレスから読み出しアドレスを減算
し、その減算出力が正負判断回路１７に供給され、１６
フィールドの間に亘って正が維持されたら、ロード値発
生回路１８を制御して、読み出しアドレス発生回路１３
のアドレスカウンタの初期値オール０を最後のビットだ
け１にするような値をロードし、これを繰り返すことに
より、読み出しアドレスは書き込みアドレスに接近し、
読み出しアドレスの書き込みアドレスに対する遅延量を
小さくすることができる。
【００３０】かかる時間軸伸長装置によれば、メモリ１
１のウインドウをあまり小さくしないでも、メモリにデ
ータを書き込んでから、時間軸伸長されたデータを読み
出すまでの遅延時間を短くすることができる。
１のウインドウをあまり小さくしないでも、メモリにデ
ータを書き込んでから、時間軸伸長されたデータを読み
出すまでの遅延時間を短くすることができる。
【００３１】次に、図５を参照して、本発明の時間軸伸
長装置（回路）の実施例（２）を説明する。時間軸圧縮
されたオーディオデータがメモリ１１に供給されて、メ
モリ１１に供給される書き込みアドレスレジスタ（アド
レスカウンタも可）１２Ａ〜１２Ｄよりの書き込みアド
レス信号によって書き込まれ、セレクタ２２を通じて、
メモリ１１に供給される読み出しアドレスレジスタ１３
からの読み出しアドレス信号によって、時間軸伸長され
たオーディオデータが読み出される。
長装置（回路）の実施例（２）を説明する。時間軸圧縮
されたオーディオデータがメモリ１１に供給されて、メ
モリ１１に供給される書き込みアドレスレジスタ（アド
レスカウンタも可）１２Ａ〜１２Ｄよりの書き込みアド
レス信号によって書き込まれ、セレクタ２２を通じて、
メモリ１１に供給される読み出しアドレスレジスタ１３
からの読み出しアドレス信号によって、時間軸伸長され
たオーディオデータが読み出される。
【００３２】書き込みアドレス及び読み出しアドレスは
共に２進符号で表されるが、これらのアドレスを簡単の
ため１０進符号で表すと次のように成る。尚、このアド
レスの最上位桁はチャンネルの別を示す。 １チャンネルの書き込みアドレス 100001、100002、10
0003、‥‥‥‥‥‥ ２チャンネルの書き込みアドレス 200001、200002、20
0003、‥‥‥‥‥‥ ３チャンネルの書き込みアドレス 300001、300002、30
0003、‥‥‥‥‥‥ ４チャンネルの書き込みアドレス 400001、400002、40
0003、‥‥‥‥‥‥
共に２進符号で表されるが、これらのアドレスを簡単の
ため１０進符号で表すと次のように成る。尚、このアド
レスの最上位桁はチャンネルの別を示す。 １チャンネルの書き込みアドレス 100001、100002、10
0003、‥‥‥‥‥‥ ２チャンネルの書き込みアドレス 200001、200002、20
0003、‥‥‥‥‥‥ ３チャンネルの書き込みアドレス 300001、300002、30
0003、‥‥‥‥‥‥ ４チャンネルの書き込みアドレス 400001、400002、40
0003、‥‥‥‥‥‥
【００３３】そして、図６に示すＡＵＸデータがチャン
ネル認識回路１９に供給されて、そのユーザデータ（オ
ーディオデータ）ＵＤ中のバイト０のビット１、２のチ
ャンネルを表わすデータＣＨ１、ＣＨ２によって、時間
軸圧縮されたデジタルオーディオデータのサンプルが４
チャンネルのいずれであるかを認識し、その認識された
チャンネルに応じて、順次１、２、３及び４チャンネル
書き込みアドレスレジスタ１２Ａ、１２Ｂ、１２Ｃ及び
１２Ｄよりのアドレス信号のアドレスを１ずつ増加させ
又はクリアし、その各レジスタ１２Ａ〜１２Ｄのチャン
ネルのアドレス信号をメモリ１１に供給して、デジタル
オーディオデータの各サンプルデータをメモリ１１の各
チャンネル毎のアドレスに書き込む。尚、ＡＵＸデータ
において、ＡＤＦは先頭識別データ、ＤＩＤはデータＩ
Ｄ（ブロックの数を示す）、ＤＢＮはデータブロック番
号、ＤＣはデータカウンタ（ＵＤの大きさを示す）、Ｃ
Ｓは終端データである。
ネル認識回路１９に供給されて、そのユーザデータ（オ
ーディオデータ）ＵＤ中のバイト０のビット１、２のチ
ャンネルを表わすデータＣＨ１、ＣＨ２によって、時間
軸圧縮されたデジタルオーディオデータのサンプルが４
チャンネルのいずれであるかを認識し、その認識された
チャンネルに応じて、順次１、２、３及び４チャンネル
書き込みアドレスレジスタ１２Ａ、１２Ｂ、１２Ｃ及び
１２Ｄよりのアドレス信号のアドレスを１ずつ増加させ
又はクリアし、その各レジスタ１２Ａ〜１２Ｄのチャン
ネルのアドレス信号をメモリ１１に供給して、デジタル
オーディオデータの各サンプルデータをメモリ１１の各
チャンネル毎のアドレスに書き込む。尚、ＡＵＸデータ
において、ＡＤＦは先頭識別データ、ＤＩＤはデータＩ
Ｄ（ブロックの数を示す）、ＤＢＮはデータブロック番
号、ＤＣはデータカウンタ（ＵＤの大きさを示す）、Ｃ
Ｓは終端データである。
【００３４】又、各チャンネルの書き込みアドレスレジ
スタ１２Ａ〜１２Ｄからメモリ１１に供給されたアドレ
ス信号を、最大値アドレスレジスタ２０に供給して、１
チャンネルから４チャンネルの書き込みアドレスの最大
値アドレスを保持させ、デジタルビデオ信号の１ライン
の最後の時点で何サンプルのデジタルオーディオデータ
が伝送されて来たかを知るようにする。
スタ１２Ａ〜１２Ｄからメモリ１１に供給されたアドレ
ス信号を、最大値アドレスレジスタ２０に供給して、１
チャンネルから４チャンネルの書き込みアドレスの最大
値アドレスを保持させ、デジタルビデオ信号の１ライン
の最後の時点で何サンプルのデジタルオーディオデータ
が伝送されて来たかを知るようにする。
【００３５】例えば、あるラインのデジタルビデオ信号
の水平同期チップ期間に挿入されている時間軸圧縮され
たデジタルオーディオ信号（データ）の各チャンネルの
サンプルのメモリのアドレスが、例えば、 １チャンネル 100067 ２チャンネル 200060 ３チャンネル 300060 ４チャンネル 400060 の場合は、最大値書き込みアドレスは１チャンネルのア
ドレスである 100067 に成る。尚、この場合最大値書き込みアドレスは、チャ
ンネルの別を表す最上位の桁は無視するものとする。
の水平同期チップ期間に挿入されている時間軸圧縮され
たデジタルオーディオ信号（データ）の各チャンネルの
サンプルのメモリのアドレスが、例えば、 １チャンネル 100067 ２チャンネル 200060 ３チャンネル 300060 ４チャンネル 400060 の場合は、最大値書き込みアドレスは１チャンネルのア
ドレスである 100067 に成る。尚、この場合最大値書き込みアドレスは、チャ
ンネルの別を表す最上位の桁は無視するものとする。
【００３６】そして、アドレス比較器２１で、読み出し
アドレスレジスタ１３よりの読み出しアドレスを最大値
書き込みアドレスレジスタ２０の最大値書き込みアドレ
スと比較し、読み出しアドレスが最大値書き込みアドレ
スを越えないときは、読み出しアドレスレジスタ１３に
カウントアップ信号を供給して、読み出しアドレスを増
加又はクリアし、越えたときは、カウントアップ信号を
発生せず、これによって読み出しアドレスレジスタ１３
のアドレスを一定値に維持する。読み出しアドレス発生
回路１３よりのアドレス信号は、アドレス比較器２１よ
りのセレクト信号によって制御されるセレクタ２２を通
じてメモリ１１に供給する。
アドレスレジスタ１３よりの読み出しアドレスを最大値
書き込みアドレスレジスタ２０の最大値書き込みアドレ
スと比較し、読み出しアドレスが最大値書き込みアドレ
スを越えないときは、読み出しアドレスレジスタ１３に
カウントアップ信号を供給して、読み出しアドレスを増
加又はクリアし、越えたときは、カウントアップ信号を
発生せず、これによって読み出しアドレスレジスタ１３
のアドレスを一定値に維持する。読み出しアドレス発生
回路１３よりのアドレス信号は、アドレス比較器２１よ
りのセレクト信号によって制御されるセレクタ２２を通
じてメモリ１１に供給する。
【００３７】又、アドレス比較器２１で、読み出しアド
レスレジスタ１３よりの読み出しアドレス信号を、それ
ぞれ１、２、３及び４チャンネル書き込みレジスタ１２
Ａ、１２Ｂ、１２Ｃ及び１２Ｄの書き込みアドレス信号
と比較し、読み出しアドレスが１、２、３又は４チャン
ネルの書き込みアドレスのいずれかを越えたときは、ア
ドレス比較器２１よりの比較出力でセレクタ２２を制御
して、読み出しアドレスレジスタ１３よりの読み出しア
ドレス信号の代わりに、読み出しアドレスによって越え
られた書き込みアドレス信号をセレクタ２２を通じてメ
モリ１１に供給するようにする。。
レスレジスタ１３よりの読み出しアドレス信号を、それ
ぞれ１、２、３及び４チャンネル書き込みレジスタ１２
Ａ、１２Ｂ、１２Ｃ及び１２Ｄの書き込みアドレス信号
と比較し、読み出しアドレスが１、２、３又は４チャン
ネルの書き込みアドレスのいずれかを越えたときは、ア
ドレス比較器２１よりの比較出力でセレクタ２２を制御
して、読み出しアドレスレジスタ１３よりの読み出しア
ドレス信号の代わりに、読み出しアドレスによって越え
られた書き込みアドレス信号をセレクタ２２を通じてメ
モリ１１に供給するようにする。。
【００３８】図７の(I) 、(II)、(III) 及び(IV)に、
１、２、３及び４チャンネル書き込みアドレスレジスタ
１２Ａ、１２Ｂ、１２Ｃ及び１２Ｄよりの書き込みアド
レス及び読み出しアドレスレジスタ１３よりの読み出し
アドレスの変化状態を示し、図８に、最大値書き込みア
ドレスレジスタ２０の最大値書き込みアドレス及び読み
出しアドレスレジスタ１３の読み出しアドレスの変化状
態を示している。尚、かかるアドレスは、チャンネルの
別を表す上位桁は共に０でるものとして示している。
１、２、３及び４チャンネル書き込みアドレスレジスタ
１２Ａ、１２Ｂ、１２Ｃ及び１２Ｄよりの書き込みアド
レス及び読み出しアドレスレジスタ１３よりの読み出し
アドレスの変化状態を示し、図８に、最大値書き込みア
ドレスレジスタ２０の最大値書き込みアドレス及び読み
出しアドレスレジスタ１３の読み出しアドレスの変化状
態を示している。尚、かかるアドレスは、チャンネルの
別を表す上位桁は共に０でるものとして示している。
【００３９】図７の(I) 、(II)、(III) 及び(IV)並びに
図８の各Ａの期間は、４チャンネル共、同サンプル数の
受信があったことを示し、Ｂの期間は４チャンネル共、
受信データの欠落があった期間を示し、期間Ａ及びＢの
後は、２及び４チャンネルの受信データの欠落状態が続
く。図８に示す如く、読み出しアドレスレジスタ１３よ
りの読み出しアドレスは、最大値書き込みアドレスレジ
スタ２０よりの最大値書き込みアドレスを越えない範囲
で読み出しアドレスが増加していくが、受信データの欠
落で最大値書き込みアドレスの増加が停止したＣの期間
では、読み出しアドレスの増加も停止する。図７(I) 及
び(III) に示す如く、Ｃの期間の後のＤの期間で、１及
び３チャンネルのサンプルデータの受信が開始されるた
め、読み出しアドレスレジスタ１３の読み出しアドレス
は再び増加する。その後、デジタルビデオ信号の１６ラ
イン毎に１回の書き込みアドレスのクリアが生じるの
で、読み出しアドレスは最大値書き込みアドレスのクリ
ア直前のアドレスまで増加した後クリアされ、両アドレ
スは再び増加する。
図８の各Ａの期間は、４チャンネル共、同サンプル数の
受信があったことを示し、Ｂの期間は４チャンネル共、
受信データの欠落があった期間を示し、期間Ａ及びＢの
後は、２及び４チャンネルの受信データの欠落状態が続
く。図８に示す如く、読み出しアドレスレジスタ１３よ
りの読み出しアドレスは、最大値書き込みアドレスレジ
スタ２０よりの最大値書き込みアドレスを越えない範囲
で読み出しアドレスが増加していくが、受信データの欠
落で最大値書き込みアドレスの増加が停止したＣの期間
では、読み出しアドレスの増加も停止する。図７(I) 及
び(III) に示す如く、Ｃの期間の後のＤの期間で、１及
び３チャンネルのサンプルデータの受信が開始されるた
め、読み出しアドレスレジスタ１３の読み出しアドレス
は再び増加する。その後、デジタルビデオ信号の１６ラ
イン毎に１回の書き込みアドレスのクリアが生じるの
で、読み出しアドレスは最大値書き込みアドレスのクリ
ア直前のアドレスまで増加した後クリアされ、両アドレ
スは再び増加する。
【００４０】又、図７(II)、(IV)に示す如く、読み出し
アドレスレジスタ１３の読み出しアドレスが、２及び４
チャンネル書き込みアドレスレジスタ１２Ｂ及び１２Ｄ
の各書き込みアドレスを追い越してしまうＤの期間で
は、そのまま読み出しアドレス信号をメモリ１１に供給
すると不適当なサンプルデータを読み出すことに成るの
で、セレクタ２２の切換えによって、２及び４チャンネ
ル書き込みアドレスレジスタ１２Ｂ及び１２Ｄの各書き
込みアドレス信号を読み出しアドレス信号としてメモリ
１１に供給するようにする。
アドレスレジスタ１３の読み出しアドレスが、２及び４
チャンネル書き込みアドレスレジスタ１２Ｂ及び１２Ｄ
の各書き込みアドレスを追い越してしまうＤの期間で
は、そのまま読み出しアドレス信号をメモリ１１に供給
すると不適当なサンプルデータを読み出すことに成るの
で、セレクタ２２の切換えによって、２及び４チャンネ
ル書き込みアドレスレジスタ１２Ｂ及び１２Ｄの各書き
込みアドレス信号を読み出しアドレス信号としてメモリ
１１に供給するようにする。
【００４１】これにより、受信データの欠落するチャン
ネルに対してもデータの連続性を確保することができ
る。又、４チャンネルの内、全くサンプルが伝送されな
かったチャンネルの書き込みアドレスレジスタの書き込
みアドレスは０番地のまゝである。そこで、メモリ１１
の０番地に予め全ビットが０と成るデータを書き込んで
おけば、読み出しアドレスとしてあるチャンネルの書き
込みアドレスを採用した場合、そのチャンネルの書き込
みアドレスの０番地を読み出すと、そのチャンネルの受
信サンプルは常に全ビット０のサンプルデータが読み出
されることに成る。読み出しアドレスレジスタ１８の各
チャンネル毎のアドレスはそれぞれ各チャンネル毎にク
リア直後に０番地と成るが、あるチャンネルのデータを
１サンプルでも受信すれば、メモリ１１のそのチャンネ
ルの１番地からデータが読み取られ、チャンネルのデー
タが０サンプルのときのみメモリ１１のそのチャンネル
の０番地からサンプルデータが読み出されるので、結果
的にはそのチャンネルの音声出力は、実質的にミュート
状態に成ったのと同じである。
ネルに対してもデータの連続性を確保することができ
る。又、４チャンネルの内、全くサンプルが伝送されな
かったチャンネルの書き込みアドレスレジスタの書き込
みアドレスは０番地のまゝである。そこで、メモリ１１
の０番地に予め全ビットが０と成るデータを書き込んで
おけば、読み出しアドレスとしてあるチャンネルの書き
込みアドレスを採用した場合、そのチャンネルの書き込
みアドレスの０番地を読み出すと、そのチャンネルの受
信サンプルは常に全ビット０のサンプルデータが読み出
されることに成る。読み出しアドレスレジスタ１８の各
チャンネル毎のアドレスはそれぞれ各チャンネル毎にク
リア直後に０番地と成るが、あるチャンネルのデータを
１サンプルでも受信すれば、メモリ１１のそのチャンネ
ルの１番地からデータが読み取られ、チャンネルのデー
タが０サンプルのときのみメモリ１１のそのチャンネル
の０番地からサンプルデータが読み出されるので、結果
的にはそのチャンネルの音声出力は、実質的にミュート
状態に成ったのと同じである。
【００４２】上述せる時間軸伸長装置によれば、複数チ
ャンネルのデジタルオーディオ信号が供給されて、時間
軸伸長された複数のチャンネルのデジタルオーディオ信
号が出力される時間軸伸長装置において、複数チャンネ
ルのデジタルオーディオ信号のサンプルの一部が欠如し
たり、順序が狂っていても、書き込みアドレスレジスタ
及び読み出しアドレスレジスタの制御を円滑に行えると
共に、最大値書き込みアドレスカウンタの最大値書き込
みアドレスの増加が停止しても、メモリに記憶されてい
る必要なデータを確実に読み出すことができるので、デ
ータの連続性を保ち、受信データの忠実な再現を行うこ
とのできる時間軸伸長装置を得ることができる。
ャンネルのデジタルオーディオ信号が供給されて、時間
軸伸長された複数のチャンネルのデジタルオーディオ信
号が出力される時間軸伸長装置において、複数チャンネ
ルのデジタルオーディオ信号のサンプルの一部が欠如し
たり、順序が狂っていても、書き込みアドレスレジスタ
及び読み出しアドレスレジスタの制御を円滑に行えると
共に、最大値書き込みアドレスカウンタの最大値書き込
みアドレスの増加が停止しても、メモリに記憶されてい
る必要なデータを確実に読み出すことができるので、デ
ータの連続性を保ち、受信データの忠実な再現を行うこ
とのできる時間軸伸長装置を得ることができる。
【００４３】上述した各実施例の時間軸伸長装置（回
路）は半導体ＩＣで構成されるが、ディスクリート回路
で構成しても良い。
路）は半導体ＩＣで構成されるが、ディスクリート回路
で構成しても良い。
【００４４】
【発明の効果】上述せる第１及び第２の本発明によれ
ば、１本のケーブルを用いて、デジタルビデオ信号及び
デジタルオーディオ信号を同時に伝送することのできる
デジタルビデオ信号及びデジタルオーディオ信号の伝送
方法及び伝送装置を得ることができる。
ば、１本のケーブルを用いて、デジタルビデオ信号及び
デジタルオーディオ信号を同時に伝送することのできる
デジタルビデオ信号及びデジタルオーディオ信号の伝送
方法及び伝送装置を得ることができる。
【００４５】上述せる第３の本発明によれば、ウインド
ウをあまり小さくしなくても、メモリにデータを書き込
んでから、時間軸伸長されたデータを読み出すまでの遅
延時間を短くすることのできる時間軸伸長装置を得るこ
とができる。
ウをあまり小さくしなくても、メモリにデータを書き込
んでから、時間軸伸長されたデータを読み出すまでの遅
延時間を短くすることのできる時間軸伸長装置を得るこ
とができる。
【００４６】上述せる第４の本発明によれば、複数チャ
ンネルのデジタルオーディオ信号が供給されて、時間軸
伸長された複数のチャンネルのデジタルオーディオ信号
が出力される時間軸伸長装置において、複数チャンネル
のデジタルオーディオ信号のサンプルの一部が欠如した
り、順序が狂っていても、書き込みアドレスレジスタ及
び読み出しアドレスレジスタの制御を円滑に行えるもの
を得ることができる。
ンネルのデジタルオーディオ信号が供給されて、時間軸
伸長された複数のチャンネルのデジタルオーディオ信号
が出力される時間軸伸長装置において、複数チャンネル
のデジタルオーディオ信号のサンプルの一部が欠如した
り、順序が狂っていても、書き込みアドレスレジスタ及
び読み出しアドレスレジスタの制御を円滑に行えるもの
を得ることができる。
【００４７】上述せる第５の本発明によれば、複数チャ
ンネルのデジタルオーディオ信号が供給されて、時間軸
伸長された複数のチャンネルのデジタルオーディオ信号
が出力される時間軸伸長装置において、複数チャンネル
のデジタルオーディオ信号のサンプルの一部が欠如した
り、順序が狂っていても、書き込みアドレスレジスタ及
び読み出しアドレスレジスタの制御を円滑に行えると共
に、最大値書き込みアドレスカウンタの最大値書き込み
アドレスの増加が停止しても、メモリに記憶されている
必要なデータを確実に得ることのできる時間軸伸長装置
を得ることができる。
ンネルのデジタルオーディオ信号が供給されて、時間軸
伸長された複数のチャンネルのデジタルオーディオ信号
が出力される時間軸伸長装置において、複数チャンネル
のデジタルオーディオ信号のサンプルの一部が欠如した
り、順序が狂っていても、書き込みアドレスレジスタ及
び読み出しアドレスレジスタの制御を円滑に行えると共
に、最大値書き込みアドレスカウンタの最大値書き込み
アドレスの増加が停止しても、メモリに記憶されている
必要なデータを確実に得ることのできる時間軸伸長装置
を得ることができる。
【００４８】上述せる第６の本発明によれば、複数チャ
ンネルのデジタルオーディオ信号が供給されて、時間軸
伸長された複数のチャンネルのデジタルオーディオ信号
が出力される時間軸伸長装置において、複数チャンネル
のデジタルオーディオ信号のサンプルの一部が欠如した
り、順序が狂っていても、書き込みアドレスレジスタ及
び読み出しアドレスレジスタの制御を円滑に行えると共
に、最大値書き込みアドレスカウンタの最大値書き込み
アドレスの増加が停止しても、メモリに記憶されている
必要なデータを確実に読み出すことができるので、デー
タの連続性を保ち、受信データの忠実な再現を行うこと
のできる時間軸伸長装置を得ることができる。
ンネルのデジタルオーディオ信号が供給されて、時間軸
伸長された複数のチャンネルのデジタルオーディオ信号
が出力される時間軸伸長装置において、複数チャンネル
のデジタルオーディオ信号のサンプルの一部が欠如した
り、順序が狂っていても、書き込みアドレスレジスタ及
び読み出しアドレスレジスタの制御を円滑に行えると共
に、最大値書き込みアドレスカウンタの最大値書き込み
アドレスの増加が停止しても、メモリに記憶されている
必要なデータを確実に読み出すことができるので、デー
タの連続性を保ち、受信データの忠実な再現を行うこと
のできる時間軸伸長装置を得ることができる。
【図１】本発明の実施例のデジタルビデオ信号及びデジ
タルオーディオ信号の伝送方法及び伝送装置を示すブロ
ック線図
タルオーディオ信号の伝送方法及び伝送装置を示すブロ
ック線図
【図２】デジタルオーディオ信号の時間軸圧縮及び伸長
の説明に供する線図
の説明に供する線図
【図３】実施例の時間軸伸長装置（１）を示すブロック
線図
線図
【図４】時間軸伸長装置の書き込みアドレス及び読み出
しアドレスの関係を示す線図
しアドレスの関係を示す線図
【図５】実施例の時間軸伸長装置（２）を示すブロック
線図
線図
【図６】ＡＵＸデータのフォーマットを示す表図
【図７】時間軸伸長装置の書き込みアドレス及び読み出
しアドレスの関係を示す線図
しアドレスの関係を示す線図
【図８】時間軸伸長装置の最大値書き込みアドレス及び
読み出しアドレスの関係を示す線図
読み出しアドレスの関係を示す線図
【符号の説明】 Ｔ 送信部 Ｒ 受信部 ２ 時間軸圧縮回路 ８ 時間軸伸長回路 １１ メモリ １２ 書き込みアドレス発生回路 １３ 読み出しアドレス発生回路 １４ アドレス比較及び読み出しアドレスの計数制御回
路 １５ 遅延時間収束回路 １６ 減算器 １７ 正負判断回路 １８ ロード値発生回路 １９ チャンネル認識回路 ２０ 最大書き込みアドレスレジスタ ２１ アドレス比較器 ２２ セレクタ
路 １５ 遅延時間収束回路 １６ 減算器 １７ 正負判断回路 １８ ロード値発生回路 １９ チャンネル認識回路 ２０ 最大書き込みアドレスレジスタ ２１ アドレス比較器 ２２ セレクタ
Claims (6)
- 【請求項１】 送信部で、デジタルオーディオ信号を時
間軸圧縮して、デジタルビデオ信号の水平同期チップ期
間に挿入する如く混合し、該混合されたデジタルビデオ
／オーディオ信号を並列／直列変換して、１本のケーブ
ルを通じて受信部に伝送し、該受信部で、上記直列デジ
タルビデオ／オーディオ信号を直列／並列変換し、該並
列デジタルビデオ／オーディオ信号からデジタルビデオ
信号及び時間軸圧縮されたデジタルオーディオ信号を分
離し、該時間軸圧縮されたデジタルオーディオ信号を時
間軸伸長することを特徴とするデジタルビデオ信号及び
デジタルオーディオ信号の伝送方法。 - 【請求項２】 デジタルオーディオ信号を時間軸圧縮す
る時間軸圧縮回路と、該時間軸圧縮回路からの時間軸圧
縮されたデジタルオーディオ信号をデジタルビデオ信号
の水平同期チップ期間に挿入する混合回路と、該混合回
路からの並列デジタルビデオ／オーディオ信号が供給さ
れる並列／直列変換回路とを備える送信部と、 上記送信部の並列／直列変換回路より１本のケーブルを
通じて伝送された直列デジタルビデオ／オーディオ信号
が供給される直列／並列変換回路と、該直列／並列変換
回路からの並列デジタルビデオ／オーディオ信号が供給
されてデジタルビデオ信号及び時間軸圧縮されたデジタ
ルオーディオ信号に分離される分離回路と、該分離回路
からの時間軸圧縮されたデジタルオーディオ信号が供給
される時間軸伸長回路とを備える受信部とを有すること
を特徴とするデジタルビデオ信号及びデジタルオーディ
オ信号の伝送装置。 - 【請求項３】 入力データが書き込まれ、それの時間軸
伸長された出力データが読み出されるメモリと、 該メモリに書き込みアドレス信号を供給する書き込みア
ドレス発生回路と、 上記メモリに読み出しアドレス信号を供給する読み出し
アドレス発生回路と、 上記読み出しアドレス発生回路よりの読み出しアドレス
信号を上記書き込みアドレス発生回路よりの書き込みア
ドレス信号と比較し、上記読み出しアドレスが上記書き
込みアドレスを越えないように上記読み出しアドレス発
生回路を制御する比較回路と、 上記読み出しアドレス発生回路よりの読み出しアドレス
信号を上記書き込みアドレス発生回路よりの読み出しア
ドレス信号と比較し、上記読み出しアドレスが上記書き
込みアドレスに接近するように上記読み出しアドレス発
生回路を制御する遅延時間収束回路とを有することを特
徴とする時間軸伸長装置。 - 【請求項４】 上記遅延時間収束回路は、上記書き込み
アドレス発生回路よりの書き込みアドレス信号から上記
読み出しアドレス発生回路よりの読み出しアドレス信号
を減算する減算器と、該減算器の出力の正負を所定期間
判断する正負判断回路と、該正負判断回路よりの出力に
基づいて、上記所定期間上記減算器の出力が正であった
とき、上記読み出しアドレス発生回路の初期アドレスを
これより大なる所定アドレスに設定することを特徴とす
る請求項３に記載の時間軸伸長装置。 - 【請求項５】 複数チャンネルのデータが順次繰り返し
書き込まれ、時間軸伸長された複数チャンネルのデータ
が順次繰り返し読み出されるメモリと、 上記複数チャンネル毎の書き込みアドレス信号を発生し
て上記メモリに供給する複数の書き込みアドレス発生回
路と、 上記複数の書き込みアドレス発生回路の各書き込みアド
レスの内、上記複数チャンネルの一巡毎の最大値書き込
みアドレス信号を発生する最大値書き込みアドレス発生
回路と、 読み出しアドレス信号を発生して上記メモリに供給する
読み出しアドレス発生回路と、 上記読み出しアドレス発生回路よりの読み出しアドレス
信号を上記最大値書き込みアドレス発生回路よりの最大
値書き込みアドレス信号と比較して、上記読み出しアド
レスが上記最大値書き込みアドレスを越えないように上
記読み出しアドレス発生回路を制御する比較回路とを有
することを特徴とする時間軸伸長装置。 - 【請求項６】 上記比較回路で、上記読み出しアドレス
発生回路よりの読み出しアドレス信号を上記複数の書き
込みアドレス発生回路のよりの各書き込みアドレス信号
と比較し、上記読み出しアドレス発生回路の読み出しア
ドレスが、上記複数の書き込みアドレス発生回路のいず
れかの書き込みアドレスを越えたら、該書き込みアドレ
ス信号を読み出しアドレス信号として上記メモリに切換
え供給する切換え回路を設けたことを特徴とする請求項
５記載の時間軸伸長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22599192A JP3572622B2 (ja) | 1992-08-25 | 1992-08-25 | 時間軸伸長装置及び時間軸伸長装置を用いた伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22599192A JP3572622B2 (ja) | 1992-08-25 | 1992-08-25 | 時間軸伸長装置及び時間軸伸長装置を用いた伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0678280A true JPH0678280A (ja) | 1994-03-18 |
| JP3572622B2 JP3572622B2 (ja) | 2004-10-06 |
Family
ID=16838085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22599192A Expired - Lifetime JP3572622B2 (ja) | 1992-08-25 | 1992-08-25 | 時間軸伸長装置及び時間軸伸長装置を用いた伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572622B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009443A1 (fr) * | 2000-07-21 | 2002-01-31 | Matsushita Electric Industrial Co., Ltd. | Dispositif emetteur de signaux, et dispositif recepteur de signaux |
| JP2002125207A (ja) * | 2000-07-21 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 信号送信装置及び信号受信装置 |
| US7209496B2 (en) | 2001-03-12 | 2007-04-24 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| WO2012057147A1 (ja) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | 通信システムおよび伝送ユニット |
| JP2012094965A (ja) * | 2010-10-25 | 2012-05-17 | Panasonic Corp | 通信システムおよび伝送ユニット |
-
1992
- 1992-08-25 JP JP22599192A patent/JP3572622B2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8345169B2 (en) | 2000-07-21 | 2013-01-01 | Panasonic Corporation | Signal transmitter and signal receiver |
| JP2002125207A (ja) * | 2000-07-21 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 信号送信装置及び信号受信装置 |
| US8681276B2 (en) | 2000-07-21 | 2014-03-25 | Panasonic Corporation | Signal transmitter and signal receiver |
| US7379121B2 (en) | 2000-07-21 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting device and signal receiving device |
| WO2002009443A1 (fr) * | 2000-07-21 | 2002-01-31 | Matsushita Electric Industrial Co., Ltd. | Dispositif emetteur de signaux, et dispositif recepteur de signaux |
| US7843514B2 (en) | 2000-07-21 | 2010-11-30 | Panasonic Corporation | Signal transmitter and signal receiver |
| US8451385B2 (en) | 2000-07-21 | 2013-05-28 | Panasonic Corporation | Signal transmitter and signal receiver |
| US7688868B2 (en) | 2001-03-12 | 2010-03-30 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| US8064361B2 (en) | 2001-03-12 | 2011-11-22 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| US7209496B2 (en) | 2001-03-12 | 2007-04-24 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| USRE45434E1 (en) | 2001-03-12 | 2015-03-24 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| USRE45433E1 (en) | 2001-03-12 | 2015-03-24 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| USRE46160E1 (en) | 2001-03-12 | 2016-09-20 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| USRE46297E1 (en) | 2001-03-12 | 2017-01-31 | Sony Corporation | Information transmitting apparatus and method, information receiving apparatus and method, information transmitting and receiving system and method, recording medium and program |
| JP2012094965A (ja) * | 2010-10-25 | 2012-05-17 | Panasonic Corp | 通信システムおよび伝送ユニット |
| JP2012094999A (ja) * | 2010-10-25 | 2012-05-17 | Panasonic Corp | 通信システムおよび伝送ユニット |
| WO2012057147A1 (ja) * | 2010-10-25 | 2012-05-03 | パナソニック株式会社 | 通信システムおよび伝送ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3572622B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429332A (en) | Television compressed audio | |
| JPH0767087A (ja) | 多重化信号のシリアル伝送方法、多重化信号のシリアル送信装置、受信装置及び送受信装置 | |
| KR19980063571A (ko) | 디지탈방송신호의 수신장치와 수신 및 기록재생장치 | |
| JPS63120535A (ja) | 狭巾チャネルを通じたアナログ及びデジタルデータの正確な多重化送受信装置 | |
| JPS60103748A (ja) | デイジタル信号伝送方式 | |
| US4575749A (en) | Component companding in a multiplexed component system | |
| US6512794B1 (en) | Receiver and transmitter-receiver | |
| US5199030A (en) | Digital signal transmission device | |
| JPH0678280A (ja) | デジタルビデオ信号及びデジタルオーディオ信号の伝送方法及び伝送装置並びに時間軸伸長装置 | |
| US6240138B1 (en) | Data transmitting apparatus | |
| US5381186A (en) | Video signal decoder muting circuit and method of muting | |
| JP3370665B2 (ja) | テレビジョン信号中のデータ信号の伝送方法並びに自動受信方法 | |
| KR100589016B1 (ko) | 텔레비전신호처리장치용버스시스템 | |
| US7106953B2 (en) | Audio and video recording and reproduction apparatus | |
| JPH0686244A (ja) | 映像信号送信装置と映像信号受信装置 | |
| JP2558730B2 (ja) | 映像伝送方式 | |
| JP3049842B2 (ja) | 映像及び音声データ伝送装置 | |
| KR100194917B1 (ko) | 고선명 텔레비젼의 음성신호 출력선택회로 및 방식 | |
| KR19980030715A (ko) | Rs422를 이용한 디브이에이치에스와 셋탑박스 인터페이스 | |
| KR100213007B1 (ko) | 사운드신장회로 | |
| KR100222762B1 (ko) | 문자방송 기능 지원용 병렬/직렬변환회로 | |
| KR0172464B1 (ko) | 수직블랭킹구간내의 음향정보신호 송수신장치 | |
| JPH0746522A (ja) | マルチチャンネル信号処理装置及びマルチチャンネル記録装置及びマルチチャンネル再生装置 | |
| JPH1155315A (ja) | ディジタル放送信号の受信および記録再生装置 | |
| JP2943568B2 (ja) | 映像データ送信装置と映像データ受信装置と映像データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |