JPH067593B2 - Gate turn-off thyristor - Google Patents
Gate turn-off thyristorInfo
- Publication number
- JPH067593B2 JPH067593B2 JP63051872A JP5187288A JPH067593B2 JP H067593 B2 JPH067593 B2 JP H067593B2 JP 63051872 A JP63051872 A JP 63051872A JP 5187288 A JP5187288 A JP 5187288A JP H067593 B2 JPH067593 B2 JP H067593B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- anode
- turn
- layer
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｎベース層がアノード側に低抵抗のｎバッフ
ァ層を有し、そのｎバッファ層がｐエミッタ層を貫通し
てアノード電極に接触するアノードショート構造を持つ
ゲートターンオフ（ＧＴＯ）サイリスタに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] In the present invention, the n base layer has a low resistance n buffer layer on the anode side, and the n buffer layer penetrates the p emitter layer to form an anode electrode. The present invention relates to a gate turn-off (GTO) thyristor having a contacting anode short structure.
ＧＴＯサイリスタでアノードショートを採用する理由
は、アノード側のｐエミッタからの正孔の注入効率をお
さえることにより、ＧＴＯサイリスタのターンオフ時の
テイル電流の減衰が早くなってターンオフ損失が小さく
なること、ターンオフ時間が早くなることおよびターン
オフ時にＧＴＯサイリスタのカソードセグメント中心部
への電流集中もおさえられることにある。そこでカソー
ドセグメント中心部直下でｎ＋バッファ層にｐエミッタ
層を貫通させてショートする方法がとられる。The reason for adopting the anode short in the GTO thyristor is that by suppressing the injection efficiency of holes from the p-emitter on the anode side, the tail current at the turn-off of the GTO thyristor is quickly attenuated to reduce the turn-off loss. This is because the time is shortened and the current concentration in the center of the cathode segment of the GTO thyristor is suppressed at the time of turn-off. Therefore, a method of short-circuiting the p + emitter layer through the n + buffer layer just below the center of the cathode segment is adopted.
ここで、第２図によりｎエミッタ層１，ｐベース２，ｎ
ベース層３，ｐエミッタ層５のほかにｎ＋バッファ層４
を持つＧＴＯサイリスタの構造を考えてみる。ｎ＋バッ
ファ層を持つＧＴＯサイリスタの基本概念は、ＧＴＯサ
イリスタのシリコン基板厚さを薄くし、かつ順方向耐圧
を大きく出すということであり、基板厚さを薄くするこ
とによりオン電圧およびスイッチングロスの低減が達成
される。ｎ＋バッファ層４の役割は、素子に順電圧を印
加した時の空乏層の拡がりをおさえることである。この
ｎ＋バッファ層は非常に高濃度のため抵抗が著しく小さ
くなっている。先に述べたように、アノードショートは
アノード側からの正孔の注入をおさえ、またターンオフ
時にはｎベース層に蓄積された過剰キャリアの掃き出し
に効果がある。これはすなわち、ｐエミッタ層をアノー
ドによりｎベース層とショートしているためであり、シ
ョートの抵抗の大小によりその効果は大きく左右される
わけである。したがって、ｎ＋バッファ層を持つＧＴＯ
サイリスタではｎ＋バッファ層の抵抗が小さいので、ア
ノードショートの効果は多大となることが理解出来る。Here, referring to FIG. 2, n emitter layer 1, p base 2, n
In addition to the base layer 3 and the p emitter layer 5, the n + buffer layer 4
Consider the structure of a GTO thyristor with. The basic concept of the GTO thyristor having an n + buffer layer is to reduce the thickness of the silicon substrate of the GTO thyristor and to increase the forward breakdown voltage. By reducing the thickness of the substrate, the ON voltage and switching loss Reduction is achieved. The role of the n + buffer layer 4 is to suppress the expansion of the depletion layer when a forward voltage is applied to the device. Since the n + buffer layer has a very high concentration, its resistance is extremely small. As described above, the anode short circuit is effective in suppressing the injection of holes from the anode side and sweeping out excess carriers accumulated in the n-base layer at turn-off. This is because the p emitter layer is short-circuited with the n base layer by the anode, and the effect greatly depends on the magnitude of the resistance of the short circuit. Therefore, a GTO having an n + buffer layer
It can be understood that in the thyristor, the resistance of the n + buffer layer is small, so that the effect of the anode short circuit becomes great.
第３図は、ｎ＋バッファ層４を持つＧＴＯサイリスタの
ショート部面積をアノード有効面積で割った値を％で示
すアノードショート率とターンオフ時間の関係を示した
ものである。ここでわかるように、ショート率が増すと
ターンオフ時間が短くなり、ショート率が減るとターン
オフ時間が長くなることがわかる。FIG. 3 shows the relationship between the anode short-circuit rate and the turn-off time, which is the value obtained by dividing the short-circuit area of the GTO thyristor having the n + buffer layer 4 by the anode effective area in%. As can be seen, the turn-off time becomes shorter as the short-circuit rate increases, and the turn-off time becomes longer as the short-circuit rate decreases.
ところで、ｎ＋バッファ層はアノードショート構造をも
つＧＴＯサイリスタのターンオフ特性に悪い影響を与え
る。従来、第４図(a)，(b)に透視平面図，断面図で示す
ように斜線を引いて示したそれぞれの短冊状のカソード
セグメント10の直下に形成されるｎ＋バッファ層４のｐ
エミッタ層５を貫通する部分41によるアノードショート
は、第５図に示すようなマスクのわずかのずれによりシ
ョート率が変わったり、カソードセグメントの中心から
ずれたりすることは避けられない。ショート率が変わっ
た場合は、第３図からわかるようにセグメント１本，１
本のターンオフ時間にばらつきを生じ、このばらつきが
ターンオフ時のセグメント１本への電流を集中を引き起
こす。ターンオフ時間の長いセグメント、すなわちここ
ではアノードショート率が見かけ上小さくなったセグメ
ントに電流が集中してターンオフ破壊に至る。また、シ
ョート部41がカソードセグメント10の直下の中心からず
れた場合は、セグメント内での電流のアンバランスが生
じ、やはりターンオフ破壊に至る。By the way, the n + buffer layer adversely affects the turn-off characteristics of the GTO thyristor having the anode short structure. Conventionally, p of the n + buffer layer 4 formed immediately below each strip-shaped cathode segment 10 shown by hatching in FIGS. 4 (a) and 4 (b) is shown as a perspective plan view and a sectional view.
It is unavoidable that the anode short circuit due to the portion 41 penetrating the emitter layer 5 changes the short circuit rate due to a slight shift of the mask as shown in FIG. 5 or shifts from the center of the cathode segment. If the short-circuit rate has changed, one segment, one
Variation occurs in the turn-off time of the book, and this variation causes concentration of current in one segment at the time of turn-off. The current concentrates on a segment having a long turn-off time, that is, a segment where the anode short-circuit rate is apparently small, leading to turn-off breakdown. Further, when the short-circuit portion 41 is displaced from the center immediately below the cathode segment 10, an imbalance of current occurs in the segment, which also leads to turn-off breakdown.
このような理由から、ｎ＋バッファ層を設けたＧＴＯの
サイリスタではアノードショート構造によるターンオフ
特性の向上効果を引き出すことは不可能に近かった。For these reasons, it was almost impossible to bring out the effect of improving the turn-off characteristic by the anode short structure in the GTO thyristor provided with the n + buffer layer.
本発明の課題は、上記の欠点を除いてｎ＋バッファ層を
設けて基板を薄くしたＧＴＯサイリスタのアノードショ
ートによるターンオフ特性の改善効果を発揮させ、同時
にセグメント中心部のターンオフ時の電流集中を防いで
可制御電流を大幅に向上させることにある。The object of the present invention is to eliminate the above-mentioned drawbacks and to exert the effect of improving the turn-off characteristic by the anode short circuit of the GTO thyristor in which the substrate is thinned by providing the n + buffer layer, and at the same time, prevent the current concentration at the turn-off of the center of the segment. The purpose is to significantly improve the controllable current.
上記の課題の解決のために、本発明は、半導体基体の一
面に短冊状のｎエミッタ層からなる複数のカソードセグ
メントが基板と同心円上に放射状に配置され、ｎベース
層の他面側に設けられるｎ型低抵抗のバッファ層が各カ
ソードセグメントのほぼ中心部を通るカソードセグメン
トと同心円の直下において環状にｐエミッタ層を貫通し
てアノードによりｐエミッタ層と短絡されたものとす
る。In order to solve the above-mentioned problems, the present invention provides a plurality of cathode segments formed of strip-shaped n emitter layers on one surface of a semiconductor substrate in a radial pattern concentrically with a substrate and provided on the other surface side of the n base layer. It is assumed that the n-type low resistance buffer layer is annularly penetrated through the p-emitter layer immediately below the concentric circle of the cathode segment passing through substantially the center of each cathode segment and short-circuited with the p-emitter layer by the anode.
放射状に配置されたカソードセグメントの中央部直下を
通る同心円のバッファ層の環状アノードショート部は、
マスクのずれによってもショート率の変化はなく、また
カソードセグメントの中央部直下から大きくずれること
もないので、中央部への電流集中も防止される。The annular anode short part of the concentric buffer layer that passes directly below the central part of the radially arranged cathode segment is
Even if the mask is displaced, the short-circuit rate does not change, and the cathode segment does not largely deviate from directly below the central portion, so that current concentration in the central portion is prevented.
以下、既に説明した図と共通の部分に同一の符号を付し
た図を引用して本発明の一実施例について説明する。An embodiment of the present invention will be described below with reference to the drawings in which the same reference numerals are given to the same parts as those already described.
第１図は本発明の一実施例のシリコン基板の平面透視図
であり、カソードセグメント10は基板中心から放射状
に、かつ二つの基板と同心円上に等間隔で配置されてい
る。それぞれの同心円上のカソードセグメント10の中央
部の直下には、ｎ＋バッファ層によるショート部41が環
状に設けられている。第６図(a)，(b)はこの実施例の一
つのカソードセグメント部について透視平面図および断
面図で示したものである。FIG. 1 is a perspective plan view of a silicon substrate according to an embodiment of the present invention, in which cathode segments 10 are arranged radially from the center of the substrate and are equidistantly arranged concentrically with the two substrates. Immediately below the center of each concentric cathode segment 10, a short portion 41 formed of an n + buffer layer is provided in an annular shape. FIGS. 6 (a) and 6 (b) are perspective plan views and sectional views of one cathode segment portion of this embodiment.
このようなＧＴＯサイリスタは、不純物拡散でｐｎ＋ｎ
ｐ構造を形成したシリコン基板の両面に酸化膜を付け、
両面フォト技術によりｎエミッタ層のパターンおよび環
状のアノードショート部のパターンに酸化膜を除去し、
ドナー不純物を拡散してｐベース層２の上にｎエミッタ
層１を、ｐエミッタ層５を貫通してバッファ層４につな
がる環状ｎ＋層41を形成することにより製造できる。Such a GTO thyristor uses pn + n by impurity diffusion.
An oxide film is attached to both sides of the silicon substrate on which the p structure is formed,
The oxide film is removed to the pattern of the n-emitter layer and the pattern of the annular short-circuited anode by the double-sided photo technique
It can be manufactured by diffusing donor impurities to form the n emitter layer 1 on the p base layer 2 and the annular n + layer 41 penetrating the p emitter layer 5 and connected to the buffer layer 4.
このような環状アノードショート部41は、第７図(a)に
示した正規のマスク位置に対して第７図(b)のようにマ
スクずれが起こった場合も、電流導通面積およびアノー
ドショート率はほとんど変化せず、第５図の場合に比し
て著しく改善されていることがわかる。またショート部
のカソードセグメント10の中心部から大きくずれること
もないので、セグメント内での電流の集中，電流のアン
バランスもなくなり、ターンオフ時間のばらつきも減少
する。なお環状アノードショート部はカソードセグメン
ト中心部直下を通るもののほかにも何本も設けてもよ
い。Such an annular anode shorting portion 41 has a current conducting area and an anode shorting rate even when a mask shift occurs as shown in FIG. 7 (b) with respect to the regular mask position shown in FIG. 7 (a). Shows almost no change and is significantly improved as compared with the case of FIG. Further, since there is no large deviation from the center of the cathode segment 10 in the short-circuited portion, current concentration and current imbalance within the segment are eliminated, and turn-off time variations are reduced. It should be noted that the annular anode short-circuit portion may be provided in addition to the one passing directly under the central portion of the cathode segment.
本発明によれば、低抵抗バッファ層をｐエミッタ層を貫
通させることにより行われるアノードショートを基板と
同心円上に配置されたカソードセグメントの中心部直下
を通る同心円をなす環状部によって行うことにより、ア
ノードショート部とカソードセグメントの相対位置のず
れに起因するセグメントへのターンオフ時の電流集中を
防ぐことができ、アノードショートの効果とバッファ層
形成の効果を両立させてターンオフ特性良好でオフ電圧
が低く、従来のＧＴＯサイリスタに対し可制御電流が平
均値で約1.5倍大きくなったＧＴＯサイリスタが得られ
た。According to the present invention, by performing the anode short circuit performed by penetrating the p-emitter layer through the low-resistance buffer layer by the annular portion forming the concentric circle passing directly under the central portion of the cathode segment arranged concentrically with the substrate, It is possible to prevent current concentration at turn-off to the segment due to the displacement of the relative position of the anode short part and the cathode segment, and to achieve both the effect of anode short and the effect of buffer layer formation, and good turn-off characteristics and low off-voltage. , A GTO thyristor having an average controllable current of about 1.5 times larger than that of the conventional GTO thyristor was obtained.
第１図は本発明の一実施例のシリコン基板の平面透視
図、第２図は従来のＧＴＯサイリスタの一例の要部断面
図、第３図はターンオフ時間とアノードショート率の関
係線図、第４図(a)，(b)は従来のアノードショート構造
を示し、(a)が平面透視図，(b)が断面図、第５図は従来
のアノードショート構造のマスクずれの影響を示す平面
透視図、第６図(a)，(b)は本発明の一実施例のアノード
ショート構造を示し、(a)が平面透視図，(b)が断面図、
第７図(a)，(b)は本発明の一実施例のアノードショート
構造でのマスクずれの影響を示し、(a)がマスクずれの
ないときの平面透視図、(b)がマスクずれのときの平面
透視図である。 １：ｎエミッタ層、２：ｐベース層、３：ｎベース層、
４：ｎ＋バッファ層、５：エミッタ層、10：カソードセ
グメント、41：アノードショート部。FIG. 1 is a perspective plan view of a silicon substrate according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a main part of an example of a conventional GTO thyristor, and FIG. 3 is a relationship diagram of turn-off time and anode short-circuit rate. 4 (a) and 4 (b) show a conventional anode short structure, (a) is a plan perspective view, (b) is a sectional view, and FIG. 5 is a plane showing the influence of mask displacement of the conventional anode short structure. FIGS. 6 (a) and 6 (b) show an anode short structure of one embodiment of the present invention, FIG. 6 (a) is a plane perspective view, and FIG.
7 (a) and 7 (b) show the influence of mask shift in the anode short structure of one embodiment of the present invention, (a) is a plan perspective view when there is no mask shift, and (b) is a mask shift. It is a plane perspective view at the time of. 1: n emitter layer, 2: p base layer, 3: n base layer,
4: n + buffer layer, 5: emitter layer, 10: cathode segment, 41: anode short section.
Claims (1)
からなる複数のカソードセグメントが基板と同心円上に
放射状に配置され、ｎベース層の他面側に設けられるｎ
型低抵抗のバッファ層が各カソードセグメントのほぼ中
心部を通るカソードセグメントと同心円の直下において
環状にｐエミッタ層を貫通してアノードによりｐエミッ
タ層と短絡されたことを特徴とするゲートターンオフサ
イリスタ。1. A plurality of cathode segments composed of strip-shaped n emitter layers are radially arranged on one surface of a semiconductor substrate concentrically with a substrate, and are provided on the other surface side of the n base layer.
A gate turn-off thyristor characterized in that a low-resistance buffer layer penetrates the p-emitter layer in an annular shape immediately below the concentric circle of the cathode segment passing through substantially the center of each cathode segment and is short-circuited to the p-emitter layer by the anode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63051872A JPH067593B2 (en) | 1988-03-04 | 1988-03-04 | Gate turn-off thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63051872A JPH067593B2 (en) | 1988-03-04 | 1988-03-04 | Gate turn-off thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225359A JPH01225359A (en) | 1989-09-08 |
| JPH067593B2 true JPH067593B2 (en) | 1994-01-26 |
Family
ID=12898973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63051872A Expired - Lifetime JPH067593B2 (en) | 1988-03-04 | 1988-03-04 | Gate turn-off thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067593B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01318264A (en) * | 1988-06-20 | 1989-12-22 | Meidensha Corp | Self-extinction element |
| JP2764830B2 (en) * | 1989-09-14 | 1998-06-11 | 株式会社日立製作所 | Gate turn-off thyristor |
| JPH0793423B2 (en) * | 1991-08-27 | 1995-10-09 | 工業技術院長 | Surge protection device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186563A (en) * | 1986-02-12 | 1987-08-14 | Meidensha Electric Mfg Co Ltd | Self-arc extinguishing type semiconductor element |
-
1988
- 1988-03-04 JP JP63051872A patent/JPH067593B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01225359A (en) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0534834B2 (en) | ||
| US3774085A (en) | Thyristor with means for internal breakthrough | |
| JPS5933272B2 (en) | semiconductor equipment | |
| JPH067593B2 (en) | Gate turn-off thyristor | |
| JP2622521B2 (en) | Gate cut-off thyristor and manufacturing method thereof | |
| JPS6153877B2 (en) | ||
| JPS6364060B2 (en) | ||
| JPS60187058A (en) | Semiconductor device | |
| JPH0430476A (en) | Insulated gate bipolar transistor | |
| JPH02214161A (en) | Gate turn-off thyristor | |
| JPH0758777B2 (en) | Gate turn-off thyristor | |
| JP3126868B2 (en) | Electrostatic induction thyristor | |
| JPS63265465A (en) | Semiconductor device | |
| JPH01125864A (en) | Self-arc-exitnguishing semiconductor device | |
| JP2682015B2 (en) | Gate turn-off thyristor | |
| JP3284019B2 (en) | Power semiconductor device | |
| JPH0551186B2 (en) | ||
| JPS6152586B2 (en) | ||
| JPS5848461A (en) | Semiconductor device | |
| JPH11145448A (en) | Semiconductor device | |
| JPS63202967A (en) | Semiconductor device | |
| JPH02278877A (en) | Epitaxial gate turn off thyristor | |
| JPS6050067B2 (en) | Electrostatic induction type reverse conducting thyristor | |
| JPS63205957A (en) | Electrostatic induction thyristor | |
| JPH0267764A (en) | Gate turnoff thyristor |