JPH0670216A

JPH0670216A - 分離型画像撮像装置

Info

Publication number: JPH0670216A
Application number: JP5140952A
Authority: JP
Inventors: Akira Watabe; 晃渡部; Kenichi Kikuchi; 健一菊地; Yasuo Komatsu; 康雄小松
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1992-06-17
Filing date: 1993-06-11
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】ケーブル長による伝搬遅延時間誤差を補正し
て信号処理を行うとともに、簡単な構成により、短時間
でＰＬＬのロックはずれの状態からＰＬＬロック状態に
することのできる分離型画像撮像装置を得る。【構成】電源がＯＮされると、電源ＯＮ検出回路１６
により検出され、検出信号が生成される。この検出信号
によりタイマ回路１７は、所定期間Ｔの間、Ｈ−レベル
の制御信号（タイマ回路１７の出力）を出力する。ＳＳ
Ｇ１（６）では、この制御信号を受けて、この期間Ｔの
間、デューティ５０％のφＲでＣＣＤ２を駆動し、その
後φＲ、φＨ、φＶでＣＣＤ２を駆動するように、ＣＣ
Ｄドライバ７を制御する。また、マスク回路８は、前記
制御信号とＳＳＧ２（１５）からのマスク信号とのＯＲ
出力により制御されるので、この期間Ｔの間、アクティ
ブとなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像手段と画像処理手
段とが信号伝送手段とにより接続されている分離型画像
撮像装置に関する。

【０００２】

【従来の技術】従来より、撮像手段としてのカメラヘッ
ド部と、画像処理手段としてのカメラ制御ユニットとが
分離されたいわゆる分離型の画像撮像装置では、カメラ
ヘッド部からの撮像信号を伝送するカメラケーブルの長
さを変えると、撮像信号の伝搬遅延時間に誤差が生じ、
その度にこの伝搬遅延時間誤差が補正されるように、回
路を調整しなければならなかった。このため画像撮像装
置の運用が繁雑になるばかりでなく、伝搬遅延時間誤差
の調整が精度良く行うことができないという欠点があっ
た。特に、高品位テレビジョンのごとく映像信号にオプ
ティカルブラッククランプ等の信号処理を精度良く行わ
なければならない場合には大きな問題となっていた。

【０００３】このような問題を解決するために、ケーブ
ル長を補正し信号処理する画像撮像装置が、例えば、特
開平１−１３２２８０号公報に提案されている。

【０００４】以下、従来例を図面を参照して説明する。

【０００５】図１８ないし図２１は従来例に係わり、図
１８は画像撮像装置の構成を示すブロック図、図１９は
駆動信号のタイミングを説明するタイミングチャート、
図２０は撮像信号のタイミングを説明する第１のタイミ
ングチャート、図２１は撮像信号のタイミングを説明す
る第２のタイミングチャートである。

【０００６】図１８に示すように、標準信号発生器（以
下、ＳＳＧと記す）１（８１）は、水晶発振器（以下、
ＣＸＯと記す）８２の出力から、固体撮像素子、例え
ば、ＣＣＤ８３を駆動するＣＣＤドライバ８４に出力す
るＣＣＤ駆動パルス（φＲ，φＨ１，φＨ２）を発生す
る。

【０００７】このＣＣＤ駆動パルスは、図１９に示すよ
うに、水平同期信号の１周期の間で、映像信号部とケー
ブル長補正パルス部とに分割されており、映像信号部で
は、ＣＣＤ８３を、φＲ，φＨ，φＶのＣＣＤ駆動パル
スで駆動し、ケーブル補正パルス部では、デューティ５
０％のφＲだけで駆動するようになっている。このよう
に駆動されているＣＣＤ８３からの撮像信号は、マスク
回路８５でＳＳＧ２（８６）からのマスク信号（図２
０）によりケーブル長補正パルス部が抽出され、リミッ
タアンプ８７でデジタル信号に成形され、さらに、位相
比較回路８８で電圧制御発振器（以下、ＶＣＸＯと記
す）８９の出力と位相比較され、位相比較回路８８の出
力でＶＣＸＯ８９を制御することにより、ケーブル長補
正パルス部の波形の位相にＶＣＸＯ８９の出力の位相を
合わせている。

【０００８】このようにＰＬＬを構成し、図２１に示す
ように、ケーブル補正パルス部の波形に同期したＶＣＸ
Ｏ８９の出力に基づいて、ＣＤＳクロック発生器９０で
はＣＤＳ用クロックを発生し、このＣＤＳ用クロックに
よりＣＤＳ９１は撮像信号を相関二重サンプリングする
ことにより、ベースバンドの映像信号を得、さらにＳＳ
Ｇ２（８６）は、ＶＣＸＯ８９の出力及びＳＳＧ１（８
１）からのＨ，Ｖリセット信号とから映像信号用のタイ
ミングパルスを発生し、このタイミングパルスにより映
像処理回路９２は、ＣＤＳ９１の出力を信号処理し通常
の映像信号として出力する。

【０００９】このように、従来は、ＣＣＤ８３の出力に
重畳したケーブル長補正パルス部の波形に基づいて信号
処理を行うので、ケーブル長による伝搬遅延時間誤差を
補正して信号処理を行うことができるようになってい
る。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来例では、水平同期毎に、バースト状にケーブル長補正
パルスを重畳しているため、電源ＯＮ時等のＰＬＬのロ
ックがはずれた状態からＰＬＬがロックするまで時間が
かかり、映像信号が乱れるという欠点がある。

【００１１】本発明は、上記事情に鑑みてなされたもの
であり、ケーブル長による伝搬遅延時間誤差を補正して
信号処理を行うとともに、簡単な構成により、短時間で
ＰＬＬのロックはずれの状態からＰＬＬロック状態にす
ることのできる分離型画像撮像装置を提供することを目
的としている。

【００１２】

【課題を解決するための手段】本発明の分離型画像撮像
装置は、光学像を受けて光情報を電気信号に変換する固
体撮像素子を有する撮像手段と、前記固体撮像素子を駆
動する駆動信号を生成する駆動手段及び前記固体撮像素
子からの撮像信号を処理して画像信号を出力する信号処
理手段とを有する画像処理手段と、前記撮像手段と前記
画像処理手段との間に接続され、該画像処理手段から該
撮像手段へ前記駆動信号を伝送する第１の信号ライン及
び該撮像手段から該画像処理手段へ前記撮像信号を伝送
する第２の信号ラインを有する信号伝送手段とを備え、
前記画像処理手段は、前記信号伝送手段の長さを検出
し、この検出信号により前記信号処理手段を制御する制
御手段と、前記制御手段を監視し、該制御手段の制御状
態に応じて前記駆動手段を制御する駆動制御手段とを備
えている。

【００１３】

【作用】前記制御手段は前記信号伝送手段の長さを検
出し、この検出信号により前記信号処理手段を制御し、
駆動制御手段は前記制御手段を監視し、該制御手段の制
御状態に応じて前記駆動手段を制御する。

【００１４】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて述べる。

【００１５】図１ないし図５は本発明の第１実施例に係
わり、図１は画像撮像装置の構成を示すブロック図、図
２は電源ＯＮ検出回路の構成を示す回路図、図３はタイ
マ回路の構成を示す回路図、図４は各信号のタイミング
を説明するタイミングチャート、図５は画像撮像装置の
概念構成を示す構成図である。

【００１６】第１実施例の概念構成について説明する。
本実施例の画像撮像装置は、図５に示すように、光学像
を受けて光情報を電気信号に変換する固体撮像素子を有
する撮像手段１００と、前記固体撮像素子を駆動する駆
動信号を生成する駆動手段１０１及び前記固体撮像素子
からの撮像信号を処理して画像信号を出力する信号処理
手段１０２とを有する画像処理手段１０３と、前記撮像
手段１００と前記画像処理手段１０３との間に接続さ
れ、該画像処理手段１０３から該撮像手段１００へ前記
駆動信号を伝送する第１の信号ライン及び該撮像手段１
００から該画像処理手段１０３へ前記撮像信号を伝送す
る第２の信号ラインを有する信号伝送手段１０４とを備
え、前記画像処理手段１０３は、前記信号伝送手段１０
４の長さを検出し、この検出信号により前記信号処理手
段１０２を制御する制御手段１０５と、前記制御手段１
０５を監視し、該制御手段の制御状態に応じて前記駆動
手段１０１を制御する駆動制御手段１０６とを備えてい
る。

【００１７】具体的な構成は、図１に示すように、撮像
手段としてのカメラ部１内に設けられたＣＣＤ２へは、
信号伝送手段としてのケーブル３を介して、垂直駆動信
号φＶ、水平駆動信号φＨ、リセット信号φＲを供給す
るようになっている。画像処理手段としてのビデオプロ
セッサ４には、ＣＸＯ５の出力により前記ＣＣＤ２を駆
動する駆動パルスである前記の垂直駆動信号φＶ、水平
駆動信号φＨ、リセット信号φＲを生成するＳＳＧ１
（６）が設けら、ＣＣＤドライバ７を介して前記ケーブ
ル３へ供給するようになっている。

【００１８】一方、前記ＣＣＤ２からの撮像信号は、前
記ケーブル３を介して前記ビデオプロセッサ４内のマス
ク回路８及びＣＤＳ回路９に伝送されるようになってい
る。このＣＤＳ回路９では、ＣＤＳクロック発生回路１
０からのサンプリングパルスによりＣＣＤ２の撮像信号
を相関二重サンプリングして、映像処理回路１１により
映像信号を出力するようになっている。

【００１９】前記マスク回路８では、ＣＣＤ２の撮像信
号のうち有効映像期間の信号（以下、映像信号部）を消
去し、例えば、帰線ブランキング期間あるいは内視鏡テ
レビカメラシステムにおけるインデックス表示期間等の
無効映像期間の信号及びＰＬＬロックはずれの期間の信
号（以下、ケーブル長補正パルス部）を抽出するように
なっている。尚、上述した従来例と同様、図１９に示し
たように、映像信号部は、ＣＣＤ２を、φＲ，φＨ，φ
ＶのＣＣＤ駆動パルスで駆動し得られた信号であり、ケ
ーブル補正パルス部は、デューティ５０％のφＲだけで
駆動し得られた信号である。したがって、ケーブル補正
パルス部は、デューティ５０％のφＲを含んでおり、マ
スク回路８はこのφＲを抽出するようになっている。

【００２０】マスク回路８で抽出されたφＲは、リミッ
タアンプ回路１２で波形整形され、位相比較回路１３の
一方の入力に供給される。位相比較器１３の他方の入力
にはＶＣＸＯ１４の出力パルスが入力されており、位相
比較回路１３は、φＲとＶＣＸＯ１４の出力パルスとの
位相差、すなわち、ケーブル３の長さに対応した情報に
応じた直流成分信号をＶＣＸＯ１４に出力することによ
り、ＶＣＸＯ１４の出力パルスの位相とφＲの位相とを
合わせるようにＰＬＬを構成し制御する。

【００２１】ＶＣＸＯ１４の出力パルスは、前記ＣＤＳ
クロック発生回路１０に供給され、ＣＤＳクロック発生
回路１０は、この出力パルスに基づいてＣＤＳクロック
を発生させ、前記ＣＤＳ回路９はＣＣＤ２の撮像信号を
相関二重サンプリングしてベースバンドの映像信号を得
るようになっている。

【００２２】一方、ＶＣＸＯ１４の出力パルスとＳＳＧ
１（６）からのＨ，Ｖリセット信号とから、ＳＳＧ２
（１５）は、映像信号用のタイミングパルスを発生し、
このタイミングパルスにより前記映像処理回路１１は、
ＣＤＳ９の出力を信号処理し通常の映像信号として出力
するようになっている。

【００２３】また、ビデオプロセッサ４内には、装置の
電源のＯＮ状態を検出する電源ＯＮ検出回路１６と、電
源がＯＮされると前記電源ＯＮ検出回路１６により検出
信号が発生され、この検出信号に基づいて所定期間Ｔの
間、Ｈ−レベルとなる制御信号を生成するタイマ回路１
７とを備え、この制御信号は前記ＳＳＧ１（６）を制御
し前記ＣＣＤドライバ７にリセット信号φＲのみを供給
すると共に、ＯＲ回路１８により前記ＳＳＧ２（１５）
の出力とのＯＲがとられ、このＯＲ回路１８の出力によ
り前記マスク回路８を制御し、ケーブル長補正パルス部
のリセット信号φＲを抽出するようになっている。

【００２４】電源ＯＮ検出回路１６は、図２に示すよう
に、電源ＯＮよりも遅く立ち上がる信号をＣ，Ｒで作
り、この信号をインバータ１６ａで反転して出力する。
この出力が検出信号としてタイマ回路１７に出力され
る。

【００２５】また、タイマ回路１７は、図３に示すよう
に、ｎビットカウンタ１７ａとインバータ１７ｂとから
構成されており、ｎビットカウンタ１７ａのクリア端子
に電源ＯＮ検出回路１６からの検出信号が入力されてい
る。したがって、ｎビットカウンタ１７ａは電源ＯＮか
ら遅れてカウント動作を始める。またｎビットカウンタ
１７ａのキャリー出力はインバータ１７ｂにより反転さ
れてイネーブル入力端子に入力されている。そこで、電
源ＯＮから一定時間カウント動作した後に動作を停止す
るカウンタ回路となり、キャリー出力をタイマ回路１７
の出力としている。

【００２６】このように構成された画像撮像装置の電源
ＯＮ時からの動作について説明する。

【００２７】電源がＯＮされると、電源ＯＮ検出回路１
６により検出され、検出信号が生成される。この検出信
号によりタイマ回路１７は、図４（ａ）に示すように、
所定期間Ｔの間、Ｈ−レベルの制御信号（タイマ回路１
７の出力）を出力する。ＳＳＧ１（６）では、この制御
信号を受けて、図４（ｂ）に示すように、この期間Ｔの
間、従来例の図１１に示したケーブル長補正パルス部
（図中Ｂで示す）と同様に、デューティ５０％のφＲで
ＣＣＤ２を駆動し、その後φＲ、φＨ、φＶでＣＣＤ２
を駆動する（図中Ａで示す）ように、ＣＣＤドライバ７
を制御する。

【００２８】また、マスク回路８は、前記制御信号とＳ
ＳＧ２（１５）からのマスク信号とのＯＲ出力により制
御されるので、図４（ｃ）に示すように、この期間Ｔの
間、アクティブとなる。その後の動作は従来例の図１９
と同様である。

【００２９】したがって、第１実施例の画像撮像装置
は、ケーブル長による伝搬遅延時間誤差を補正して信号
処理を行うとともに、ＰＬＬロックがはずれている電源
ＯＮ時から所定期間Ｔの間、ケーブル長補正パルスをＣ
ＣＤに連続して伝送駆動し、この期間Ｔに撮像信号より
ケーブル長補正パルスを検出するので、簡単な構成によ
り、短時間で、ＰＬＬロック状態に引き込むことができ
る。

【００３０】次に、第２実施例について説明する。

【００３１】図６ないし図８は第２実施例に係わり、図
６は画像撮像装置の構成を示すブロック図、図７はロッ
クハズレ検出回路の構成を示すブロック図、図８は各信
号のタイミングを説明するタイミングチャートである。

【００３２】第２実施例は、第１実施例とほとんど同じ
であるので、異なる構成のみ説明し、同一構成には同一
符号をつけ、説明を省略する。

【００３３】第２実施例の画像撮像装置は、図６に示す
ように、第１実施例のタイマ回路１７の代わりに、位相
比較回路の出力電圧が所定の上限値を越えたか、あるい
は、下限値を下回ったことを検出して制御信号を生成す
るロックはずれ検出回路２０を備えて構成されている。

【００３４】ロックはずれ検出回路２０は、図７に示す
ように、Ｒ1、Ｒ2、Ｒ3で電源電圧を分圧してＶ1、Ｖ2
を作り、位相比較器１３からのＶＣＸＯコントロール電
圧がＶ1−Ｖ2間になっていることをコンパレータ２０
ａ，２０ｂ及びＡＮＤ２０ｃにより検出するようになっ
ている。

【００３５】その他の構成は第１実施例と同じである。

【００３６】このように構成された第２実施例の画像撮
像装置では、図８に示すように、ロックはずれ検出回路
２０は、位相比較回路の出力電圧が所定の上限値を越え
たか、あるいは、下限値を下回ったことを検出して制御
信号（図８（ａ）のロックはずれ検出出力）をＨ−レベ
ルにして出力する。この制御信号による作用は第１実施
例と同じである。

【００３７】したがって、第２実施例の画像撮像装置
は、ケーブル長による伝搬遅延時間誤差を補正して信号
処理を行うとともに、ＰＬＬロック状態を検出し、ロッ
クはずれとなった場合、ケーブル長補正パルスをＣＣＤ
に連続して伝送駆動し、撮像信号よりケーブル長補正パ
ルスを検出するので、簡単な構成により、短時間で、Ｐ
ＬＬロック状態に引き込むことができる。

【００３８】次に、第３実施例について説明する。

【００３９】図９ないし図１２は第３実施例に係わり、
図９は画像撮像装置の構成を示すブロック図、図１０は
フレームロック判別回路の構成を示す回路図、図１１は
各信号のタイミングを説明する第１のタイミングチャー
ト、図１２は各信号のタイミングを説明する第２のタイ
ミングチャートである。

【００４０】第３実施例は、第１実施例とほとんど同じ
であるので、異なる構成のみ説明し、同一構成には同一
符号をつけ、説明を省略する。

【００４１】第３実施例の画像撮像装置は、図９に示す
ように、第１実施例と異なり、ＳＳＧ１（６）により、
１フレームのＣＣＤ２の駆動期間を映像信号部（φＲ、
φＨ、φＶで駆動）、ケーブル長補正パルス部（デュー
ティ５０％のφＲで駆動）、フレームリセット部（φＲ
の逆相の／φＲで駆動）に分割してＣＣＤ２を駆動する
ようになっており、第１実施例のタイマ回路１７の代わ
りに、このフレームリセット部の／φＲを抽出しフレー
ムリセットパルスを生成するフレームリセット抽出回路
２２と、このフレームリセット抽出回路２２のフレーム
リセットパルスに基づいてフレームロックを判別し制御
信号をＳＳＧ１（６）に出力するフレームロック判別回
路２４を備えて構成されている。

【００４２】フレームロック判別回路２４は、図１０に
示すように、排他的論理和（ＥＸＯＲ）２４ａにより、
フレームリセット抽出回路２２の出力と、ＳＳＧ２（１
５）内部で生成したフレームリセット信号との一致を検
出して判別出力を出力するようになっている。

【００４３】その他の構成は第１実施例と同じである。

【００４４】このように構成された第３実施例の画像撮
像装置では、図１１に示すように、ＣＣＤ２からの撮像
信号を第５実施例で示した方法でケーブル長補正された
ＣＤＳクロックでサンプリングすることにより、ＣＤＳ
出力を得る。このＣＤＳ出力よりフレームリセット抽出
回路２２でフレームリセット部を抽出し、図１２に示す
ようなフレームリセットパルスを得る。このフレームリ
セットパルスでＳＳＧ２（１５）をリセットすることに
よりＳＳＧ１（６）とＳＳＧ２（１５）の同期をとる。

【００４５】一方、ＳＳＧ２（１５）は、ＶＣＸＯ１４
の出力を内部の図示しないカウンタで分周することによ
りフレームリセットパルスと同等な内部フレームリセッ
トパルスを作成する。フレームロック判別回路２４は、
ＳＳＧ２（１５）の内部で作成した内部フレームリセッ
トパルスとＣＤＳ出力から抽出したフレームリセットパ
ルスを比較し一致、不一致を判別し、不一致の場合はＨ
−レベルの制御信号をＳＳＧ１（６）に出力し、ＳＳＧ
１（６）は、この制御信号により、図１２に示すような
ＣＣＤ出力になるように制御される。その他の作用は第
１実施例と同じである。

【００４６】このように、第３実施例の画像撮像装置で
は、ケーブル長による伝搬遅延時間誤差を補正して信号
処理を行うとともに、フレームリセット部を設けること
によりフレームロックを判別し、図１２に示すようなフ
レームロック用ＣＣＤ出力を出力させるようにしたの
で、フレームを同期させた動作を行うことができ、か
つ、フレームロック判別回路２４で１フレーム内でのＰ
ＬＬロック状態を判別し、ＰＬＬロックがはずれた場
合、ケーブル長補正パルスをＣＣＤに連続して伝送駆動
し、撮像信号よりケーブル長補正パルスを検出するの
で、簡単な構成により、短時間で、ＰＬＬロック状態に
引き込むことができる。

【００４７】次に第４実施例について説明する。

【００４８】図１３ないし図１７は第４実施例に係わ
り、図１３は画像撮像装置の構成を示すブロック図、図
１４は定常状態検出回路の構成を示す回路図、図１５は
電圧ホールド回路の構成を示す回路図、図１６は各信号
のタイミングを説明するタイミングチャート、図１７は
画像撮像装置を応用した電子内視鏡装置の構成を示す構
成図である。

【００４９】第４実施例は、上記第１及至第３実施例と
基本的構成はほぼ同一であるが、本実施例の特徴は、ケ
ーブル長によるＣＣＤ駆動信号波形の波高値補正が終了
するまでの期間、デューティ比５０％のφＲでＣＣＤを
駆動するところである。

【００５０】図１３に示すように、撮像手段としてのカ
メラ部１内に設けられたＣＣＤ２へは、信号伝送手段と
してのケーブル３を介して、垂直駆動信号φＶ、水平駆
動信号φＨ、リセット信号φＲを供給するようになって
いる。画像処理手段としてのビデオプロセッサ４には、
ＣＸＯ５の出力により前記ＣＣＤ２を駆動する駆動パル
スである前記の垂直駆動信号φＶ、水平駆動信号φＨ、
リセット信号φＲを生成するＳＳＧ１（６）が設けら
れ、ＧＣＡ２５、ＣＣＤドライバ７を介して前記ケーブ
ル３へ供給するようになっている。

【００５１】一方、ＶＣＸＯ１４の出力パルスとＳＳＧ
１（６）からのＨ，Ｖリセット信号とからＳＳＧ２（１
５）は、映像信号用のタイミングパルスを発生し、この
タイミングパルスにより、映像信号処理回路１１は、Ｃ
ＤＳ９の出力を信号処理し通常の映像信号として出力す
るようになっている。

【００５２】また、ビデオプロセッサ４内には、ＳＳＧ
１（６）より得られたデューティ比５０％のφＲと、リ
ミッタアンプ回路１２で波形整形されたデューティ比５
０％のφＲとの位相差をパルス幅として出力するＥＸ−
ＯＲ回路２７が設けられており、この位相を表す出力
は、ＬＰＦ２８によりケーブル３の長さに対応した直流
電圧値に変換される。この直流電圧出力を電圧ホールド
回路２９を通して、ＧＣＡ２５のゲインコントロール電
圧とし、ケーブル長に応じてφＲ、φＨ、φＶの波高値
の調整を行うようになっている。

【００５３】また、ＬＰＦ２８の出力は、定常状態検出
回路２６にも供給されている。この定常状態検出回路２
６は、ケーブル３の長さに対応した直流電圧値が定常状
態になるまでの期間、Ｈ−レベルの制御信号を出力し、
一度定常状態を検出した後は、Ｌ−レベルを出力し続け
る。この制御信号は、ＳＳＧ１（６）を制御し、ＧＣＡ
２５にリセット信号φＲのみを供給すると共に、ＯＲ回
路１８により前記ＳＳＧ２（１５）の出力とのＯＲがと
られる。このＯＲ回路１８の出力により、マスク回路８
を制御し、ケーブル長補正パルス部のリセット信号φＲ
を抽出するようになっている。

【００５４】また、定常状態検出回路２６の制御信号が
Ｈ−レベルの時は電圧ホールド回路２９は、ＬＰＦ２８
の出力をそのまま出力とする。そして、定常状態検出回
路２６の制御信号がＬ−レベルに変化することにより電
圧ホールド回路２９は、制御信号がＬ−レベルに変化す
る直前のＬＰＦ２８の出力を保持し、ＧＣＡ２５のゲイ
ン調整の制御電圧を供給し続けるようになっている。

【００５５】前記定常状態検出回路２６では、図１４に
示すように、ＬＰＦ２８の出力を微分回路４０で微分
し、変動幅を抽出する。これを次段の２つのオペアンプ
４１、４２等により構成される絶対値回路４３にて変動
幅の絶対値を取り出し、コンパレータ４４により変動幅
の絶対値が予め設定された値を下まわった時に、Ｈ−レ
ベルを出力する。これをＳ−Ｒラッチ４５のセット入力
とし、反転出力／Ｑを定常検出回路２６の出力とするこ
とで、一度定常状態が検出されるまではＨ−レベルを出
力し、検出された後はＬ−レベルを出力することとな
る。

【００５６】また、前記電圧ホールド回路２９では、図
１５に示すように、Ａ／Ｄ変換器５０でＬＰＦ２８の出
力をＡ／Ｄ変換し、Ｄ−ラッチ５１を通してＤ／Ａ変換
器５２でＤ／Ａ変換して、ＧＣＡ２５のゲインコントロ
ール電圧としている。これらＡ／Ｄ変換器５０及びＤ／
Ａ変換器５２を用いるクロックは、ＣＸＯ５より供給さ
れる。また、Ｄ−ラッチ５１のクロックは、ＣＸＯ５と
定常検出回路２６の出力とのＡＮＤをとるＡＮＤ回路５
３の出力を用いている。これにより定常状態が検出され
るまでは、Ａ／Ｄ変換器５０の出力がＤ−ラッチ５１で
更新されＤ／Ａ変換器５２に送られる。一度定常状態が
検出されれば、ＡＮＤ回路５３の出力はＬ−レベルに固
定され、Ｄ−ラッチ５１の出力はホールドされ、Ｄ／Ａ
変換器５２の出力も一定値をホールドし続けることとな
る。

【００５７】その他の構成は第１実施例と同じである。

【００５８】このように構成された本実施例の作用につ
いて説明する。

【００５９】図１６に示すように、電源がＯＮされる
と、定常検出回路２６は、ＬＰＦ２８の出力が定常状態
になるまでの期間、Ｈ−レベルの制御信号を出力する。
ＳＳＧ１（６）では、この制御信号を受けて、デューテ
ィ５０％のφＲだけでＣＣＤ２を駆動する。また、マス
ク回路８は、前記制御信号とＳＳＧ２（１５）からのマ
スク信号とのＯＲ出力により制御され、この期間はアク
ティブとなる。

【００６０】このマスク信号により抽出され、リミッタ
アンプ１２で波形整形されたφＲは、ＳＳＧ１（６）か
ら出力されたφＲと共にＥＸ−ＯＲ回路２７、ＬＰＦ２
８を介して、ケーブル３の長さに対応する直流値に変換
される。ＰＬＬがロックした後に、ＬＰＦ２８の出力は
定常状態となり、以降定常状態検出回路２６は、Ｌ−レ
ベルの制御信号を出力し続ける。

【００６１】この制御信号を受けて、ＳＳＧ１（６）
は、φＲ、φＨ、φＶでＣＣＤ２を駆動する。また電圧
ホールド回路２９は、制御電圧がＬ−レベルとなる直前
のＬＰＦ２８の出力を保持し、ＧＣＡ２５に供給し続
け、適切な駆動信号の波高値の補正が行われる。

【００６２】したがって、本実施例の分離型画増刷像装
置は、ケーブル長により伝搬遅延時間誤差を補正して信
号処理を行うと共に、ＰＬＬがロックし駆動信号の波高
値の補正が終了するまでは、ケーブル長補正パルスを連
続してＣＣＤ２に伝送駆動しているので、短時間でＰＬ
Ｌのロック及び駆動信号の波高値の補正が実行できる。
さらに、ＣＣＤより通常の読みだしによる撮像信号が出
力されるまでに、駆動信号の波高値補正が完了している
ために、波高値の不適による転送不良等でモニタ上に見
苦しい画像が表示されることがない。

【００６３】上述した第４実施例では、ケーブル長補正
パルス部にデューティ５０％のφＲを用いているが、本
発明はこれに限るものではなく、例えば、ケーブル長補
正パルス部にデューティ５０％のφＲより周波数が低
く、その周期が遅延時間以上となるような信号を用いる
ことで、ケーブル長が著しく長く遅延時間が１画素周期
以上となる場合でも、遅延時間を有効に検出することが
できる。

【００６４】次に上記第１及至第４の各実施例を電子内
視鏡装置に応用した例を説明する。

【００６５】この電子内視鏡装置は、図１７に示すよう
に、複数の電子内視鏡、例えば、気管支用電子内視鏡６
２ａ、上部消化管用電子内視鏡６２ｂ、下部消化管用電
子内視鏡６２ｃ等と、これらの電子内視鏡６２ａ〜６２
ｃに照明光を供給する光源６０と、電子内視鏡６２ａ〜
６２ｃからの撮像信号を信号処理する上記第１及至第４
の各実施例のいずれかのビデオプロセッサ４とから構成
されている。

【００６６】光源６０より供給される照明光は、例え
ば、気管支用電子内視鏡６２ａ内に設けられたライトガ
イド６４により気管支用電子内視鏡６２ａ先端に伝送さ
れて被写体（観察部位）を照明するようになっている。
被写体からの反射光は、ビデオプロセッサ４内のケーブ
ル長補正回路４ａからの駆動信号に応じてＣＣＤ６６に
より撮像され、この撮像信号はケーブル長補正回路４ａ
で、上記第１及至第４の各実施例で説明した処理が行わ
れ、映像処理回路１１に出力され、映像処理回路１１で
信号処理され映像信号として出力されるようになってい
る。尚、ケーブル長補正回路４ａは、上記第１及至第４
の各実施例のビデオプロセッサ４において、映像処理回
路１１を除いたもので構成されている。また、気管支用
電子内視鏡６２ａを用いて構成を説明したが、上部消化
管用電子内視鏡６２ｂ、下部消化管用電子内視鏡６２ｃ
も同様に光源６０及びビデオプロセッサ４に接続され、
同様な処理が行われることはいうまでもない。

【００６７】このように構成された電子内視鏡装置は、
複数の電子内視鏡、例えば、気管支用電子内視鏡６２
ａ、上部消化管用電子内視鏡６２ｂ、下部消化管用電子
内視鏡６２ｃ等が選択的に接続できる。接続される電子
内視鏡は種類によってケーブル長が１ｍ，２ｍ，４ｍ等
様々であるが、本各実施例を採用したビデオプロセッサ
４を用いることにより、ケーブル長による伝搬遅延時間
誤差を補正して信号処理を行うとともに、ＰＬＬロック
がはずれた場合、ケーブル長補正パルスをＣＣＤに連続
して伝送駆動し、撮像信号よりケーブル長補正パルスを
検出するので、簡単な構成により、短時間で、ＰＬＬロ
ック状態に引き込むことができ、常に安定した画像によ
り観察、治療等を行うことができるという効果がある。

【００６８】

【発明の効果】以上説明したように本発明によれば、本
発明の分離型画像撮像装置は、ケーブル長による伝搬遅
延時間誤差を補正して信号処理を行うとともに、簡単な
構成により、短時間でＰＬＬのロックはずれの状態から
ＰＬＬロック状態にすることができるという効果があ
る。

【図面の簡単な説明】

【図１】第１実施例に係る分離型画像撮像装置の構成を
示すブロック図である。

【図２】第１実施例に係る電源ＯＮ検出回路の構成を示
す回路図である。

【図３】第１実施例に係るタイマ回路の構成を示す回路
図である。

【図４】第１実施例に係る各信号のタイミングを説明す
るタイミングチャートである。

【図５】第１実施例に係る画像撮像装置の概念構成を示
す構成図である。

【図６】第２実施例に係る分離型画像撮像装置の構成を
示すブロック図である。

【図７】第２実施例に係るロックハズレ検出回路の構成
を示すブロック図である。

【図８】第２実施例に係る各信号のタイミングを説明す
るタイミングチャートである。

【図９】第３実施例に係る分離型画像撮像装置の構成を
示すブロック図である。

【図１０】フレームロック判別回路の構成を示す回路図
である。

【図１１】第３実施例に係る各信号のタイミングを説明
する第１のタイミングチャートである。

【図１２】第３実施例に係る各信号のタイミングを説明
する第２のタイミングチャートである。

【図１３】第４実施例に係る画像撮像装置の構成を示す
ブロック図である。

【図１４】第４実施例に係る定常状態検出回路の構成を
示す回路図である。

【図１５】第４実施例に係る電圧ホールド回路の構成を
示す回路図である。

【図１６】第４実施例に係る各信号のタイミングを説明
するタイミングチャートである。

【図１７】各実施例の画像撮像装置を応用した電子内視
鏡装置の構成を示す構成図である。

【図１８】従来例に係る画像撮像装置の構成を示すブロ
ック図である。

【図１９】従来例に係る駆動信号のタイミングを説明す
るタイミングチャートである。

【図２０】従来例に係る各信号のタイミングを説明する
第１のタイミングチャートである。

【図２１】従来例に係る各信号のタイミングを説明する
第２のタイミングチャートである。

【符号の説明】

１…カメラ部２…ＣＣＤ３…ケーブル４…ビデオプロセッサ８…マスク回路９…ＣＤＳ回路１６…電源ＯＮ検出回路１７…タイマ回路１８…ＯＲ回路

Claims

【特許請求の範囲】

【請求項１】光学像を受けて光情報を電気信号に変換
する固体撮像素子を有する撮像手段と、前記固体撮像素子を駆動する駆動信号を生成する駆動手
段及び前記固体撮像素子からの撮像信号を処理して画像
信号を出力する信号処理手段とを有する画像処理手段
と、前記撮像手段と前記画像処理手段との間に接続され、該
画像処理手段から該撮像手段へ前記駆動信号を伝送する
第１の信号ライン及び該撮像手段から該画像処理手段へ
前記撮像信号を伝送する第２の信号ラインを有する信号
伝送手段とを備え、前記画像処理手段は、前記信号伝送手段の長さを検出し、この検出信号により
前記信号処理手段を制御する制御手段と、前記制御手段を監視し、該制御手段の制御状態に応じて
前記駆動手段を制御する駆動制御手段とを備えたことを
特徴とする分離型画像撮像装置。