JPH0670160A - シェーディング補正装置 - Google Patents
シェーディング補正装置Info
- Publication number
- JPH0670160A JPH0670160A JP4219007A JP21900792A JPH0670160A JP H0670160 A JPH0670160 A JP H0670160A JP 4219007 A JP4219007 A JP 4219007A JP 21900792 A JP21900792 A JP 21900792A JP H0670160 A JPH0670160 A JP H0670160A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- signal
- shading correction
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 入力画信号の中で最高出力のものが白基準レ
ベルにあうようにして、正確なシェーディング補正を行
うことができるデータを得ること。 【構成】 入力画信号の利得を利得調整手段で調整する
ようにしたシェーディング補正装置に、白基準板を読み
取って得た信号のうち最大出力信号を出力する画素の位
置を検出する手段と、読取手段により得た最大出力信号
を着目データとして格納する手段と、前記最大出力信号
の出力レベルから利得調整手段の利得を演算により求め
る制御手段とを設け、より正確なシェーディング補正デ
ータを得るようにする。
ベルにあうようにして、正確なシェーディング補正を行
うことができるデータを得ること。 【構成】 入力画信号の利得を利得調整手段で調整する
ようにしたシェーディング補正装置に、白基準板を読み
取って得た信号のうち最大出力信号を出力する画素の位
置を検出する手段と、読取手段により得た最大出力信号
を着目データとして格納する手段と、前記最大出力信号
の出力レベルから利得調整手段の利得を演算により求め
る制御手段とを設け、より正確なシェーディング補正デ
ータを得るようにする。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ、複写機
などの画像読取装置に用いられるシェーディング補正装
置に関する。
などの画像読取装置に用いられるシェーディング補正装
置に関する。
【０００２】
【従来の技術】本発明は読み取った画像のシェーディン
グ補正に関するものであり、正確なシェーディング補正
が行なわれた画像データを得るものである。
グ補正に関するものであり、正確なシェーディング補正
が行なわれた画像データを得るものである。
【０００３】図３に従来のシェーディング補正装置の一
構成例を示す。図３において、１は原稿などを読み取っ
て画信号を入力するＣＣＤイメージセンサなどの光電変
換素子（以下ＣＣＤと略す）、２は入力画信号の利得を
調整する手段である増幅器、３はアナログ信号をデジタ
ル信号に変換するアナログ／デジタル変換器（以下Ａ／
Ｄ変換器と略す）、４はシェーディング補正回路、５は
シェーディング補正を行う際に使用するデータを格納す
るシェーディング補正データ格納ＲＡＭ、６はＣＣＤ１
からの信号をＡ／Ｄ変換器３の入力レベルに合うように
増幅器２の利得を制御する利得制御回路、７はＣＣＤ１
によって読み取られる原稿（ないしは白基準板）であ
る。
構成例を示す。図３において、１は原稿などを読み取っ
て画信号を入力するＣＣＤイメージセンサなどの光電変
換素子（以下ＣＣＤと略す）、２は入力画信号の利得を
調整する手段である増幅器、３はアナログ信号をデジタ
ル信号に変換するアナログ／デジタル変換器（以下Ａ／
Ｄ変換器と略す）、４はシェーディング補正回路、５は
シェーディング補正を行う際に使用するデータを格納す
るシェーディング補正データ格納ＲＡＭ、６はＣＣＤ１
からの信号をＡ／Ｄ変換器３の入力レベルに合うように
増幅器２の利得を制御する利得制御回路、７はＣＣＤ１
によって読み取られる原稿（ないしは白基準板）であ
る。
【０００４】以下、図３を基に従来例の動作を説明す
る。通常、シェーディング補正データを作成する場合、
光源で白基準板７を照射することによって得られる白基
準データを利用する。この白基準データをＡ／Ｄ変換器
３を通してディジタル信号に変換する。そして、このデ
ィジタル信号をシェーディング補正回路４に入力する。
しかし、白基準板７を読み取ったデータがＡ／Ｄ変換器
３の入力範囲外というときがある。
る。通常、シェーディング補正データを作成する場合、
光源で白基準板７を照射することによって得られる白基
準データを利用する。この白基準データをＡ／Ｄ変換器
３を通してディジタル信号に変換する。そして、このデ
ィジタル信号をシェーディング補正回路４に入力する。
しかし、白基準板７を読み取ったデータがＡ／Ｄ変換器
３の入力範囲外というときがある。
【０００５】このとき、この入力範囲外のディジタル信
号はシェーディング補正回路４から利得制御回路６にフ
ィードバックされる。そして、利得制御回路６は増幅器
２の利得調整をする制御信号を送出する。この制御信号
によって増幅器２はＣＣＤ１からの画信号の出力の増減
を行う。そして、Ａ／Ｄ変換器３の入力範囲に対し、白
基準レベルに達していないと、増幅器２の利得を上げ
る。逆に、大きすぎると増幅器２の利得を下げる。この
ようなプロセスを経て、やがて白の基準レベル付近で平
均状態となる。このときにシェーディング補正用データ
をシェーディング補正データ格納ＲＡＭ５に格納する。
号はシェーディング補正回路４から利得制御回路６にフ
ィードバックされる。そして、利得制御回路６は増幅器
２の利得調整をする制御信号を送出する。この制御信号
によって増幅器２はＣＣＤ１からの画信号の出力の増減
を行う。そして、Ａ／Ｄ変換器３の入力範囲に対し、白
基準レベルに達していないと、増幅器２の利得を上げ
る。逆に、大きすぎると増幅器２の利得を下げる。この
ようなプロセスを経て、やがて白の基準レベル付近で平
均状態となる。このときにシェーディング補正用データ
をシェーディング補正データ格納ＲＡＭ５に格納する。
【０００６】
【発明が解決しようとする課題】しかしながら、以上に
示した従来の構成ではシェーディング補正用のデータを
得ようとした場合、Ａ／Ｄ変換器３の入力範囲外の信号
が入力されると、デジタル信号に変換されない。つま
り、本来出力されるべき値は、出力された値より大きな
値であるため、この値をそのままシェーディング補正回
路４に入力すると、本来補正しなければならない部分も
補正されずにいるという状態になり、正確なシェーディ
ング補正データを得ることができない。
示した従来の構成ではシェーディング補正用のデータを
得ようとした場合、Ａ／Ｄ変換器３の入力範囲外の信号
が入力されると、デジタル信号に変換されない。つま
り、本来出力されるべき値は、出力された値より大きな
値であるため、この値をそのままシェーディング補正回
路４に入力すると、本来補正しなければならない部分も
補正されずにいるという状態になり、正確なシェーディ
ング補正データを得ることができない。
【０００７】本発明は、上述の問題を考慮して、多数の
画素が基準より大きくなることなく、ＣＣＤから読み取
られる信号の中で最高出力のものが白基準レベルにあう
ようにして、正確なシェーディング補正を行うことがで
きるデータを得ることを目的とする。
画素が基準より大きくなることなく、ＣＣＤから読み取
られる信号の中で最高出力のものが白基準レベルにあう
ようにして、正確なシェーディング補正を行うことがで
きるデータを得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上述の問題点
を解決するため、読取手段で得た信号の利得を利得調整
手段で調整するようにしたシェーディング補正装置に、
白基準板を読み取ったときに前記読取手段により得た信
号のうち最大出力信号を出力する画素の位置を検出する
最高点アドレス検出手段と、読取手段により得た最大出
力信号を着目データとして格納する手段と、前記最大出
力信号の出力レベルから利得調整手段の利得を演算によ
り求める制御手段とを設けたことを要旨とする。
を解決するため、読取手段で得た信号の利得を利得調整
手段で調整するようにしたシェーディング補正装置に、
白基準板を読み取ったときに前記読取手段により得た信
号のうち最大出力信号を出力する画素の位置を検出する
最高点アドレス検出手段と、読取手段により得た最大出
力信号を着目データとして格納する手段と、前記最大出
力信号の出力レベルから利得調整手段の利得を演算によ
り求める制御手段とを設けたことを要旨とする。
【０００９】
【作用】本発明は上述した構成により、読み取った信号
の中から出力最高点の信号を取り出し、この取り出した
最高出力の信号を着目データとして保持する一方、演算
によって白の基準レベルに近くなるように利得を求め、
利得制御手段から利得調整手段に制御信号を送出し、利
得調整手段で利得を調整することにより正確なシェーデ
ィング補正データを得ることができる。
の中から出力最高点の信号を取り出し、この取り出した
最高出力の信号を着目データとして保持する一方、演算
によって白の基準レベルに近くなるように利得を求め、
利得制御手段から利得調整手段に制御信号を送出し、利
得調整手段で利得を調整することにより正確なシェーデ
ィング補正データを得ることができる。
【００１０】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本発明によるシェーディング補正装置の一
実施例を示すブロック図である。この図において、符号
９は読み取られる原稿または白基準板（ここでは白基準
板とする）、１０は白基準板９を読み取る読取手段とし
てのＣＣＤ、１１は後述する利得制御回路１５からの制
御信号によって利得が可変である利得調整手段としての
増幅器、１２は画信号のオフセット電圧を可変とする増
幅器、１３はアナログ信号をデジタル信号に変換するア
ナログ／デジタル変換器（以下Ａ／Ｄ変換器と略す）、
１４は画像の明暗を補正するシェーディング補正回路、
１５は内部にデジタル／アナログ変換器（以下Ｄ／Ａ変
換器と略す）を備え、増幅器１１の利得を制御し得る利
得制御回路、１６は内部にＤ／Ａ変換器を備え増幅器１
２のオフセット電圧を制御する黒レベル制御回路、１７
はＣＣＤ１０の出力画素のうち数個が光が入らないよう
にカバーがかけてあり、この出力であるオプティカルブ
ラックの出力をＡ／Ｄ変換後にデジタル信号として取り
込む黒基準レジスタ、１８は着目した画素、つまり最高
出力の画素の信号をＡ／Ｄ変換し、その後デジタル信号
を着目データとして取り込む着目データ検出レジスタ、
１９は最大出力信号の出力レベルから利得調整手段の利
得を演算により求めると共に、その他の機能部の動作を
コントロールする制御手段としての中央処理装置（以下
ＣＰＵと略す）、２０はコンパレータとアドレスカウン
ターを備え、ＣＣＤ１０からの出力信号の中で最高出力
の画素の位置を求める最高点アドレス検出回路、２１は
シェーディング補正演算データ、つまり調整された画信
号を格納するシェーディング補正データ格納ＲＡＭ、２
２は着目データ検出レジスタ１８に対しては最高点アド
レス検出回路２０で得られた最高出力の信号を取り込む
タイミングでタイミング信号を発生させ、また黒基準レ
ジスタ１７に対してはオプティカルブラックつまり出力
が０または０に近い信号を取り込むタイミング信号を発
生させるタイミング発生回路である。
する。図１は本発明によるシェーディング補正装置の一
実施例を示すブロック図である。この図において、符号
９は読み取られる原稿または白基準板（ここでは白基準
板とする）、１０は白基準板９を読み取る読取手段とし
てのＣＣＤ、１１は後述する利得制御回路１５からの制
御信号によって利得が可変である利得調整手段としての
増幅器、１２は画信号のオフセット電圧を可変とする増
幅器、１３はアナログ信号をデジタル信号に変換するア
ナログ／デジタル変換器（以下Ａ／Ｄ変換器と略す）、
１４は画像の明暗を補正するシェーディング補正回路、
１５は内部にデジタル／アナログ変換器（以下Ｄ／Ａ変
換器と略す）を備え、増幅器１１の利得を制御し得る利
得制御回路、１６は内部にＤ／Ａ変換器を備え増幅器１
２のオフセット電圧を制御する黒レベル制御回路、１７
はＣＣＤ１０の出力画素のうち数個が光が入らないよう
にカバーがかけてあり、この出力であるオプティカルブ
ラックの出力をＡ／Ｄ変換後にデジタル信号として取り
込む黒基準レジスタ、１８は着目した画素、つまり最高
出力の画素の信号をＡ／Ｄ変換し、その後デジタル信号
を着目データとして取り込む着目データ検出レジスタ、
１９は最大出力信号の出力レベルから利得調整手段の利
得を演算により求めると共に、その他の機能部の動作を
コントロールする制御手段としての中央処理装置（以下
ＣＰＵと略す）、２０はコンパレータとアドレスカウン
ターを備え、ＣＣＤ１０からの出力信号の中で最高出力
の画素の位置を求める最高点アドレス検出回路、２１は
シェーディング補正演算データ、つまり調整された画信
号を格納するシェーディング補正データ格納ＲＡＭ、２
２は着目データ検出レジスタ１８に対しては最高点アド
レス検出回路２０で得られた最高出力の信号を取り込む
タイミングでタイミング信号を発生させ、また黒基準レ
ジスタ１７に対してはオプティカルブラックつまり出力
が０または０に近い信号を取り込むタイミング信号を発
生させるタイミング発生回路である。
【００１１】図２は本発明の実施例の処理動作の手順を
示すフローチャートである。図１、図２を基に以下本発
明の一実施例についての動作の流れを説明する。
示すフローチャートである。図１、図２を基に以下本発
明の一実施例についての動作の流れを説明する。
【００１２】シェーディング補正データの作成に当たっ
て、ＣＰＵ１９は処理ステップ（以下単にステップとい
う）ＳＴ１において、白基準板を照射して得られる白基
準板の画信号に対して、増幅器１１の利得を十分下げて
おき、Ａ／Ｄ変換器１３の基準レベルを越えないように
する。そして、この白基準の画信号は増幅器１２を通
り、Ａ／Ｄ変換器１３にて、ＣＣＤ１０で得られた画信
号がアナログ信号からデジタル信号に変換される。次に
黒基準レジスタ１７はタイミング発生回路２２から指示
されるタイミングで黒に近いまたは黒、つまり信号出力
０または０に近い信号を全信号の中から取り出す。な
お、ここで指示されるタイミングはＣＣＤ１０のカバー
がかかって光が入らない画素、つまりオプティカルブラ
ックの画素の位置により定まり、予めタイミング発生回
路２０に設定される。そして、ＣＰＵ１９の命令で黒基
準レジスタ１７で得た黒の画信号を黒レベル制御回路に
読み取る（ステップＳＴ２）。この黒レベル制御回路１
６で、ＣＰＵ１９は黒基準レベルにあったかを判断する
（ステップＳＴ３）。この黒レベル制御回路１６でＣＰ
Ｕ１９は黒基準レベルに合わないと判断すると、黒の画
信号が基準より大きいか小さいかを判断する（ステップ
ＳＴ９）。ＣＰＵ１９は黒の画信号が基準よりも大きい
と判断すると、黒レベル制御回路１６に増幅器１２のオ
フセットを下げるようにする制御信号を送る命令を出す
（ステップＳＴ１０）。また、逆に黒の信号が基準より
も小さいと判断されると、増幅器１２のオフセットを上
げるようにする制御信号を送る命令を出す（ステップＳ
Ｔ１１）。なお、ＣＣＤ１０で得た信号が黒基準レベル
に一致するまで、ＣＣＤ１０は白基準板を読み取り、増
幅器２に送り出している。そして、黒基準レジスタ１７
に黒の画信号は取り込まれ黒レベル制御回路１６で基準
の信号と一致するまで、ステップＳＴ２、ステップＳＴ
３およびステップＳＴ９〜１１のプロセスは繰り返され
る。なお、黒基準レジスタ１７のレジスタのデータは、
タイミング発生回路２２により、毎ラインデータを取り
込み更新されるものである。
て、ＣＰＵ１９は処理ステップ（以下単にステップとい
う）ＳＴ１において、白基準板を照射して得られる白基
準板の画信号に対して、増幅器１１の利得を十分下げて
おき、Ａ／Ｄ変換器１３の基準レベルを越えないように
する。そして、この白基準の画信号は増幅器１２を通
り、Ａ／Ｄ変換器１３にて、ＣＣＤ１０で得られた画信
号がアナログ信号からデジタル信号に変換される。次に
黒基準レジスタ１７はタイミング発生回路２２から指示
されるタイミングで黒に近いまたは黒、つまり信号出力
０または０に近い信号を全信号の中から取り出す。な
お、ここで指示されるタイミングはＣＣＤ１０のカバー
がかかって光が入らない画素、つまりオプティカルブラ
ックの画素の位置により定まり、予めタイミング発生回
路２０に設定される。そして、ＣＰＵ１９の命令で黒基
準レジスタ１７で得た黒の画信号を黒レベル制御回路に
読み取る（ステップＳＴ２）。この黒レベル制御回路１
６で、ＣＰＵ１９は黒基準レベルにあったかを判断する
（ステップＳＴ３）。この黒レベル制御回路１６でＣＰ
Ｕ１９は黒基準レベルに合わないと判断すると、黒の画
信号が基準より大きいか小さいかを判断する（ステップ
ＳＴ９）。ＣＰＵ１９は黒の画信号が基準よりも大きい
と判断すると、黒レベル制御回路１６に増幅器１２のオ
フセットを下げるようにする制御信号を送る命令を出す
（ステップＳＴ１０）。また、逆に黒の信号が基準より
も小さいと判断されると、増幅器１２のオフセットを上
げるようにする制御信号を送る命令を出す（ステップＳ
Ｔ１１）。なお、ＣＣＤ１０で得た信号が黒基準レベル
に一致するまで、ＣＣＤ１０は白基準板を読み取り、増
幅器２に送り出している。そして、黒基準レジスタ１７
に黒の画信号は取り込まれ黒レベル制御回路１６で基準
の信号と一致するまで、ステップＳＴ２、ステップＳＴ
３およびステップＳＴ９〜１１のプロセスは繰り返され
る。なお、黒基準レジスタ１７のレジスタのデータは、
タイミング発生回路２２により、毎ラインデータを取り
込み更新されるものである。
【００１３】ステップＳＴ３で黒基準レベルと一致する
と判断されると、増幅器１２のオフセットは固定され
る。次に順次ＣＣＤ１０で読み取られ、送られる画信号
は最高点アドレス検出回路２０に送られる。そして、最
高点アドレス検出回路２０では送られてきた画信号の中
で最高出力である画素の位置を求める（ステップＳＴ
４）。この画素の位置を基にタイミング発生回路２２に
おいてタイミングを設定し、その最高出力の信号を取り
込むタイミングを得る（ステップＳＴ５）。この後、ス
テップＳＴ３で基準に合うオフセットに固定しているた
め、ステップＳＴ３以降に送られる画信号は黒基準が合
っている信号である。そして、この画信号の中から、着
目データ検出レジスタ１８はタイミング発生回路２２の
指示により求める画素を取り込み、ＣＰＵ１９の指示に
より利得制御回路１５に読み込む（ステップＳＴ６）。
この利得制御回路１５で、ＣＰＵ１９は着目画素つまり
最大である出力信号は白基準レベルに合ったかどうかを
判断する（ステップＳＴ７）。ここでＣＰＵ１９は、白
基準レベルに合っていないと判断すると、次はこの最大
出力信号は白基準レベルより大きいか小さいかを判断す
る（ステップＳＴ１２）。ここでＣＰＵ１９は白基準レ
ベルよりも小さいと判断するとき、利得制御回路１５は
増幅器１１の利得を上げる為の制御信号を送る（ステッ
プＳＴ１３）。また、逆に白基準レベルよりも大きいと
ＣＰＵ１９が判断すると、利得制御回路１５は増幅器１
１の利得を下げるための制御信号を送る（ステップＳＴ
１４）。なお、制御信号を送る指示を出すのはＣＰＵ１
９である。そして、ステップＳＴ７の着目画素データつ
まり最高出力信号が白基準レベルに合うまで、ＣＣＤ１
０から順次ラインが読み込まれ、ステップＳＴ６、ステ
ップＳＴ７およびステップＳＴ１２〜１４のプロセスに
よる調整が繰り返される。次に、利得制御回路１５で着
目画素データつまり最高出力信号が白基準レベルに合う
と判断されると、増幅器１１の利得はこの調整された値
に固定され、シェーディング補正データ格納ＲＡＭに格
納される（ステップＳＴ８）。
と判断されると、増幅器１２のオフセットは固定され
る。次に順次ＣＣＤ１０で読み取られ、送られる画信号
は最高点アドレス検出回路２０に送られる。そして、最
高点アドレス検出回路２０では送られてきた画信号の中
で最高出力である画素の位置を求める（ステップＳＴ
４）。この画素の位置を基にタイミング発生回路２２に
おいてタイミングを設定し、その最高出力の信号を取り
込むタイミングを得る（ステップＳＴ５）。この後、ス
テップＳＴ３で基準に合うオフセットに固定しているた
め、ステップＳＴ３以降に送られる画信号は黒基準が合
っている信号である。そして、この画信号の中から、着
目データ検出レジスタ１８はタイミング発生回路２２の
指示により求める画素を取り込み、ＣＰＵ１９の指示に
より利得制御回路１５に読み込む（ステップＳＴ６）。
この利得制御回路１５で、ＣＰＵ１９は着目画素つまり
最大である出力信号は白基準レベルに合ったかどうかを
判断する（ステップＳＴ７）。ここでＣＰＵ１９は、白
基準レベルに合っていないと判断すると、次はこの最大
出力信号は白基準レベルより大きいか小さいかを判断す
る（ステップＳＴ１２）。ここでＣＰＵ１９は白基準レ
ベルよりも小さいと判断するとき、利得制御回路１５は
増幅器１１の利得を上げる為の制御信号を送る（ステッ
プＳＴ１３）。また、逆に白基準レベルよりも大きいと
ＣＰＵ１９が判断すると、利得制御回路１５は増幅器１
１の利得を下げるための制御信号を送る（ステップＳＴ
１４）。なお、制御信号を送る指示を出すのはＣＰＵ１
９である。そして、ステップＳＴ７の着目画素データつ
まり最高出力信号が白基準レベルに合うまで、ＣＣＤ１
０から順次ラインが読み込まれ、ステップＳＴ６、ステ
ップＳＴ７およびステップＳＴ１２〜１４のプロセスに
よる調整が繰り返される。次に、利得制御回路１５で着
目画素データつまり最高出力信号が白基準レベルに合う
と判断されると、増幅器１１の利得はこの調整された値
に固定され、シェーディング補正データ格納ＲＡＭに格
納される（ステップＳＴ８）。
【００１４】このようにしてシェーディング補正データ
格納ＲＡＭ２１にデータが格納された後、ＣＣＤ１０に
よって原稿９が読み取られる。これによって入力された
画信号は、増幅器１１によって増幅された後Ａ／Ｄ変換
器１３によってデジタル信号に変換され、その後シェー
ディング補正データ格納ＲＡＭ２１に格納されているデ
ータを基にシェーディング補正され、画像データとなっ
て出力される。
格納ＲＡＭ２１にデータが格納された後、ＣＣＤ１０に
よって原稿９が読み取られる。これによって入力された
画信号は、増幅器１１によって増幅された後Ａ／Ｄ変換
器１３によってデジタル信号に変換され、その後シェー
ディング補正データ格納ＲＡＭ２１に格納されているデ
ータを基にシェーディング補正され、画像データとなっ
て出力される。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
は、シェーディング補正データを得るに際して、Ａ／Ｄ
変換器の出力を監視しながら調整することによって正確
な補正データを得ることができるため、精度の高いシェ
ーディング補正が可能となる。特に写真などの原稿を読
み取って擬似中間調処理を行なう場合などは、従来に比
べ良好な階調性を得ることができる。
は、シェーディング補正データを得るに際して、Ａ／Ｄ
変換器の出力を監視しながら調整することによって正確
な補正データを得ることができるため、精度の高いシェ
ーディング補正が可能となる。特に写真などの原稿を読
み取って擬似中間調処理を行なう場合などは、従来に比
べ良好な階調性を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるシェーディング補正
装置のブロック構成図
装置のブロック構成図
【図２】前記実施例におけるシェーディング補正データ
生成動作の手順を示すフローチャート
生成動作の手順を示すフローチャート
【図３】従来のシェーディング補正装置の一例を示すブ
ロック構成図
ロック構成図
１０ 光電変換素子 １１ 増幅器（利得調整手段） １３ Ａ／Ｄ変換器 １４ シェーディング補正回路 １５ 利得制御回路 １８ 着目データ検出レジスタ １９ ＣＰＵ（制御手段） ２０ 最高点アドレス検出回路 ２１ シェーディング補正データ格納ＲＡＭ
Claims (1)
- 【請求項１】 原稿および白基準板を読み取る読取手段
と、この読取手段で得た画信号の利得を調整する利得調
整手段と、前記白基準板を読み取ったとき前記読取手段
により得た信号のうち最大出力信号を出力した画素の位
置を検出する手段と、読取手段により得た最大出力信号
を着目データとして格納する手段と、利得を調整する為
の制御信号を前記利得調整手段に送出する利得制御手段
と、前記最大出力信号の出力レベルから利得調整手段の
利得を演算により求める制御手段と、前記利得調整手段
で調整した画信号をデジタル信号に変換するＡ／Ｄ変換
手段と、このＡ／Ｄ変換手段でデジタル信号に変換した
画信号をシェーディング補正するシェーディング補正手
段とを備えるシェーディング補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219007A JPH0670160A (ja) | 1992-08-18 | 1992-08-18 | シェーディング補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219007A JPH0670160A (ja) | 1992-08-18 | 1992-08-18 | シェーディング補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0670160A true JPH0670160A (ja) | 1994-03-11 |
Family
ID=16728802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4219007A Pending JPH0670160A (ja) | 1992-08-18 | 1992-08-18 | シェーディング補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670160A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4421709A1 (de) * | 1993-06-21 | 1994-12-22 | Toyoda Automatic Loom Works | Axialkolbenkompressor und Verfahren zur Herstellung derselben |
-
1992
- 1992-08-18 JP JP4219007A patent/JPH0670160A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4421709A1 (de) * | 1993-06-21 | 1994-12-22 | Toyoda Automatic Loom Works | Axialkolbenkompressor und Verfahren zur Herstellung derselben |
| DE4421709C2 (de) * | 1993-06-21 | 1998-09-10 | Toyoda Automatic Loom Works | Axialkolbenkompressor und Verfahren zur Herstellung derselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8488051B2 (en) | Image pickup apparatus and control method therefor | |
| KR20030097687A (ko) | 화상 처리 장치, 카메라 장치, 및 그 자동 노광 제어 방법 | |
| JP2007158663A (ja) | アナログ画像信号のオフセット調整方法 | |
| US20060197853A1 (en) | Solid-state image pickup apparatus for correcting a seam between divided images and a method therefor | |
| US7224484B1 (en) | Scanner calibration with dead pixel compensation | |
| JPH04365264A (ja) | 原稿読取装置 | |
| JPH0670160A (ja) | シェーディング補正装置 | |
| JP3262609B2 (ja) | 画像読取装置 | |
| US8614837B2 (en) | Image scanning device, image forming apparatus, and image scanning method | |
| JP6083968B2 (ja) | 撮像装置及び撮像装置の制御方法 | |
| US6377714B1 (en) | Method for archiving master images by digital image data processing | |
| JP2000041187A (ja) | 画素欠陥補正装置 | |
| US20040080635A1 (en) | Charge coupled device (CCD) camera having a correction function for defective CCDS and a correction method | |
| JP2001157006A (ja) | 画像読取処理システム | |
| JPH09107498A (ja) | 画像入力装置 | |
| CN115514865A (zh) | 摄像装置、图像处理系统和摄像装置的控制方法 | |
| JP2005045558A (ja) | 撮像装置 | |
| JPH066685A (ja) | 固体撮像素子の欠陥補正装置 | |
| JP2004007542A (ja) | シェーディング補正データの生成方法及びシェーディング補正方法 | |
| JP2669140B2 (ja) | 撮像装置 | |
| KR100227802B1 (ko) | 차선 인식 시스템의 오프셋/이득 제어장치 및 그 방법 | |
| JPH0865506A (ja) | 画像読み取り装置 | |
| JPH06303426A (ja) | 撮像情報補正方法および撮像装置 | |
| JPH1169154A (ja) | シェーディング補正方法及び装置 | |
| JP2001223895A (ja) | 画像読取装置 |