JPH0669948A - Ａｔｍ試験セル送出回路 - Google Patents

Abstract

(57)【要約】 【目的】 試験対象のバーチャルパスおよびバーチャル
チャネルのユーザセルトラヒックを正確に模擬した試験
セルトラヒックの生成を可能とするＡＴＭ試験セル送出
回路を提供する 【構成】 セル検出回路１０６の検出出力と、セルクロ
ックを取り込むカウンタ１０１〜１０５の計数結果と、
によりアンド回路１０７が、試験セルの生成を許可し、
それを受けて組立回路１０８が試験セルを組み立て、選
択回路１０９が空きセルに該試験セルを多重することに
より送出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、非同期転送（ＡＴＭ；
Asynchronous Transfer Mode）モードで試験セルを伝送
路に送信し、その試験セルを受信又はモニタして行うＡ
ＴＭ試験方式におけるＡＴＭ試験セル送出回路に関する
ものである。

【０００２】

【従来の技術】ＡＴＭモードは、低速データ通信から高
速画像通信までの多様な通信を一元的かつ経済的に提供
するための通信方式であり、伝送すべき情報は、固定長
のブロックに分割され、各ブロックにヘッダと呼ばれる
宛先を付加して構成されたセルという伝送フォーマット
により伝送される。

【０００３】ＡＴＭモードにおいては、ＣＣＩＴＴ勧告
Ｉ．６１０に述べられているように、網の保守運用管理
を行う場合、ＯＡＭ（Operation, Administration and
Maintenance）セルを定義して所要機能を実現すること
になっている。

【０００４】ＡＴＭ試験方式は、試験用にユーザセルを
模擬した試験用ＯＡＭセルを定義し、その試験用ＯＡＭ
セルを伝送路に送信および受信又はモニタし、受信又は
モニタした試験セル中に生じた誤りビット、セル損失、
セル誤配等の伝送品質を測定する。本ＡＴＭ試験方式
は、ＡＴＭ網内において新しいバーチャルパスおよびバ
ーチャルチャネルを設定する場合の導通試験、バーチャ
ルパスおよびバーチャルチャネルの伝送品質特性試験、
および伝送路等の故障時の故障箇所の特定のための故障
箇所特定試験を行うための方法である。なお、以下にお
いては、この試験用に用いるＯＡＭセルを単に試験セル
と称する。

【０００５】本分野に関する従来技術として、公知文献
「松永、他：”ＡＴＭ網におけるバーチャルパス試験方
式”、電子情報通信学会技術研究報告、ＣＳ９２−３
０」において報告されているＡＴＭ試験方式がある。そ
の実現形態を図６に示す。

【０００６】本報告では、図６に示すように、試験セル
挿入点１０と試験セルの検出・測定点１１とを任意に指
定することにより、装置内試験１４、装置間試験１２お
よび複数装置間試験１３のような、任意の試験区間にお
いて試験セルの送受を行える。

【０００７】試験セル挿入点１０では、試験対象のバー
チャルパスおよびバーチャルチャネルの伝送品質を正確
に測定するため、該バーチャルパスおよびバーチャルチ
ャネルのユーザセルトラヒックを正確に模擬した試験セ
ルトラヒックを生成する。試験セル検出・測定点１１で
は、受信した試験セルを用いて伝送品質を測定すること
によりＡＴＭ網内の任意のバーチャルパスおよびバーチ
ャルチャネルの試験を行える方法である。

【０００８】バーチャルパスおよびバーチャルチャネル
のセルトラヒックに関しては、公知文献「Y.Sato,et.a
l. : "Experimental ATM transport system and virtua
l path management techniques"、in Proc. IEEE GLOBE
COM'91 pp59.6.1-7」において報告されているトラヒッ
クパラメータによる規定法がある。その規定例を図７に
示す。

【０００９】本報告では、比較的短時間のセルスロット
数Ｔ０（２１）中に送出されるユーザセル数Ｘ０（２
２）と比較的長時間のセルスロット数Ｔ（２３）中に送
出されるユーザセル数Ｘ（２４）によりセルトラヒック
を表現している。

【００１０】セルスロット数Ｔ０（２１）はセルの最小
送出間隔を表していることから、送出されるユーザセル
数Ｘ０（２２）をセルスロット数Ｔ０（２１）で割った
値をセルトラヒックのピークレートと呼んでいる。ま
た、セルスロット数Ｔ（２３）は、平均化されたユーザ
セル到着数となることから、送出されるユーザセル数Ｘ
（２４）をセルスロット数Ｔ（２３）で割った値をセル
トラヒックの平均レートと呼んでいる。

【００１１】

【発明が解決しようとする課題】しかしながら、公知文
献「松永、他：”ＡＴＭ網におけるバーチャルパス試験
方式”、電子情報通信学会技術研究報告、ＣＳ９２−３
０」では、試験対象のバーチャルパスおよびバーチャル
チャネルの伝送品質を正確に測定するために、試験セル
の送信に際して、試験対象のバーチャルパスおよびバー
チャルチャネルのユーザセルトラヒックを正確に模擬し
た試験セルトラヒックを生成することの必要性について
は言及しているが、具体的な試験セル送出法については
開示していない。

【００１２】本発明の目的は、試験対象のバーチャルパ
スおよびバーチャルチャネルのユーザセルトラヒックを
正確に模擬した試験セルトラヒックの生成を可能とする
ＡＴＭ試験セル送出回路を提供することにある。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、試験用に定義された試験セルを非同期
転送（ＡＴＭ）モードで伝送路に送信し、その試験セル
を受信又はモニタすることによりバーチャルパスおよび
バーチャルチャネルの導通試験、伝送品質特性試験、故
障箇所特定試験を行うＡＴＭ試験方式におけるＡＴＭ試
験セル送出回路において、

【００１４】ピーク用セルスロット数計数手段と、ピー
ク用試験セル送出数計数手段と、平均用セルスロット数
計数手段と、平均用試験セル送出数計数手段と、平均制
御手段と、セル送出許可手段と、セル組立手段と、選択
手段とを具備した。

【００１５】ピーク用セルスロット数計数手段は、比較
的短時間のセルスロット数を計数する。ピーク用試験セ
ル送出数計数手段は、前記ピーク用セルスロット数計数
手段により計数されるセルスロット中に送出できる試験
セル数を計数する。平均用セルスロット数計数手段は、
比較的長時間のセルスロット数を計数する。平均用試験
セル送出数計数手段は、前記平均用セルスロット数計数
手段により計数されるセルスロット中に送出すべき試験
セル数を計数する。

【００１６】平均制御手段は、前記平均用セルスロット
数計数手段と前記平均用試験セル送出数計数手段の計数
状況を監視し、試験セルの平均的な送出個数を管理する
ことができる。

【００１７】セル送出許可手段は、試験セルを送出可能
なセルスロットを検出した際に、試験セルの送出を許可
するトリガを発生できる。このとき、前記セル送出許可
手段は、空きセルを検出した際に、試験セルの送出トリ
ガを発生させることが有効である。なぜならば、他のユ
ーザセルトラヒックにセル遅延ゆらぎ等の影響を与えず
に済むからである。

【００１８】セル組立手段は、試験セルの送出が許可さ
れた際に送出する試験セルを組み立てる。選択手段は、
前記セル組立手段により生成された試験セルを伝送路へ
送出する。

【００１９】

【作用】かかるＡＴＭ試験セル送出回路において、ピー
ク用セルスロット数計数手段により、前記トラヒックパ
ラメータのうち比較的短時間の前記セルスロット数Ｔ０
（２１）が計数できる。ピーク用試験セル送出数計数手
段により、前記セルスロット数Ｔ０（２１）中に送出で
きる前記ユーザセル数Ｘ０（２２）と同数の試験セル数
が計数できる。すなわち、試験対象のユーザセルトラヒ
ックパラメータＴ０（２１）およびＸ０（２２）と同数
の値を用いることにより、ユーザセルトラヒックと同一
のピークレートをもつ試験セルトラヒックが生成でき
る。

【００２０】また、平均用セルスロット数計数手段によ
り、比較的長時間の前記セルスロット数Ｔ（２３）が計
数できる。平均的試験セル送出数計数手段により、前記
セルスロット数Ｔ（２３）中に送出すべき前記ユーザセ
ル数Ｘ（２４）と同数の試験セル数が計数できる。すな
わち、試験対象のユーザセルトラヒックパラメータＴ
（２３）およびＸ（２４）と同数の値を用いることによ
り、ユーザセルトラヒックと同一の平均レートをもつ試
験セルトラヒックが生成できる。

【００２１】平均制御手段は、試験実施中ｎ回（ｎ＝
１，２，３…）繰り返し動作する前記平均用セルスロッ
ト数計数手段と前記平均用試験セル送出数計数手段の計
数状況を監視し、ｎ倍の前記セルスロット数Ｔ（２３）
中に送出すべきｎ倍の試験セルの送出数Ｘ（２４）を管
理できる。

【００２２】すなわち、ｎ＝１の場合は、前記セルスロ
ット数Ｔ（２３）に送出すべき試験セルの送出数Ｘ（２
４）が正常に送出されたか否かを監視でき、ｎ≧２の場
合は、試験実施中の全セルスロット中に送出されるべき
全試験セル個数を監視できる。例えばｎ≧２において、
Ｘ（２４）未満の試験セルしか送出出来なかったセルス
ロット数Ｔがあった場合には、次のセルスロットＴ中に
おいて本来送出すべきＸ（２４）個の試験セルに加えて
不足した試験セルを送出させるようにすることができ
る。

【００２３】セル送出許可手段により、試験セルを送出
可能なセルスロットが検出でき、試験セルの送出を許可
するトリガを発生できる。また、前記セル送出許可手段
は、試験セルを送出できるセルスロットとして空セルを
用いる場合があるため、空セルを検出した際に、試験セ
ルの送出を許可するトリガを発生できる。

【００２４】セル組立手段により、試験セルの送出が許
可された際に送出する試験セルを組み立てる。選択手段
により、試験セルを送出可能なセルスロットに生成され
た試験セルを送出できる。

【００２５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。以下では簡単のため、前記セル送出許可手段は、
空セルを検出した際に、試験セルの送出を許可するトリ
ガを発生する場合について説明する。空セル以外のセル
スロットを用いる場合についても同様であることは明ら
かである。また、以下で試験セルとは、疑似的なユーザ
セルのことを指し、本発明はセルのフォーマットになん
ら影響されることはない。

【００２６】（第１の実施例）図１は、本発明の第１の
実施例としてのＡＴＭ試験セル送出回路を示す構成図で
ある。本実施例では、試験セル送出回路を伝送網内の伝
送装置および交換機の試験セル挿入点に配備した場合を
表している。あらゆる伝送網内の装置についても同様で
あることは明らかである。

【００２７】まず、本実施例における試験セル送出回路
の構成について説明する。ピーク用試験セル送出数カウ
ンタ１０１は、任意の初期値を与える（ロードする）こ
とができるダウンカウンタである。ピーク用セルスロッ
ト数計数カウンタ１０２は、任意の初期値をロードする
ことができるダウンカウンタであり、計数終了後ピーク
用試験セル送出数カウンタ１０１およびピーク用セルス
ロット数計数カウンタ１０２自身に初期値の再ロードを
行う。

【００２８】平均用試験セル送出数カウンタ１０３は、
任意の初期値をロードすることができるダウンカウンタ
であり、計数終了後平均用試験セル送出数カウンタ１０
３自身に初期値の再ロードを行う。平均用セルスロット
数計数カウンタ１０４は、任意の初期値を与える（ロー
ドする）ことができるダウンカウンタであり、平均用セ
ルスロット数計数カウンタ１０４自身に初期値の再ロー
ドを行う。

【００２９】平均制御カウンタ１０５は、平均用試験セ
ル送出数カウンタ１０３および平均用セルスロット数計
数カウンタ１０４に接続され、平均用試験セル送出数カ
ウンタ１０３の計数終了毎に１ずつ減少し、平均用セル
スロット数計数カウンタ１０４の計数終了毎に１ずつ増
加するアップダウン（可逆）カウンタである。

【００３０】検出回路１０６は、伝送路１００に到着す
るセルスロットを監視し、試験セルを送出可能な空セル
を検出した際に試験セルの送出を許可するトリガを発生
する。ＡＮＤ回路１０７は、前記ピーク用試験セル送出
数カウンタ１０１と、平均制御カウンタ１０５および検
出回路１０６に接続され、試験セル送出条件を満足する
場合に試験セルの送出を許可する。

【００３１】試験セル組立回路１０８は、ＡＮＤ回路１
０７に接続され、試験セルを組み立て、試験セルの送出
を許可された場合に実際に試験セルを送出する。セレク
タ１０９は、ＡＮＤ回路１０７に接続され、試験セルを
送出する場合に生成した試験セルを伝送路１００の空セ
ルに置換して伝送路１１０に送出する。

【００３２】前記ピーク用試験セル送出数カウンタ１０
１、ピーク用セルスロット数計数カウンタ１０２、平均
用試験セル送出数カウンタ１０３、平均用セルスロット
数計数カウンタ１０４および平均制御カウンタ１０５
は、セルスロットに同期したセルクロック１１１に同期
して動作する。

【００３３】特にピーク用セルスロット数計数カウンタ
１０２、平均用セルスロット数計数カウンタ１０４は、
セルクロック１１１毎に１ずつ減少あるいは初期値のロ
ードを行うダウンカウンタである。また、ピーク用試験
セル送出数カウンタ１０１および平均用試験セル送出数
カウンタ１０３は、ＡＮＤ回路１０７の出力側に接続さ
れ、試験セルの送出が許可される毎に１ずつ減少あるい
は初期値のロードを行うダウンカウンタである。

【００３４】図２は、図１に示す第１の実施例の試験セ
ル送出回路の具体的な動作を説明するためのタイミング
図の一部を示すチャートであり、図３は残りの一部を示
すチャートである。

【００３５】図２及び図３には、前記ピーク用試験セル
送出数カウンタ１０１の初期値をＸ０，前記ピーク用セ
ルスロット数計数カウンタ１０２の初期値をＴ０−１、
前記平均用試験セル送出数カウンタ１０３の初期値をＸ
−１、前記平均用セルスロット数計数カウンタ１０４の
初期値をＴ−１、および前記平均制御カウンタ１０５の
初期値を１とした場合について示す。以下に上記内容を
踏まえた第１の実施例の試験セル送出回路の動作を図２
及び図３を参照して説明する。

【００３６】図２において、例としてセルスロット列が
（ａ）の様に伝送路１００に到着する場合を考える。セ
ルスロットに示した四角は空セルが存在することを表
す。以下では、始点２０１から試験セル送出回路の動作
が開始するとして、始点２０１以降の時間（ｔ）につい
て説明する。

【００３７】 セルクロック１１１ セルスロットに同期したクロックである。図２では、
（ｂ）に示すようにセルの先頭にクロック位相を選んだ
場合を示している。

【００３８】 検出回路１０６ 空セルを検出した場合に試験セル送出トリガを生成す
る。図２では、（ｃ）に示すように空セル２０２〜２０
８の先頭を検出した場合にトリガを生成する場合を示し
ている。

【００３９】 ピーク用セルスロット数カウンタ１０
２ 伝送路１００にセルスロットが到着する数を計数する。
ピーク用セルスロット数カウンタ１０２には初期値とし
てＴ０−１がロードされ、セルクロック１１１を検出す
る毎に１ずつ減少する。カウンタ値が０になった場合、
次のセルクロック１１１を検出した際に初期値Ｔ０−１
を再びロードする。同時に、後述ので説明するピーク
用試験セル送出数カウンタ１０１に対して初期値Ｘ０を
再びロードさせる。

【００４０】図２では、Ｔ０＝３の場合を示している。
（ｄ）に示すように、始点２０１においてピーク用セル
スロット数カウンタ１０２には初期値として２がロード
され、以降セルクロックを検出する毎に２→１→０と減
少する。カウンタ値が０となったため、次のセルクロッ
ク２１１で再び２をロード２２１する。本動作を繰り返
すことにより、ピーク用セルスロット数カウンタ１０２
は、連続したセルスロットを３セル毎に区切った時間Ｔ
０を与える。従って、ピーク用セルスロット数カウンタ
１０２は、比較的短時間なセルスロット数Ｔ０を計数す
るカウンタである。

【００４１】 ピーク用試験セル送出数カウンタ１０
１ 送出できる試験セル数を計数する。ピーク用試験セル送
出数カウンタ１０１には初期値としてＸ０がロードさ
れ、試験セルの送出が許可される毎に１ずつ減少し、カ
ウンタ値が０になった場合試験セルの送出禁止をＡＮＤ
回路１０７に通知する。カウンタ値によらず、ピーク用
セルスロット数カウンタ１０２がＴ０を計数する毎にＸ
０が再びロードされる。

【００４２】図２では、Ｘ０＝２の場合を示している。
（ｅ）に示すように、始点２０１においてピーク用試験
セル送出数カウンタ１０１には初期値として２がロード
される。始点２０１より２セルスロットめに空セル２０
２が検出され、後述ので説明するＡＮＤ回路１０７出
力（ｋ）（図３）が試験セルの送出を許可する信号２７
０を発出する。

【００４３】信号２７０は、ＡＮＤ回路１０７出力に接
続されるピーク用試験セル送出数カウンタ１０１のダウ
ンカウント信号２３１であるため、ピーク用試験セル送
出数カウンタ１０１のカウンタ値が２→１となる。空セ
ル２０２が検出されてからピーク用試験セル送出数カウ
ンタ１０１のカウンタ値が１減少するまでの処理は、１
ビット伝送時間以内に行なわれる。以降空セルが検出さ
れないため、ピーク用セルスロット数カウンタ１０２が
Ｔ０を計数し終わる時点２２１に、再び初期値２がロー
ド２３２される。

【００４４】同時に、このセルスロットにおいて空セル
２０３が検出されるため、上記と同様にＡＮＤ回路１０
７出力を受けたダウンカウント信号２３３により、ピー
ク用試験セル送出数カウンタ１０１のカウンタ値が２→
１となる。ロード２３２されてからピーク用試験セル送
出数カウンタ１０１のカウンタ値が１減少するまでの処
理も、１ビット伝送時間以内に行なわれる。以降空セル
が検出されないため、ピーク用セルスロット数カウンタ
１０２がＴ０を計数し終わる時点２２２に、再び初期値
２がロード２３４される。

【００４５】このときも空セル２０４が検出されたた
め、１ビット伝送時間以内にダウンカウント信号２３５
により、ピーク用試験セル送出数カウンタ１０１のカウ
ンタ値が２→１となる。さらに次のセルスロットに空セ
ル２０５が検出されたため、１ビット伝送時間以内にダ
ウンカウント信号２３６により、ピーク用試験セル送出
数カウンタ１０１のカウンタ値が１→０となる。

【００４６】ここで、図２におけるピーク用試験セル送
出数カウンタ１０１の出力信号（ｆ）に注目する。ピー
ク用試験セル送出数カウンタ１０１の出力は、カウンタ
値が１以上の整数であるときｈｉｇｈレベルであり、カ
ウンタ値が０の場合ｌｏｗレベルとなる。従って、始点
２０１からダウンカウント信号２３６まではｈｉｇｈレ
ベル、ダウンカウント信号２３６以降、ピーク用セルス
ロット数カウンタ１０２がＴ０を計数し終わる時点２２
３で再び初期値２がロード２３７されるまでｌｏｗレベ
ルとなる。

【００４７】本ピーク用試験セル送出数カウンタ１０１
の出力信号（ｆ）は、後述ので説明する平均制御カウ
ンタ１０５の出力信号（ｊ）と共にＡＮＤ回路１０７の
入力側に接続される。平均制御カウンタ１０５の出力信
号（ｊ）（図３）がｈｉｇｈレベルである条件の基では
ピーク用試験セル送出数カウンタ１０１の出力信号
（ｆ）がｈｉｇｈレベルの場合は、検出回路１０６の入
力が有効になり、ＡＮＤ回路１０７を介して試験セルの
送出が許可される。

【００４８】一方、ピーク用試験セル送出数カウンタ１
０１の出力信号（ｆ）がｌｏｗレベルの場合は、平均制
御カウンタ１０５の出力信号（ｊ）に係わらず、検出回
路１０６の入力が無効になり、試験セルの送出が禁止さ
れる。従って、ピーク用セルスロット数カウンタ１０２
がロード点２２３においてＴ０を計数し終わり、再び初
期値２がピーク用試験セル送出数カウンタ１０１にロー
ド２３７されるまで試験セルの送出が許可されない。

【００４９】これにより、ピーク用試験セル送出数カウ
ンタ１０１は、空セル２０６が検出されても試験セルの
送出を許可せず、各Ｔ０区間中にＸ０個を超える試験セ
ルが送出されることがないようにできることがわかる。
改めてロード２２３された後、空セル２０７が検出され
たため、同様に１ビット伝送時間以内にダウンカウント
信号２３８により、ピーク用試験セル送出数カウンタ１
０１のカウンタ値が２→１となる。

【００５０】しかしながら、空セル２０８が検出された
際にダウンカウント信号が生成されない。これは、後述
ので説明する平均制御カウンタ１０５の出力信号
（ｊ）がｌｏｗレベルになることによるためであり、本
動作については後述の平均制御カウンタ１０５で説明
する。

【００５１】以上のことから、ピーク用試験セル送出数
カウンタ１０１は、比較的短時間なセルスロット数Ｔ０
中に送出できる試験セルの個数Ｘ０を計数するカウンタ
であると言える。

【００５２】 平均用セルスロット数カウンタ１０４ 伝送路１００にセルスロットが到着する数を計数する。
平均用セルスロット数カウンタ１０４には初期値として
Ｔ−１がロードされ、セルクロック１１１を検出する毎
に１ずつ減少する。カウンタ値が０になった場合、次の
セルクロック１１１を検出した際に初期値Ｔ−１を再び
ロードする。同時に後述ので説明する平均制御カウン
タ１０５のカウント値を１増加させる。

【００５３】図２及び図３では、Ｔ＝１２の場合を示し
ている。（ｇ）に示すように、始点２０１において平均
用セルスロット数カウンタ１０４には初期値として１１
がロードされ、以降セルクロックを検出する毎に１１→
１０→…→１→０と減少する。１２セルクロックめでカ
ウンタ値が０となったため、次のセルクロック２１２で
再び１１をロード２４１する。

【００５４】また同時に平均制御カウンタ１０５を１増
加させ、以降のＴセルスロットの計数を可能にする。本
動作を繰り返すことにより、平均用セルスロット数カウ
ンタ１０４は、連続したセルスロットを１２セル毎に区
切った時間Ｔを与える。従って、平均用セルスロット数
カウンタ１０４は、比較的長時間なセルスロット数Ｔを
計数するカウンタである。

【００５５】 平均用試験セル送出数カウンタ１０３ 送出すべき試験セル数を計数する。平均用試験セル送出
数カウンタ１０３には初期値としてＸ−１がロードさ
れ、試験セルの送出が許可される毎に１ずつ減少し、カ
ウンタ値が０になった場合、次の試験セルの送出が許可
された際に初期値Ｘ−１を再びロードする。同時に後述
ので説明する平均制御カウンタ１０５のカウント値を
１減少させる。

【００５６】図２及び図３では、Ｘ＝５の場合を示して
いる。（ｈ）に示すように、始点２０１において平均用
試験セル送出数カウンタ１０３には初期値として４がロ
ードされる。始点２０１より２セルスロットめに空セル
２０２が検出され、後述ので説明するＡＮＤ回路１０
７出力（ｋ）が試験セルの送出を許可する信号２７０を
発出する。

【００５７】信号２７０は、ＡＮＤ回路１０７出力に接
続される平均用試験セル送出数カウンタ１０３のダウン
カウント信号２５１であるため、平均用試験セル送出数
カウンタ１０３のカウンタ値が４→３となる。空セル２
０２が検出されてから平均用試験セル送出数カウンタ１
０３のカウンタ値が１減少するまでの処理は、１ビット
伝送時間以内に行なわれる。

【００５８】次に空セル２０３が検出されるため、上記
と同様にＡＮＤ回路１０７出力を受けたダウンカウント
信号２５２により、平均用試験セル送出数カウンタ１０
３のカウンタ値が３→２となる。空セル２０４、２０５
についても同様に１ビット伝送時間以内にダウンカウン
ト信号２５３、２５４により、平均用試験セル送出数カ
ウンタ１０３のカウンタ値が２→１、１→０となる。カ
ウンタ値が０となった後に空セル２０６が検出されるが
平均用試験セル送出数カウンタ１０３は何等動作をせ
ず、試験セルも送出されない。

【００５９】これはピーク用試験セル送出数カウンタ１
０１により２個を超える試験セルの送出が禁止されるた
め、ＡＮＤ回路１０７からダウンカウント信号が出力さ
れないからである。その後、空セル２０７が検出された
ため、ＡＮＤ回路１０７出力を受けたダウンカウント信
号２５５により、再び初期値４がロード２５６される。

【００６０】また同時に、後述ので説明する平均制御
カウンタ１０５を１減少させることにより、比較的長時
間なセルスロット数Ｔ中にＸ個の試験セルを送出し終わ
ったことを示す。以降空セル２０８が検出されるが、平
均用セルスロット数カウンタ１０４でＴセルスロットを
計数し終わるまで試験セルは送出されない。従って、平
均用試験セル送出数カウンタ１０３は、比較的長時間な
セルスロット数Ｔ中に送出すべき試験セル数を計数する
カウンタである。

【００６１】 平均制御カウンタ１０５ Ｎ（Ｎ＝１〜∞）回繰り返されるセルスロット数Ｔの間
に送出すべきＮ×Ｘ個の試験セルを平均的に送出させ
る。平均制御カウンタ１０５は、平均用セルスロット数
カウンタ１０４および平均用試験セル送出数カウンタ１
０３に接続される。

【００６２】平均制御カウンタ１０５には初期値として
１が与えられ、以降平均用セルスロット数カウンタ１０
４においてセルスロット数Ｔを１回計数し終わる毎に１
増加し、平均用試験セル送出数カウンタ１０３において
試験セルをＸ個送出し終わる毎に１減少する。カウンタ
値が０になった場合、試験セルの送出禁止を、ＡＮＤ回
路１０７に通知する。

【００６３】図３における（ｉ）に注目して平均制御カ
ウンタ１０５の動作を説明する。始点２０１において初
期値１が平均制御カウンタ１０５に与えられる（２６
１）。１２セルスロット中に５個の試験セルを送出し終
わったため、平均用試験セル送出数カウンタ１０３から
ダウンカウント信号２５５に同期してデクリメント（Ｄ
ｅｃ）信号２６２が送出され、カウンタ値が１減少し０
となる。

【００６４】その後、１２セルスロットを計数し終わっ
たため、平均用セルスロット数カウンタ１０４からロー
ド信号２４１に同期してインクリメント（Ｉｎｃ）信号
２６３が送出され、カウンタ値が１増加し１となる。以
降同様に、平均用試験セル送出数カウンタ１０３からＤ
ｅｃ信号が送出される毎に、カウンタ値が１減少し、平
均用セルスロット数カウンタ１０４からＩｎｃ信号が送
出される毎に、カウンタ値が１増加する動作を繰り返
す。

【００６５】次に図３における平均制御カウンタ１０５
出力（ｊ）に注目する。本出力（ｊ）は、平均制御カウ
ンタ１０５のカウンタ値が１以上の整数であるときｈｉ
ｇｈレベルであり、カウンタ値が０の場合、ｌｏｗレベ
ルとなる。従って、始点２０１からＤｅｃ信号２６２ま
ではｈｉｇｈレベル、Ｄｅｃ信号２６２以降、平均用セ
ルスロット数カウンタ１０４からＩｎｃ信号２６３が送
出されるまでｌｏｗレベルとなる。

【００６６】本平均制御カウンタ１０５の出力信号
（ｊ）は、ピーク用試験セル送出数カウンタ１０１の出
力信号（ｆ）と共にＡＮＤ回路１０７の入力側に接続さ
れる。平均制御カウンタ１０５の出力信号（ｊ）がｈｉ
ｇｈレベルの場合は、ピーク用試験セル送出数カウンタ
１０１の出力信号（ｆ）がｈｉｇｈレベルである条件
で、検出回路１０６の入力が有効になり、ＡＮＤ回路１
０７を介して試験セルの送出が許可される。

【００６７】一方、平均制御カウンタ１０５の出力信号
（ｊ）がｌｏｗレベルの場合は、ピーク用試験セル送出
数カウンタ１０１の出力信号（ｆ）に係わらず、検出回
路１０６の入力が無効になり、試験セルの送出が禁止さ
れる。従って、平均用セルスロット数カウンタ１０４が
Ｔを計数し終わる時点２４１でＩｎｃ信号２６３が送出
され、平均制御カウンタ１０５が１以上の整数となるま
で試験セルの送出が許可されない。

【００６８】従って、平均制御カウンタ１０５は、空セ
ル２０８が検出されても試験セルの送出を禁止できるこ
とがわかる。その後、時点２４１で平均用セルスロット
数カウンタ１０４がＴを計数し終わるため、Ｉｎｃ信号
２６３が送出され、平均制御カウンタ１０５のカウンタ
値が１増加し１となる。それ以降のＴセルスロット中に
おけるＸ個の試験セルの送出が再び許可される。

【００６９】複数のＴセルスロットに渡る試験を行った
場合における平均制御カウンタ１０５の動作を図５を参
照して説明する。図５では、図３における（ｇ）、
（ｈ）、（ｉ）、（ｊ）を（ｍ）、（ｎ）、（ｏ）、
（ｐ）に対応させ、さらに複数のＴセルスロット区間に
ついて縮小して示している。

【００７０】図３と同様に、平均セルスロット数Ｔ＝１
２、平均試験セル送出数Ｘ＝５としている。始点２０１
で始まる区間Ａは、図３と一致しており、平均セルスロ
ット数カウンタ１０４が１２セルスロットを計数する間
に試験セルを５個送出できた場合を示している。平均用
試験セル送出数カウンタ１０３が５個の試験セルを計数
し終わった時点３０１で、Ｄｅｃ信号３０２により平均
制御カウンタ１０５のカウンタ値が１減少し０となる。

【００７１】平均制御カウンタ１０５出力信号（ｐ）が
ｌｏｗレベル３１７になり、以降の試験セル送出を禁止
する。平均用セルスロット数カウンタ１０４が１２セル
スロットを計数し終わった時点３０３で、Ｉｎｃ信号３
０４により平均制御カウンタ１０５のカウンタ値が１増
加し１となる。平均制御カウンタ１０５出力信号（ｐ）
がｈｉｇｈレベル３１８になり、試験セル送出が再開さ
れる。

【００７２】区間Ｂでは、平均用セルスロット数カウン
タ１０４が１２セルスロットを計数する間に試験セルを
５個送出できなかった場合を示している。試験セルを５
個送出し終わる前に１２セルスロットが経過するため、
平均用セルスロット数カウンタ１０４が１２セルスロッ
トを計数し終わる時点３０５で、Ｉｎｃ信号３０６が与
えられるため、平均制御カウンタ１０５のカウンタ値が
１増加し２となり区間Ｃ以降に送出すべき試験セルが持
ち越される。

【００７３】区間Ｃでは、時点３０７で平均用試験セル
送出数カウンタ１０３が区間Ｂより持ち越した試験セル
を計数し終わったため、Ｄｅｃ信号３０８により平均制
御カウンタ１０５のカウンタ値が１減少し１となる。平
均用セルスロット数カウンタ１０４が１２セルスロット
を計数し終わった時点３０９で、Ｉｎｃ信号３１０が与
えられるため、平均制御カウンタ１０５のカウンタ値が
１増加し２となり区間Ｄ以降に送出すべき試験セルが持
ち越される。

【００７４】区間Ｄでは、時点３１１で平均用試験セル
送出数カウンタ１０３が区間Ｃより持ち越した試験セル
を計数し終わったため、Ｄｅｃ信号３１２により平均制
御カウンタ１０５のカウンタ値が１減少し１となる。本
来区間Ｄで送出すべき５個の試験セルも区間Ｄ中に送出
されたため、平均用試験セル送出数カウンタ１０３が５
個の試験セルを計数し終わった時点３１３で、Ｄｅｃ信
号３１４により平均制御カウンタ１０５のカウンタ値が
１減少し０となる。

【００７５】同時に平均制御カウンタ１０５出力信号
（ｐ）がｌｏｗレベル３１９になり、以降の試験セル送
出を禁止する。平均セルスロット数カウンタ１０４が１
２セルスロットを計数し終わった時点３１５で、Ｉｎｃ
信号３１６により平均制御カウンタ１０５のカウンタ値
が１増加し１となり、再び試験セルの送出が許可され
る。このように、試験セルの送出状況に応じて上記動作
が繰り返される。

【００７６】図５を区間別に見た場合、区間Ａでは１２
セルスロット中５試験セルが送出されているが、区間Ｂ
およびＣでは４試験セルしか送出されておらず、その代
りに区間Ｄにおいて、本来送出すべき５試験セルより２
個多い７試験セルを送出している。つまり、送出すべき
４×５＝２０個の試験セルが４つの区間において送出さ
れており、平均的に見ればＴセルスロットにつきＸ個の
試験セルが送出されていることがわかる。

【００７７】以上述べたように、平均制御カウンタ１０
５は、全ての区間について必ず５個の試験セルを送出さ
せるのではなく、以前の区間における履歴を反映して試
験セルを送出することができる。すなわち、Ｎ（Ｎ＝１
〜∞）回繰り返されるセルスロット数Ｎ×Ｔセルスロッ
トの間に送出すべきＮ×Ｘ個の試験セルを平均的に送出
できる。

【００７８】 ＡＮＤ回路１０７ 試験セルの送出を許可するための判断回路である。ＡＮ
Ｄ回路１０７の入力側は、検出回路１０６、ピーク用試
験セル送出数カウンタ１０１および平均制御カウンタ１
０５に接続される。このとき、前述ので説明したよう
に、ピーク用試験セル送出数カウンタ１０１の出力がｈ
ｉｇｈレベルの場合、Ｘ０個を超えないように試験セル
を送出できることを示し、逆にｌｏｗレベルの場合、既
にＸ０個の試験セルが送出済みであることを示す。

【００７９】また、前述ので説明したように、平均制
御カウンタ１０５の出力がｈｉｇｈレベルの場合、平均
的にＸ個を超えないように試験セルを送出できることを
示し、逆にｌｏｗレベルの場合、既にＸ０個の試験セル
が送出済みであることを示す。

【００８０】検出回路１０６により送出された試験セル
送出トリガを受信した際に、ピーク用試験セル送出数カ
ウンタ１０１および平均制御カウンタ１０５の出力が共
にｈｉｇｈレベルであった場合、実際に試験セルを送出
するべく試験セル組立回路１０８に送出許可信号を発出
する。他方、検出回路１０６により送出された試験セル
送出トリガを受信した際に、ピーク用試験セル送出数カ
ウンタ１０１および平均制御カウンタ１０５のどちらか
の出力がｌｏｗレベルであった場合、試験セルの送出を
禁止する。

【００８１】図３では、（ｋ）に示したように、ピーク
用試験セル送出数カウンタ１０１出力信号（ｆ）および
平均制御カウンタ１０５出力信号（ｊ）のうちいずれか
一方がｌｏｗレベルとなる場合には、ＡＮＤ回路１０７
出力信号（ｋ）には試験セルの送出を許可する信号が発
出されず、空セル２０６及び２０８に対しては、試験セ
ルの送出が禁止されている。

【００８２】 試験セル組立回路１０８ 送出する試験セルを生成する。ＡＮＤ回路１０７の出力
を受けて、試験セルの送出が許可されたときに実際に試
験セルを送出する。

【００８３】（１０） セレクタ１０９ ＡＮＤ回路１０７の出力側に接続され、試験セルの送出
が許可された場合に試験セル送出可能なセルスロットに
試験セル組立回路１０８より送出された試験セルを多重
し、伝送路１１０上に試験セルを送出する。

【００８４】以上の動作により、伝送路１１０には、
（ｌ）で示すような、３セルスロット中２個のピークレ
ート、１２セルスロット中５個の平均レートを持つ試験
セルトラヒックが発生できることがわかる。

【００８５】（第２の実施例）図４は、本発明の第２の
実施例としてのＡＴＭ試験セル送出回路を示す構成図で
ある。本実施例では、試験セル送出回路を伝送網内の伝
送装置および交換機の試験セル挿入点に配備した場合を
表している。あらゆる伝送網内の装置についても同様で
あることは明らかである。

【００８６】まず、本実施例における試験セル送出回路
の構成について説明する。ピーク用試験セル送出数カウ
ンタ１０１は、任意の初期値を与える（ロードする）こ
とができるダウンカウンタである。ピーク用セルスロッ
ト数計数カウンタ１０２は、任意の初期値をロードする
ことができるダウンカウンタであり、計数終了後ピーク
用試験セル送出数カウンタ１０１およびピーク用セルス
ロット数計数カウンタ１０２自身に初期値の再ロードを
行う。

【００８７】検出回路１０６は、伝送路１００に到着す
るセルスロットを監視し、試験セルを送出可能な空セル
を検出した際に試験セルの送出を許可するトリガを発生
する。ＡＮＤ回路１０７の入力側は、前記ピーク用試験
セル送出数カウンタ１０１と、検出回路１０６に接続さ
れ、試験セル送出条件を満足する場合に試験セルの送出
を許可する。

【００８８】試験セル組立回路１０８は、ＡＮＤ回路１
０７の出力側に接続され、試験セルを組み立て、試験セ
ルの送出を許可された場合に実際に試験セルを送出す
る。セレクタ１０９は、ＡＮＤ回路１０７の出力側に接
続され、試験セルを送出する場合に生成した試験セルを
伝送路１００の空セルに置換して伝送路１１０に送出す
る。

【００８９】前記ピーク用試験セル送出数カウンタ１０
１、ピーク用セルスロット数計数カウンタ１０２は、セ
ルスロットに同期したセルクロック１１１に同期して動
作する。特にピーク用セルスロット数計数カウンタ１０
２は、セルクロック１１１毎に１ずつ減少あるいは初期
値のロードを行うダウンカウンタである。また、ピーク
用試験セル送出数カウンタ１０１は、ＡＮＤ回路１０７
の出力側に接続され、試験セルの送出が許可される毎に
１ずつ減少あるいは初期値のロードを行うダウンカウン
タである。

【００９０】本実施例では、第１の実施例と同様に前記
ピーク用試験セル送出数カウンタ１０１の初期値をＸ
０、前記ピーク用セルスロット数計数カウンタ１０２の
初期値をＴ０−１とした場合について示す。以下に第２
の実施例の試験セル送出回路の動作を説明する。

【００９１】 セルクロック 図２の（ｂ）に示したようなセルスロットに同期したク
ロックである。 検出回路１０６ 図２の（ｃ）に示したように、空セルを検出した場合に
試験セル送出トリガを生成する。

【００９２】 ピーク用セルスロット数計数カウンタ
１０２ 伝送路１００にセルスロットが到着する数を計数する。
ピーク用セルスロット数計数カウンタ１０２には、初期
値としてＴ０−１がロードされ、セルクロック１１１を
検出する毎に１ずつ減少する。カウンタ値が０になった
場合、次のセルクロック１１１を検出した際に初期値Ｔ
０−１を再びロードする。

【００９３】同時にピーク用試験セル送出数カウンタ１
０１に対して初期値Ｘ０を再びロードさせる。第１の実
施例で具体的な動作を説明したように、ピーク用セルス
ロット数計数カウンタ１０２は、比較的短時間なセルス
ロット数Ｔ０を計数するカウンタである。

【００９４】 ピーク用試験セル送出数カウンタ１０
１ 送出できる試験セルを計数する。ピーク用試験セル送出
数カウンタ１０１には初期値としてＸ０がロードされ、
試験セルの送出が許可される毎に１ずつ減少し、カウン
タ値が０になった場合試験セルの送出禁止をＡＮＤ回路
１０７に通知する。カウンタ値によらず、ピーク用セル
スロット数計数カウンタ１０２がＴ０を計数する毎にＸ
０を再びロードされる。

【００９５】第１の実施例で具体的な動作を説明したよ
うに、ピーク用試験セル送出数カウンタ１０１は、比較
的短時間なセルスロット数Ｔ０中に送出できる試験セル
の個数Ｘ０を計数するカウンタである。

【００９６】 ＡＮＤ回路１０７ 試験セルの送出を許可するための判断回路である。ＡＮ
Ｄ回路１０７の入力側は、検出回路１０６、ピーク用試
験セル送出数カウンタ１０１に接続される。このとき、
ピーク用試験セル送出数カウンタ１０１の出力がｈｉｇ
ｈレベルの場合、Ｘ０個を超えないように試験セルを送
出できることを示し、逆にｌｏｗレベルの場合、既にＸ
０個の試験セルが送出済みであることを示す。

【００９７】検出回路１０６により送出された試験セル
送出トリガを受信した際に、ピーク用試験セル送出数カ
ウンタ１０１の出力がｈｉｇｈレベルであった場合、実
際に試験セルを送出するべく試験セル組立回路１０８に
送出許可信号を発出する。他方、検出回路１０６により
送出された試験セル送出トリガを受信した際に、ピーク
用試験セル送出数カウンタ１０１の出力がｌｏｗレベル
であった場合、試験セルの送出を禁止する。

【００９８】 試験セル組立回路１０８ 送出する試験セルを生成する。ＡＮＤ回路１０７の出力
を受けて、試験セルの送出が許可されたときに実際に試
験セルを送出する。

【００９９】 セレクタ１０９ ＡＮＤ回路１０７の出力側に接続され、試験セルの送出
が許可された場合に試験セル送出可能なセルスロットに
試験セル組立回路１０８より送出された試験セルを多重
し、伝送路１１０上に試験セルを送出する。

【０１００】以上の動作により、伝送路１１０にはＴ０
セルスロット中Ｘ０個のピークレートを持つ試験セルト
ラヒックが発生できることがわかる。

【０１０１】

【発明の効果】以上説明したように、本発明のＡＴＭ試
験セル送出回路によれば、ＡＴＭ試験方式に関し、試験
対象であるバーチャルパスおよびバーチャルチャネルの
ユーザトラヒックを正確に模擬した試験セルトラヒック
を生成、送出できるという利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例としての試験セル送出回
路を示す構成図である。

【図２】図１に示す第１の実施例の試験セル送出回路の
具体的な動作を説明するためのタイミング図の一部を示
すチャートである。

【図３】図１に示す第１の実施例の試験セル送出回路の
具体的な動作を説明するためのタイミング図の残りの一
部を示すチャートである。

【図４】本発明の第２の実施例としてのＡＴＭ試験セル
送出回路を示す構成図である。

【図５】複数のＴセルスロットに渡る試験を行った場合
における平均制御カウンタの動作を説明するためのタイ
ミング図である。

【図６】ＡＴＭ試験方法の従来例を示す説明図である。

【図７】セルトラヒックパラメータの規定法を示す説明
図である。

【符号の説明】

１００…伝送路、１０１…ピーク用試験セル送出数カウ
ンタ、１０２…ピーク用セルスロット数カウンタ、１０
３…平均用試験セル送出数カウンタ、１０４…平均用セ
ルスロット数カウンタ、１０５…平均制御カウンタ、１
０６…検出回路、１０７…ＡＮＤ回路、１０８…試験セ
ル組立回路、１０９…セレクタ、１１０…伝送路、２０
１…始点、２０２〜２０８…空セル、２１１，２１２…
セルクロック、２２１〜２２３…ロード処理、２３１，
２３３，２３５，２３６，２３８…ダウンカウント信
号、２３２，２３４，２３７…ロード処理、２４１…ロ
ード処理、２５１〜２５５…ダウンカウント信号、２５
６…ロード処理、２６１…ロード処理、２６２…デクリ
メント信号、２６３…インクリメント信号、３０１，３
０７，３１１，３１３…ダウンカウント信号、３０２，
３０８，３１２，３１４…デクリメント信号、３０３，
３０５，３０９，３１５…ロード処理、３０４，３０
６，３１０，３１６…インクリメント信号、３１７，３
１９…ｌｏｗレベル、３１８…ｈｉｇｈレベル、１０…
試験セル挿入点、１１…試験セル検出・測定点、１２…
装置間試験、１３…複数装置間試験、２１…セルスロッ
ト数Ｔ０、２２…ユーザセル数Ｘ０、２３…セルスロッ
ト数Ｔ、２４…ユーザセル数Ｘ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 8020−5Ｋ Ｈ０４Ｌ 13/00 ３１５ Ｚ 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｒ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 試験用に定義された試験セルを非同期転
   送（ＡＴＭ）モードで伝送路に送信し、その試験セルを
   受信又はモニタすることによりバーチャルパスおよびバ
   ーチャルチャネルの試験を行うＡＴＭ試験方式にけるＡ
   ＴＭ試験セル送出回路おいて、 比較的短時間のセルスロット数を計数するピーク用セル
   スロット数計数手段と、該ピーク用セルスロット数計数
   手段により計数されるセルスロット中に送出できる試験
   セル数を計数するピーク用試験セル送出数計数手段と、 比較的長時間のセルスロット数を計数する平均用セルス
   ロット数計数手段と、該平均用セルスロット数計数手段
   により計数されるセルスロット中に送出すべき試験セル
   数を計数する平均用試験セル送出数計数手段と、 前記平均用セルスロット数計数手段と前記平均用試験セ
   ル送出数計数手段のそれぞれの計数状況を監視し、試験
   セルの平均的な送出個数を管理する平均制御手段と、 試験セルを送出可能なセルスロットを検出した際に、前
   記ピーク用試験セル送出数計数手段による計数値の限度
   を超えない限り、かつ前記平均制御手段により管理され
   る平均的な送出個数の範囲を超えない限り、試験セルの
   送出トリガを与えるセル送出許可手段と、 前記送出トリガを受けて試験セルを組み立てるセル組立
   手段と、該セル組立手段により生成された試験セルを、
   前記送出トリガを受けるとき、伝送路へ送出する選択手
   段と、を具備して成ることを特徴とするＡＴＭ試験セル
   送出回路。
2. 【請求項２】 請求項１に記載のＡＴＭ試験セル送出回
   路おいて、前記ピーク用セルスロット数計数手段と、前
   記ピーク用試験セル送出数計数手段と、前記平均用セル
   スロット数計数手段と、前記平均用試験セル送出数計数
   手段とが、計数すべきセルスロット数と試験セル送出数
   の値を外部から与えられることにより、任意の試験セル
   トラヒックが設定できるようにしたことを特徴とするＡ
   ＴＭ試験セル送出回路。
3. 【請求項３】 請求項１または２に記載のＡＴＭ試験セ
   ル送出回路において、前記ピーク用セルスロット数計数
   手段と、前記ピーク用試験セル送出数計数手段と、前記
   平均用セルスロット数計数手段と、前記平均用試験セル
   送出数計数手段とが、セルスロット数と試験セル送出数
   の値を一度計数した後に、該セルスロット数と試験セル
   送出数の値を再び与えられることにより、設定した試験
   セルトラヒックを繰り返し送出可能にしたことを特徴と
   するＡＴＭ試験セル送出回路。
4. 【請求項４】 試験用に定義された試験セルを非同期転
   送（ＡＴＭ）モードで伝送路に送信し、その試験セルを
   受信又はモニタすることによりバーチャルパスおよびバ
   ーチャルチャネルの試験を行うＡＴＭ試験方式にけるＡ
   ＴＭ試験セル送出回路おいて、 セルスロット数を計数するピーク用セルスロット数計数
   手段と、該ピーク用セルスロット数計数手段により計数
   されるセルスロット中に送出できる試験セル数を計数す
   るピーク用試験セル送出数計数手段と、 試験セルを送出可能なセルスロットを検出した際に、前
   記ピーク用試験セル送出数計数手段による計数値の限度
   を超えない限り、試験セルの送出トリガを与えるセル送
   出許可手段と、 前記送出トリガを受けて試験セルを組み立てるセル組立
   手段と、該セル組立手段により生成された試験セルを、
   前記送出トリガを受けるとき、伝送路へ送出する選択手
   段と、を具備して成ることを特徴とするＡＴＭ試験セル
   送出回路。
5. 【請求項５】 請求項４に記載のＡＴＭ試験セル送出回
   路おいて、前記ピーク用セルスロット数計数手段と、前
   記ピーク用試験セル送出数計数手段が、計数すべきセル
   スロット数と試験セル送出数の値を外部から与えられる
   ことにより、任意の試験セルトラヒックが設定できるよ
   うにしたことを特徴とするＡＴＭ試験セル送出回路。
6. 【請求項６】 請求項４または５に記載のＡＴＭ試験セ
   ル送出回路において、前記ピーク用セルスロット数計数
   手段と、前記ピーク用試験セル送出数計数手段が、セル
   スロット数と試験セル送出数の値を一度計数した後に、
   該セルスロット数と該試験セル送出数の値を再び与えら
   れることにより、設定した試験セルトラヒックを繰り返
   し送出可能にしたことを特徴とするＡＴＭ試験セル送出
   回路。