JPH0669804A - Ｄ／ａ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 高価なＤ／Ａ変換回路を使用することなく、
その情報量を多くして高い信頼性の制御を行なうことが
可能で、かつ、構成回路部品点数を多くすることのない
Ｄ／Ａ変換装置を提供すること。 【構成】 デューティ比制御回路４は、出力切替回路３
による判定が現在アイドリング制御中のとき、スロット
ル開度演算回路２からのディジタル値出力の所定の上位
Ｍビットと、前記上位Ｍビットのディジタル値に＋１加
算したディジタル値とを、下位Ｌビットで表現されるデ
ューティ比で切替えて出力する。また、現在アイドリン
グ制御中でないとき、前記スロットル開度演算回路２か
らのディジタル値出力の所定の上位Ｍビットを連続出力
し、それをＤ／Ａ変換回路５に入力してＤ／Ａ変換し、
そのアナログ出力をローパスフィルタ６で平均化するも
のである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル値をアナ
ログ値に変換するＤ／Ａ変換装置に関し、Ｄ／Ａ変換回
路のビット数より多いビット数のディジタルデータをＤ
／Ａ変換する装置に関するものである。

【０００２】

【従来の技術】例えば、特開昭６１−８４３７号公報に
示された車輌のエンジン制御用電子装置のように、アク
セルセンサの出力値に対応したスロットル開度となるよ
うに、マイクロコンピュータが直流モータ駆動回路へ指
令値を出力するものでは、この指令値の出力範囲が０度
から９０度（スロットルの全閉〜全開）、その分解能は
アイドリング制御時には０．０２度を要求されるため、
高分解能、例えば、１２ビット（ｂｉｔ）以上のＤ／Ａ
変換回路を必要とする。ところが、高分解能のＤ／Ａ変
換回路は高価であり、結果として、車輌のエンジン制御
用電子装置に対する価格を持ち上げることになる。

【０００３】この種の車輌のエンジン制御用電子装置の
問題に着目し、アナログ値で得られたアクセルセンサの
出力をＡ／Ｄ変換して所定のディジタル処理を行ない、
再びアナログ値とすべくＤ／Ａ変換を行なうＤ／Ａ変換
装置の従来例として、米国特許第４，６３８，２２８号
明細書及び特開昭６１−６６８３１号公報を挙げること
ができる。

【０００４】まず、前記米国特許明細書の技術は、Ｄ／
Ａ変換回路により閉制御ループに供給されるディジタル
値、例えば、８ビットの分解能を上げることを目的と
し、最下位のビットを制御済のパルス持続時間とパルス
間隔時間との比により截断するものである。このときＤ
／Ａ変換回路の出力は、ローパスフィルタまたはコント
ローラの低域伝送特性またはアナログ信号を指令信号と
して使用する全制御ループの追随特性により平均化また
は積分される。なお、この際のパルス幅変調の反復周波
数は、ローパスフィルタまたは制御ループのフィルタ特
性によって決定される。

【０００５】このＤ／Ａ変換装置は、最下位のビットを
制御済の衝撃係数により截断して、その截断効果によ
り、Ｄ／Ａ変換回路の出力をアナログ値へと変換するこ
とにより、例えば、８ビットを使用する内燃機関の吸込
管において、スロットルのような燃料供給制御部材を８
ビット以上の情報として正確に制御することができる。

【０００６】また、特開昭６１−６６８３１号公報の技
術は、下位部分のディジタル値をＤ／Ａ変換してアナロ
グ値とし、そのアナログ値をパルス幅変調し、そのパル
ス幅変調した値を上位部分のデューティ比出力値に加算
するものである。

【０００７】

【発明が解決しようとする課題】上記米国特許第４，６
３８，２２８号明細書に記載の技術は、ディジタル値の
分解能を上げるために、最下位のビットを制御済のパル
ス持続時間とパルス間隔時間との比により截断制御する
ものである。したがって、Ｄ／Ａ変換回路の出力は、制
御済みのアナログ値が所定のタイミングで截断され、そ
の振幅変化が大きくなり、その出力に高周波が重畳され
ることになる。このため、ローパスフィルタを通して平
均化または積分しても、その応答性を良くした場合に
は、急峻な変化を平滑化することが困難である。

【０００８】また、特開昭６１−６６８３１号公報に掲
載の技術は、回路構成が複雑となり、しかも、下位部分
のディジタル値をパルス幅変調するものであるから、高
速開閉制御が必要となり、装置全体の回路構成が高価に
なる。

【０００９】そこで、本発明は、高価なＤ／Ａ変換回路
を使用することなく、その情報量を多くして高い信頼性
の制御を行なうことが可能であり、構成回路部品点数を
多くすることのないＤ／Ａ変換装置の提供を課題とする
ものである。

【００１０】

【課題を解決するための手段】本発明のＤ／Ａ変換装置
においては、Ｎビットのディジタル値を設定するディジ
タル値設定手段と、ディジタル値の所定の上位Ｍビット
のディジタル値と上位Ｍビットのディジタル値の最下位
ビットが異なるディジタル値とを、下位Ｌビット（但
し、Ｎ＝Ｍ＋Ｌ）で表現されるデューティ比で切替えて
出力するデューティ信号出力手段と、そのデューティ信
号出力手段の出力をＤ／Ａ変換するＤ／Ａ変換回路と、
更に、そのＤ／Ａ変換回路の出力を平均化するローパス
フィルタとを具備するものである。

【００１１】

【作用】本発明においては、Ｎビットのディジタル値が
設定される。そして、デューティ信号出力手段によっ
て、ディジタル値の所定の上位Ｍビットのディジタル値
と上位Ｍビットのディジタル値の最下位ビットが異なる
ディジタル値とを、下位Ｌビット（但し、Ｎ＝Ｍ＋Ｌ）
で表現されるデューティ比で切替えて出力する。このデ
ューティ信号出力手段の出力はＤ／Ａ変換回路に入力さ
れてアナログ出力とされ、更に、その出力をローパスフ
ィルタを通してＤ／Ａ変換回路の出力を平均化する。こ
れによって、アナログ出力としては、上位ＭビットのＤ
／Ａ変換回路の出力に対して、このＭビットの最下位ビ
ットの値を１／２^L 倍した出力が加算され、Ｎビットの
ディジタル値に対応したアナログ出力となる。

【００１２】

【実施例】以下、本発明の実施例のＤ／Ａ変換装置を車
輌のエンジン制御用電子装置に使用した事例について説
明する。

【００１３】図１は本発明の一実施例におけるＤ／Ａ変
換装置の全体機能構成図である。

【００１４】図において、アクセルペタル１１には、図
示しないポテンショメータ等からなるアクセルセンサが
配設されており、アクセルセンサからはアナログ値が出
力される。前記アクセルペタル１１の踏込みによって決
定されるアクセルセンサからは、踏込みに応じたアナロ
グ値が出力され、そのアナログ値はＡ／Ｄ変換回路１に
入力される。本実施例に使用するＡ／Ｄ変換回路１で
は、１０ビットのディジタル値出力となっている。Ａ／
Ｄ変換回路１からの１０ビットのディジタル値出力は、
スロットル開度演算回路２に入力され、そこで、アクセ
ルセンサ、エンジン回転数、車速の各ディジタル値を基
に、Ｎビットのディジタル値からなるスロットル２０の
目標開度を設定する。因みに、本実施例では、１２ビッ
トのディジタル値でスロットル目標開度を設定する。

【００１５】序で、本実施例のＮビットのディジタル値
を設定するディジタル値設定手段としてのスロットル開
度演算回路２の出力は、出力切替回路３に入力する。出
力切替回路３ではエンジン回転数及び必要に応じて車速
を入力し、それらの入力をみて、現在アイドリング制御
中であるか否かを、車速がゼロのときにエンジン回転数
が所定の回転数より低いか否かで判定するものである。

【００１６】出力切替回路３で、現在アイドリング制御
中でないと判定されたとき、本実施例のデューティ信号
出力手段としてのデューティ比制御回路４を介すること
なく、１２ビットのディジタル値からなるスロットル２
０の目標開度設定されたディジタル値の上位１０ビット
をＤ／Ａ変換回路５の入力とする。

【００１７】出力切替回路３で現在アイドリング制御中
であると判定したとき、デューティ比制御回路４はデュ
ーティ比制御回路４からのディジタル値出力を繰返し発
生させる出力周期Ｔ（図３参照）で、Ｄ／Ａ変換回路５
に入力するタイミングを１／２^L またはその整数分の１
に分割した時間だけデューティ比制御に入る。即ち、出
力周期Ｔのタイミングを１／２^L 分割した場合、下位２
ビットのディジタル値の、“０，０”、“０，１”、
“１，０”、“１，１”に対応して、“０，０”のと
き、１／２^L 時間上位１０ビットの出力を直接Ｄ／Ａ変
換回路５の入力とする。また、下位２ビットのディジタ
ル値が“０，１”のとき、上位１０ビットの出力を３／
２^L 時間とし、上位１０ビットのディジタル値＋１の出
力を１／２^L時間とし、Ｄ／Ａ変換回路５の入力とす
る。

【００１８】そして、下位２ビットのディジタル値が
“１，０”のとき上位１０ビットの出力を２／２^L 時間
とし、上位１０ビットのディジタル値＋１の出力を２／
２^L 時間とし、Ｄ／Ａ変換回路５の入力とする。更に、
下位２ビットのディジタル値が“１，１”のとき上位１
０ビットの出力を１／２^L 時間とし、上位１０ビットの
ディジタル値＋１の出力を３／２^L 時間とし、Ｄ／Ａ変
換回路５の入力とする。

【００１９】このように、デューティ比制御回路４は、
Ｄ／Ａ変換回路５に入力するタイミングを２^L に分割し
て、１／２^L 時間毎のデューティ比制御に入ることによ
り、１／２^L の整数倍の時間だけ時間変調した情報の加
算とし、それをＤ／Ａ変換回路５の入力とする。

【００２０】前記Ｄ／Ａ変換回路５の出力は、その出力
を平滑化するために、デューティ比制御回路４からのデ
ィジタル値出力を繰返し発生させる出力周期Ｔの周波数
よりも十分に低い遮断周波数を有するローパスフィルタ
（ＬＰＦ）６に入力され、そこで平滑化されたアナログ
信号は差動増幅回路７に入力される。差動増幅回路７に
は、スロットル２０の開度がスロットルセンサ２２によ
って検出され、それが入力されているからその差が出力
となって、比較回路８に入力される。比較回路８では三
角波発生回路１０の出力との比較によって、差動増幅回
路７の出力がパルス幅変調された出力となる。パルス幅
変調された出力は直流モータ駆動回路９を介して直流モ
ータ２１を駆動し、スロットル２０の開度を所定の開度
とする。

【００２１】したがって、差動増幅回路７に入力される
Ｄ／Ａ変換回路５の出力によって、スロットル２０の開
度が設定される。

【００２２】なお、スロットル開度演算回路２及び出力
切替回路３、デューティ比制御回路４は、マイクロコン
ピュータＣＰＵとして使用することもできる。また、Ａ
／Ｄ変換回路１及びＤ／Ａ変換回路５をマイクロコンピ
ュータＣＰＵに内蔵させることもできる。

【００２３】更に、本実施例におけるＤ／Ａ変換装置の
動作を詳述する。

【００２４】図２は本発明の一実施例におけるＤ／Ａ変
換装置の動作の説明図である。図３及び図４は本発明の
一実施例におけるＤ／Ａ変換装置のスロットル開度演算
回路２及び出力切替回路３、デューティ比制御回路４を
マイクロコンピュータＣＰＵで構成し、それをプログラ
ム制御する場合のフローチャートである。

【００２５】本実施例は、スロットル開度演算回路２及
び出力切替回路３、デューティ比制御回路４は、マイク
ロコンピュータＣＰＵとして機能させている。

【００２６】このプログラムは、図示しない車輌のエン
ジン制御用電子装置のメインプログラムとしての初期化
が行なわれた後、このルーチンの処理に入る。

【００２７】最初に、１，２，３，４，・・・と計数す
るバイナリーカウンタからなるカウンタPhase に１を設
定する。カウンタPhase の１はデューティ比制御回路４
からＤ／Ａ変換回路５に出力する出力周期Ｔを１／２^L
分割した最初の１／２^L 時間を示すものである。アクセ
ルセンサの出力をＡ／Ｄ変換回路１を介して入力し、そ
して、アクセルセンサ及びエンジン回転数、車速を入力
し、それらを基にスロットル目標開度を演算する。因
に、本実施例のスロットル目標開度は、図２に示すよう
に、１２ビットのディジタル値Ｄ0 で出力される（ステ
ップＳ１〜ステップＳ３）。

【００２８】ここで、スロットル目標開度の１２ビット
のディジタル値Ｄ0 の上位Ｍビットを格納するメモリＤ
1 に対して、図２に示すように、スロットル目標開度の
ディジタル値Ｄ0 の上位１０ビットを格納し、また、メ
モリＤ2 に対しては、スロットル目標開度のディジタル
値Ｄ0 の上位１０ビットのディジタル値に＋１を加算し
たディジタル値を格納する。そして、メモリＥに対して
は、スロットル目標開度のディジタル値Ｄ0 の下位Ｌビ
ット（下位２ビット）を格納する（ステップＳ４）。

【００２９】次に、アイドリング制御中（ＩＳＣ制御
中）であるか判定し、アイドリング制御中でないとき、
スロットル目標開度のディジタル値Ｄ0 の下位２ビット
を格納したメモリＥの内容をみて、メモリＥが２未満の
とき、スロットル目標開度のディジタル値Ｄ0 の上位１
０ビットを格納したメモリＤ1 の値を出力し、メモリＥ
が２以上のとき、スロットル目標開度のディジタル値Ｄ
0 の上位１０ビットのディジタル値に＋１を加算したメ
モリＤ2 の値を、Ｄ／Ａ変換回路５に出力する（ステッ
プＳ６〜ステップＳ８）。即ち、ステップＳ６〜ステッ
プＳ８のルーチンは、スロットル目標開度のディジタル
値Ｄ0 の上位１０ビットに対して、下位２ビットの値を
四捨五入するものである。

【００３０】また、アイドリング制御中であると判定し
たとき、まず、スロットル目標開度のディジタル値Ｄ0
の上位１０ビットを格納したメモリＤ1 の値を出力し、
最初にカウンタPhase に＋１をインクリメントし、その
状態でＴ／４（Ｔ／２^L ）時間の経過を待って、現在の
カウンタPhase に格納されている値がカウンタＰｈａｓ
ｅに＋１をインクリメントした結果が１に戻っているか
判定し、カウンタＰｈａｓｅ に格納されている値が１
のとき、ステップＳ２からのルーチンに戻る（ステップ
Ｓ５、ステップＳ９〜ステップＳ１２）。ここで、Ｔ／
４時間の経過は、デューティ比制御回路４からＤ／Ａ変
換回路５に出力するタイミングを１／２^L 分割し、それ
を時間で表現したものである。本実施例のデューティ比
の周期は、デューティ比制御回路４からのディジタル値
出力を繰返し発生させる出力周期Ｔの１／２^L 倍したも
の、またはその整数分の１倍したものである。

【００３１】ステップＳ１２で現在のカウンタPhase に
格納されている値が１に戻っていないとき、ステップＳ
１３〜ステップＳ１５でそれを判定し、かつ、ステップ
Ｓ１７〜ステップＳ１９でメモリＥの値を判定し、メモ
リＥの値の大きさによってステップＳ１６またはステッ
プＳ２０でメモリＤ1 とメモリＤ2 を出力する。そし
て、カウンタPhase に＋１をインクリメントし、現在の
カウンタPhase に格納されている値が、カウンタPhase
に＋１をインクリメントした結果が４を越えているか判
定して、カウンタPhase に格納されている値が４を越え
ているときはカウンタPhase に１をセットして、カウン
タPhase に格納されている値が４以下のときは、直に、
ステップＳ１１のルーチンに戻る（ステップＳ２１〜ス
テップＳ２３、ステップＳ１１）。即ち、ステップＳ１
１〜ステップＳ２３のルーチンでは、図２に示すよう
な、メモリＥの値の大きさによってメモリＤ1 の値を出
力する時間ｔ1 とメモリＤ2 の値を出力する時間ｔ2
（但し、Ｔ＝ｔ1 ＋ｔ2 ）を出力するデューティ比（１
００×ｔ2 ／Ｔ）を決定する。

【００３２】このように、本実施例のＤ／Ａ変換装置
は、アクセルセンサのアナログ出力をディジタル値出力
に変換するＡ／Ｄ変換回路１と、前記アクセルセンサ、
エンジン回転数、車速の各ディジタル値を基にスロット
ル２０の目標開度をＮビットのディジタル値出力として
設定するマイクロコンピュータＣＰＵ（ステップＳ３）
で構成されるスロットル開度演算回路２からなるディジ
タル値設定手段と、前記エンジン回転数を基に現在アイ
ドリング制御中か否かを判定するマイクロコンピュータ
ＣＰＵ（ステップＳ５）で構成される出力切替回路３
と、前記出力切替回路３による判定が現在アイドリング
制御中のとき、スロットル開度演算回路２からのディジ
タル値出力の所定の上位Ｍビットと、前記上位Ｍビット
のディジタル値に＋１加算したディジタル値とを、下位
Ｌビット（但し、Ｎ＝Ｍ＋Ｌ）で表現されるデューティ
比出力とし（ステップＳ９〜ステップＳ２３）、また、
現在アイドリング制御中でないとき、前記スロットル開
度演算回路２からのディジタル値出力の所定の上位Ｍビ
ットを連続出力するマイクロコンピュータＣＰＵ（ステ
ップＳ６〜ステップＳ８）で構成されるデューティ比制
御回路４からなるデューティ信号出力手段と、前記デュ
ーティ比制御回路４からのディジタル値出力をＤ／Ａ変
換するＤ／Ａ変換回路５と、前記Ｄ／Ａ変換回路５のア
ナログ出力を平均化するローパスフィルタ６とを具備す
るものである。

【００３３】したがって、本実施例においては、スロッ
トル開度演算回路２及び出力切替回路３、デューティ比
制御回路４を構成するマイクロコンピュータＣＰＵのデ
ィジタル処理する処理回路のビット数がＤ／Ａ変換回路
５のビット数を越えていても、そのソフトウエアによっ
て、Ｄ／Ａ変換回路５の分解能以上の高分解能を付与す
ることができる。

【００３４】そして、本実施例においては、スロットル
開度演算回路２からのディジタル値出力の所定の上位Ｍ
ビットと、前記上位Ｍビットのディジタル値に＋１加算
したディジタル値とを、下位Ｌビットで表現されるデュ
ーティ比出力とするものであるから、上位Ｍビットのデ
ィジタル値をＤ／Ａ変換したものを截断するのと違い、
デューティ比制御による出力の変動は上位Ｍビットのう
ちの最下位のディジタル値の変動にすぎない。故に、ア
イドリング制御中でない場合の出力変動が発生するのに
すぎないから、これによって高周波が重畳されることが
ない。また、応答性を高くしても、ローパスフィルタを
通過させることによって平均化できないということがな
い。

【００３５】また、デューティ比制御回路４からのディ
ジタル値出力を繰返し発生させる周期Ｔの１／２^L 倍ま
たはその整数分の１倍した間のデューティ比で制御でき
るから、回路素子のスイッチング速度を高速化する必要
がない。故に、全体の回路構成が廉価となる。

【００３６】特に、本実施例のＤ／Ａ変換装置を車輌の
エンジン制御用電子装置に使用すれば、エンジン回転の
反応が指令値入力に対して数１０ｍｓ程度遅れるから、
ローパスフィルタ６を省略し、Ｄ／Ａ変換回路５の出力
を直接使用することもできる。勿論、ローパスフィルタ
６を用いればより品質を良くすることができる。

【００３７】また、本実施例のＤ／Ａ変換装置を車輌の
エンジン制御用電子装置に使用したとき、アイドリング
制御中の低回転のときのみ、Ｄ／Ａ変換回路５の能力以
上の高分解能を持たせるものであり、高速回転のときに
はそれを行なわないので、エンジン回転数の増加に従っ
て処理頻度が増加する燃料噴射制御或いは点火時期制御
と同一マイクロコンピュータで処理させても、そのため
にマイクロコンピュータの処理能力を上げることがな
い。

【００３８】ところで、本実施例においては、アクセル
センサ、エンジン回転数、車速の各ディジタル値を基に
スロットル目標開度をＮビットのディジタル値出力とし
て設定するスロットル開度演算回路２と、現在アイドリ
ング制御中でないとき、１２ビットのディジタル値から
なるスロットル２０の目標開度設定されたディジタル値
の上位１０ビットをＤ／Ａ変換回路５側の出力とし、現
在アイドリング制御中のとき、更に、下位２ビットのデ
ィジタル値をデューティ比制御によって加算した出力と
する出力切替回路３、及びＤ／Ａ変換回路５に入力する
タイミングの周期Ｔを２^L またはその整数倍に分割し
て、上位１０ビットのディジタル値と上位１０ビットの
ディジタル値＋１の出力を用いて、１／２^L またはその
整数倍分の１時間毎のデューティ比制御に入ることによ
り、１／２^L の整数倍の時間だけ時間変調した情報を加
算し、それをＤ／Ａ変換回路５側への出力とするデュー
ティ比制御回路４をマイクロコンピュータＣＰＵで置換
えたものであるが、本発明を実施する場合には、スロッ
トル開度演算回路２の機能と、出力切替回路３及びデュ
ーティ比制御回路４の機能を有しておればよく、必ずし
も独立回路構成を意味するものではない。

【００３９】殊に、出力切替回路３は、現在アイドリン
グ制御中であるか否かを判定し、１２ビットのディジタ
ル値からなるスロットル２０の目標開度設定されたディ
ジタル値の上位１０ビットをＤ／Ａ変換回路５側の出力
としたり、現在アイドリング制御中のとき、更に、下位
２ビットのディジタル値をデューティ比制御によって加
算した出力とする切替えを行なうものである。しかし、
現在アイドリング制御中であるか否かを判定できれば、
アイドリング制御中でない場合には、デューティ比を０
％として出力することもできる。即ち、図３のステップ
Ｓ５の判定でアイドリング制御中でないと判定されたと
き、メモリＥの値を“０，０”とし、ステップＳ９から
のルーチンに導けばよい。したがって、本発明を実施す
る場合の出力切替回路３は、現在アイドリング制御中で
あるか否かを判定できればよいことになる。この種の実
施態様の場合には、ソフトウエア的な判定のみで処理で
き、スイッチング回路を設けることなく、その出力の切
替が可能となる。

【００４０】また、本実施例においては、デューティ比
制御回路４において、出力切替回路３により現在アイド
リング制御中でないと判定されたとき、スロットル開度
演算回路２からのディジタル値の所定の上位Ｍビットの
連続出力は、下位Ｌビットのディジタル値を四捨五入
し、上位１０ビットをＤ／Ａ変換回路５側のディジタル
値出力を決定しているが、本発明を実施する場合には、
ステップＳ６及びステップＳ８を省略し、下位Ｌビット
のディジタル値の四捨五入を行なわないようにすること
もできる。しかし、本実施例のように、下位Ｌビットの
ディジタル値の四捨五入を行なうものでは、アイドリン
グ制御中でない場合、即ち、通常走行中のの情報の品質
を良くすることができる。

【００４１】また、上記実施例では、上位Ｍビットに単
位データ１を加算したディジタル値を出力するように構
成したが、上位Ｍビットから単位データ１を減算し、１
０ビットのディジタル値−１の出力をデューティ出力し
てもよい。なお、この場合、下位Ｌビットの値が大きく
なるほどｎ／２^L の係数ｎが小さくなるようデューティ
出力を行なう。

【００４２】

【発明の効果】以上説明したように、本発明のＤ／Ａ変
換装置は、ＭビットのＤ／Ａ変換回路を使用して、Ｎビ
ットのディジタル値に対応したアナログ出力を得ること
ができ、高価なＤ／Ａ変換回路を使用することなく、そ
の情報量を多くして高い信頼性の制御を行なうことが可
能となる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例におけるＤ／Ａ変換装
置の全体機能構成図である。

【図２】図２は本発明の一実施例におけるＤ／Ａ変換装
置の動作の説明図である。

【図３】図３は本発明の一実施例におけるＤ／Ａ変換装
置を構成するマイクロコンピュータの制御プログラムの
一部分のフローチャートである。

【図４】図４は本発明の一実施例におけるＤ／Ａ変換装
置を構成するマイクロコンピュータの制御プログラムの
他の部分のフローチャートである。

【符号の説明】

１ Ａ／Ｄ変換回路 ２ スロットル開度演算回路 ３ 出力切替回路 ４ デューティ比制御回路 ５ Ｄ／Ａ変換回路 ６ ローパスフィルタ ＣＰＵ マイクロコンピュータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 Ｎビットのディジタル値を設定するディ
   ジタル値設定手段と、 前記ディジタル値設定手段により設定されたディジタル
   値の所定の上位Ｍビットと、前記上位Ｍビットのディジ
   タル値の最下位ビットが異なるディジタル値とを下位Ｌ
   ビット（但し、Ｎ＝Ｍ＋Ｌ）で表現されるデューティ比
   で切替えて出力するデューティ信号出力手段と、 前記デューティ信号出力手段からのディジタル値出力を
   Ｄ／Ａ変換するＤ／Ａ変換回路と、 前記Ｄ／Ａ変換回路のアナログ出力を平均化するローパ
   スフィルタとを具備することを特徴とするＤ／Ａ変換装
   置。