JPH0669344A - アンティフューズを高い歩留まり率でプログラミングする方法 - Google Patents

アンティフューズを高い歩留まり率でプログラミングする方法

Info

Publication number
JPH0669344A
JPH0669344A JP5163909A JP16390993A JPH0669344A JP H0669344 A JPH0669344 A JP H0669344A JP 5163909 A JP5163909 A JP 5163909A JP 16390993 A JP16390993 A JP 16390993A JP H0669344 A JPH0669344 A JP H0669344A
Authority
JP
Japan
Prior art keywords
antifuse
programming
voltage
programmed
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5163909A
Other languages
English (en)
Inventor
Gregory W Bakker
グレゴリイ・ダブリユ・バツカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Publication of JPH0669344A publication Critical patent/JPH0669344A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 歩留まり率の高いアンティフューズのプログ
ラミング方法を提供する。 【構成】 本発明の方法は、（１）選択された技術のタ
イプのアンティフューズがプログラムされることが分か
っている最大電圧より小さい電圧で予め選択された数の
プログラミングパルスをアンティフューズに加える段階
と、（２）アンティフューズがプログラムされたどうか
を見るためにテストする段階と、（３）アンティフュー
ズがプログラムされていなかった場合に、予め選択され
たインクリメントによってプログラミング電圧を増大さ
せ、前記予め選択された数のプログラミングパルスをア
ンティフューズに加える段階と、（４）アンティフュー
ズがプログラムされるまで、段階（２）および（３）を
繰り返す段階とを含んでいる。アンティフューズは選択
された数の試みの後でもプログラムが作成されていなか
った場合に欠陥を有するものと識別される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ユーザによりプログラ
ム可能なアンティフューズ装置に関する。さらに特定的
には、本発明は該アンティフューズ装置をプログラミン
グする方法に関する。
【０００２】
【従来の技術】全てのアンティフューズプロセスは電圧
範囲にわたって分布するプログラム電圧（例えば８〜１
３ボルト）でアンティフューズを製造する。典型的なプ
ログラムアルゴリズムは所望のアンティフューズを確実
にプログラムするように、予想最大プログラム電圧より
大きい（例えば、Ｖpp＝１３．５ボルト）プログラム電
圧（Ｖpp）を使用する。
【０００３】この典型的な従来のアンティフューズプロ
グラム方式を使用すると、アンティフューズプログラム
の歩留まり率に好ましくないインパクトを与える可能性
が高い。その理由は、プログラムされないまま残される
ように意図されたアンティフューズに過大応力が加わ
り、それによってアンティフューズが弱くなったり、ま
たは間違ってプログラムされたりするからである。
【０００４】
【発明が解決しようとする課題】本発明の目的は、意図
されたもの以外の全てのアンティフューズを間違ってプ
ログラミングする可能性を減少させることである。
【０００５】本発明のもう一つの目的は、プログラム回
路上の漏れ負荷を減少させ、プログラミング中に浮いて
いる回路ノードの電圧ドリフトが小さく且つ変動がゆっ
くりするように、プログラミングサイクルの間にプログ
ラムされていないフューズからの電流の漏れを減少させ
ることである。
【０００６】本発明のさらにもう一つの目的は、本発明
を使用せずに可能であるものより広いプログラミング電
圧および漏れ特性を有するアンティフューズエレメント
の使用を可能にすることである。
【０００７】本発明のもう一つの目的は、プログラミン
グ期間中にプログラムされないアンティフューズ上に加
えられる応力を減少させることである。
【０００８】
【課題を解決するための手段】本発明の第１の態様によ
れば、選択された技術タイプのアンティフューズをプロ
グラミングする方法は、（１）選択された技術タイプの
アンティフューズがプログラムされることが分かってい
る最大電圧より小さいマグニチュードを有する予め選択
された電圧で予め選択された数のプログラミングパルス
をアンティフューズに加える段階と、（２）アンティフ
ューズがプログラムされたどうかをテストする段階と、
（３）アンティフューズがプログラムされていなかった
場合に、予め選択されたインクリメントによってプログ
ラミング電圧を増大させ、前記予め選択された数のプロ
グラミングパルスをアンティフューズに加える段階と、
（４）アンティフューズがプログラムされるまで段階
（２）および（３）を繰り返す段階とを含んでいる。
【０００９】本発明のもう一つの態様によれば、プログ
ラムされるべきアンティフューズは所定数の試みの後で
もまだプログラムされていなかった場合には欠陥がある
ものと認識される。
【００１０】
【実施例】当業者には、本発明についての下記記載が例
としてのみ示されており非限定的であることがわかるで
あろう。本発明の他の実施態様は、当業者には自ずと容
易に示唆されるであろう。本発明は、アモルファスシリ
コンアンティフューズ層を使用する金属アンティフュー
ズと、ＯＮＯ誘電体サンドイッチアンティフューズ層を
使用するアンティフューズとに適用される例示的な実施
例として開示されているが、当業者は、本発明の原理が
他の技術を使用して製造されたアンティフューズにも同
様に適用されることを理解するであろう。本発明の方法
は、正規的に分布するプログラミング電圧を示し、且つ
個々のダイがプロセス全体よりかなり小さい標準偏差を
示すアンティフューズを製造するアンティフューズプロ
セス用に特に有用である。
【００１１】先ず金属アンティフューズ集団のプログラ
ミング電圧の分布曲線を示す図１を参照すると、金属ア
ンティフューズプロセスは曲線Ａで示されているような
プログラミング電圧範囲を有すると予想されていること
が分かる。曲線Ａは、金属アンティフューズの集団全体
が±５０σ程度のプログラミング電圧の広がりを有する
ことを示している。プロセス全体と比較すると、個々の
ダイは曲線Ｂ，ＣおよびＤで示されているような小さい
プログラミング電圧の広がりσを有している。個々のダ
イ用の平均はプロセス全体の平均とは異る。
【００１２】複数のアンティフューズを含む集積回路ま
たは他の構造における選択されたアンティフューズのプ
ログラミングの間に、プログラムされていない全てのア
ンティフューズは、アンティフューズの漏れと他の漏れ
とのバランスをとる電流のためにプログラミング電圧Ｖ
ppに比例する一定電圧に達する。Ｖppを加える前に、全
アンティフューズラインをＶpp／２にプリチャージする
のが一般的である。次いでＶＰＰが加えられると、選択
されたノードがＶppまで上昇し、他のノードは接地電位
とされる。図２はプログラムされていないアンティフュ
ーズに対しては、応力がどのように分布するかを示すグ
ラフである。
【００１３】プログラムされないアンティフューズの殆
どには応力が加えられない。いくつかのアンティフュー
ズにはＶpp／２程度の電圧で応力が加えられる。間違っ
たアンティフューズのプログラミングは、図２の曲線の
末端が図１の曲線の下方端とオーバーラップするときに
のみ発生する。図２の曲線の末端は高アンティフューズ
漏れによって広がっている。アンティフューズをプログ
ラミングするための一般的な工業的方法によれば、利用
し得る最大プログラミング電圧は、全アンティフューズ
がプログラムされることを確実にするために全アンティ
フューズに加えられる（Ｖpp＝Ｖppmax）。この方法
は、図１および図２の曲線がオーバーラップし、それに
よって意図していないアンティフューズがプログラムさ
れる可能性があるという固有のリスクを有することを特
徴としている。
【００１４】本発明によれば、アンティフューズをプロ
グラミングする方法は、（１）選択された技術タイプの
アンティフューズがプログラムされることが分かってい
る最大電圧より小さいマグニチュードを有する予め選択
された電圧で予め選択された数のプログラミングパルス
をアンティフューズに加える段階と、（２）アンティフ
ューズがプログラムされたどうかをテストする段階と、
（３）アンティフューズがプログラムされていなかった
場合に、予め選択されたインクリメントによってプログ
ラミング電圧を増大させ、前記予め選択された数のプロ
グラミングパルスをアンティフューズに加える段階と、
（４）アンティフューズがプログラムされるまで、段階
（２）および（３）を繰り返す段階とを含んでいる。
【００１５】本発明の好ましい実施態様による方法のな
がれ図が図３に示されている。先ず段階１０で、特定の
プロセスにより製造されたアンティフューズ用に規定さ
れた最大値より低い初期値にプログラミング電圧を設定
する。初期値をそれらのアンティフューズ用に規定され
ているプログラミング電圧の平均値程度に設定する必要
がある強制的クリティカリティがない場合には、初期値
をそのような装置用のプログラミング電圧の平均値程度
に設定する。
【００１６】次に段階１２で、全アンティフューズノー
ドをＶpp／２にプリチャージし、次いでプログラミング
電圧をプログラムされるべきアンティフューズに加え
る。次に段階１４でアンティフューズがプログラムされ
たかどうかを見るためにテストを行う。アンティフュー
ズのプログラミングが首尾よく行われていたら、本方法
は段階１６で終了する。
【００１７】全体的にプログラミング電圧値を設定し、
該プログラミング電圧をアンティフューズに加え、アン
ティフューズのプログラミングが成功したかどうかを確
認するためにアンティフューズをテストするという諸段
階は当業者には良く知られている。しかし従来技術は高
プログラミング電圧を加えることに焦点を当てている。
本発明は低電圧でプログラミングプロセスをスタートさ
せることを教示している。
【００１８】アンティフューズのプログラミングが首尾
よく行なわれなかった場合には、段階１８でプログラミ
ング電圧がその最大値に設定されているかどうかを確認
する。最大値に設定されていなかった場合には、プログ
ラミング電圧を段階２０で増分する。段階２０では、現
在のＶpp、Ｖppの現在値または既にプログラムされたア
ンティフューズが経験したプログラミング条件のような
要素に従ってＶppを条件付き且つ可変に増分する。次い
で段階１２を繰り返す。
【００１９】本発明のもう一つの態様によると、最大プ
ログラミング電圧に達したならば、プログラミングの最
終の試み／欠陥識別ルーチンを段階２２で実行する。段
階２４でアンティフューズがプログラムされたという結
果が示された場合には、本方法は段階１６で終了する。
アンティフューズに欠陥があるという結果が段階２４で
示されると、アンティフューズは段階２６で欠陥がある
ものと識別される。
【００２０】図３の段階２２〜２６に示されている本発
明のもう一つの態様によると、プログラムされるべきア
ンティフューズは一定条件の下で欠陥があるものと識別
される。例えば、アモルファスシリコンアンティフュー
ズは、プログラミング電圧がプロセスおよびプログラム
されなかったアンティフューズに規定された最大プログ
ラミング電圧値に増分された後で欠陥があるものと識別
される。この場合、段階１８は欠陥アンティフューズ識
別段階として使用され、該段階に対する肯定応答は段階
２６をトリガするのに使用される。
【００２１】反対に、ＯＮＯアンティフューズプログラ
ミングに係わる物理的メカニズムにおける差により、Ｏ
ＮＯアンティフューズ材料を有するアンティフューズ
は、プロセスおよびプログラムされていないアンティフ
ューズに規定された最大プログラミング電圧値でアンテ
ィフューズをプログラムするために所定回数の試みがな
された後で欠陥があるものと識別される。６０、０００
回試みるようにしたが、より多くの試みを行うことも可
能である。プロセス用の最大プログラミング電圧でプロ
グラムするために約１０、０００回の試みを行ってか
ら、アンティフューズを欠陥があるものと識別するよう
にしてもよい。好ましい実施例におけるように、段階１
８での肯定応答により、アンティフューズがプログラム
されたかどうかを確認するためのテストをインターリー
ブした最大プログラミング電圧値でプログラムするため
に１０、０００回の試みがトリガされる。当業者には、
より多い数の試みが行われ得ること、即ち、スループッ
トの観点から、１００、０００回の試みも可能であるこ
とが理解されるであろう。プログラミングが成功する
と、段階２４は否定応答を返し、本方法は段階１６で終
了する。プログラミングが失敗した場合には、段階２４
は肯定応答を返し、本方法は段階２６で終了する。
【００２２】本発明によると、プログラミング電圧Ｖpp
の初期値はより低い値に設定される。ほとんどの場合
に、この低い値は考慮中のタイプのアンティフューズが
プログラムされる平均値である。ある場合には、この初
期プログラミング電圧を使用されるタイプのアンティフ
ューズがプログラムされる最小値に設定するのが有利で
ある。
【００２３】初期プログラミング電圧は、製造のソート
／テスト段階で決定される。本発明のプログラミング方
法を使用することにより、多数ののテストアンティフュ
ーズを、平均およびシグマのダイプログラミング電圧を
確認すべくプログラムすることが可能である。次いでこ
の結果を、初期プログラミング電圧の決定、またはパラ
メータが許容不可能なダイを排除するためにに使用す
る。
【００２４】アモルファスシリコンアンティフューズ材
料を使用すると共に標準製造プロセスに従って製造され
るアンティフューズは、最小約９ボルトから最大約１３
ボルトの範囲のプログラミング電圧を有する。標準プロ
グラミングパルス幅は約１００ナノ秒から１ミリ秒の範
囲であり、標準的には１０マイクロ秒前後である。アモ
ルファスシリコンは通常降伏電圧への時間依存性は殆ど
示さず、比較的大きなインクリメント増加段階、即ち約
１ボルトが使用される。ＯＮＯアンティフューズ材料を
使用すると共に標準製造プロセスに従って製造されるア
ンティフューズは、最小約１４ボルトから最大約１８ボ
ルトの範囲のプログラミング電圧を有する。標準プログ
ラミングパルス幅は、約５０マイクロ秒から１００ミリ
秒の範囲であり、通常５００マイクロ秒前後である。Ｏ
ＮＯアンティフューズ材料は通常降伏電圧への時間依存
性を示すので、比較的小さいインクリメント増加段階、
即ち約０．０１ボルトが使用される。
【００２５】本発明の方法を使用することによりいくつ
かの利点が得られる。先ず、Ｖpp／２と最小プログラミ
ング電圧との間のマージンが増大する。図１の曲線Ｂで
示されているようなプログラミング電圧範囲を有するダ
イはどのアンティフューズについてもＶpp＝Ｖppmaxを
必要としない。実際、曲線Ｂデータを生成させるダイに
ついては、全てのアンティフューズについてＶpp＜１
０．５ボルトである。この場合、Ｖpp／２は５．２５ボ
ルトであり、これによって変動用マージンＶpmin−Ｖpp
／２＝２．７５ボルトが可能になる。本発明を使用しな
ければ、Ｖpp＝１３ボルトおよびＶpp／２＝６．５ボル
トであり、１．５ボルトのマージンしか残さない。本発
明の方法を使用すると、他のフューズがその最小プログ
ラミング電圧に達するチャンスを大幅に減少させる。図
１の曲線Ｄに示されているようなプログラミング電圧範
囲を有するダイは、時にＶpp＝Ｖppmaxを使用する必要
があるが、図２の末端は分布Ｄの底部と交差しない。高
プログラミング電圧範囲を有するダイは一般に低い漏れ
を有している。
【００２６】プログラムされていない多くのアンティフ
ューズは、プログラミングパスに接続されていると共に
約Ｖpp／２で応力が加えられる。プログラミング電圧を
下げると、プログラムされていないフューズの漏れおよ
び全プログラミングパス電流が減少する。これは設計上
の制約を緩和すると共に浮動ノードの設定時間を増大さ
せる。
【００２７】本発明の方法を使用することにより、従来
技術の方法より広いプログラミング電圧マージンでのア
ンティフューズのプログラミングが可能になり、またプ
ログラムされていないアンティフューズ上への応力の量
が減少する。最後に、Ｖppが減少するので、集積回路上
にトランジスタの降伏電圧用の付加プロセスマージンを
供給する。
【００２８】本明細書に開示された方法については多数
の変形態様が可能であることは明白であり、ここに開示
されている方法と同等なものと考えられる。例えば、プ
ログラミング電圧はプログラミング用に検出をしている
間に連続的に直線的に変化させることができる。当業者
には、プログラムされないままでいるようにアンティフ
ューズに加えられるバイアスを付随的に調整しなければ
ならないことが理解されるであろう。
【００２９】本発明の実施例および応用例を示し且つ記
載してきたが、上記に記載された以外に、本発明の概念
を逸脱することなくさらに多くの修正が可能であること
が当業者には明らかであろう。従って本発明は請求項の
範囲内であれば制限されるものではない。
【図面の簡単な説明】
【図１】アンティフューズ集団用の実プログラミング電
圧の分布を示すグラフであり、曲線Ａがプロセス全体、
曲線Ｂ〜Ｄが個々のダイに対するものである。
【図２】プログラムされていないアンティフューズにつ
いての予想分布を示す図である。
【図３】本発明の好ましい実施例を示すながれ図であ
る。

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 特定の製造プロセスによって製造された
    選択された技術タイプのアンティフューズをプログラミ
    ングする方法であって、 （１）選択された技術タイプのアンティフューズがプロ
    グラムされることが分かっている最大電圧より小さいマ
    グニチュードを有する初期プログラミング電圧で予め選
    択された数のプログラミングパルスを前記アンティフュ
    ーズに加える段階と、 （２）前記アンティフューズがプログラムされたどうか
    を確認するためにテストする段階と、 （３）アンティフューズがプログラムされていなかった
    場合に、予め選択されたインクリメントによってプログ
    ラミング電圧を増大させ、前記予め選択された数のプロ
    グラミングパルスをアンティフューズに加える段階と、 （４）アンティフューズがプログラムされるまで、段階
    （２）および（３）を繰り返す段階とを含むアンティフ
    ューズをプログラミングする方法。
  2. 【請求項２】 前記予め選択されたパルス数が１である
    請求項１に記載の方法。
  3. 【請求項３】 前記予め選択されたインクリメントが約
    ０．００１ボルトから１ボルトの範囲にある請求項１に
    記載の方法。
  4. 【請求項４】 前記プログラミングパルスが約１００ナ
    ノ秒および１００ミリ秒のパルス幅を有する請求項１に
    記載の方法。
  5. 【請求項５】 前記初期プログラミング電圧は、前記特
    定の製造プロセスによって製造された前記アンティフュ
    ーズがプログラムされることが分かっている最小電圧で
    ある請求項１に記載の方法。
  6. 【請求項６】 前記初期プログラミング電圧は、前記特
    定の製造プロセスによって製造された前記アンティフュ
    ーズがプログラムされることが分かっている平均電圧で
    ある請求項１に記載の方法。
  7. 【請求項７】 段階（２）および（３）の選択された数
    の繰り返しの後でアンティフューズのプログラム作成が
    失敗した場合に前記アンティフューズを欠陥があるもの
    と識別する段階をさらに含む請求項１に記載の方法。
  8. 【請求項８】 段階（２）および（３）の前記選択され
    た繰り返し数が約１回から１００、０００回の範囲であ
    る請求項７に記載の方法。
  9. 【請求項９】 特定の製造プロセスによって製造された
    アモルファスシリコンアンティフューズ層を有するアン
    ティフューズをプログラミングする方法であって、 （１）前記特定の製造プロセスによって製造されたアン
    ティフューズがプログラムされることが分かっている最
    大電圧より小さいマグニチュードを有する初期プログラ
    ミング電圧で予め選択された数のプログラミングパルス
    を前記アンティフューズに加える段階と、 （２）前記アンティフューズがプログラムされたどうか
    を確認するためにテストする段階と、 （３）アンティフューズがプログラムされていなかった
    場合に、予め選択されたインクリメントによってプログ
    ラミング電圧を増大させ、前記予め選択された数のプロ
    グラミングパルスをアンティフューズに加える段階と、 （４）アンティフューズがプログラムされるまで、段階
    （２）および（３）を繰り返す段階とを含むアンティフ
    ューズをプログラミングする方法。
  10. 【請求項１０】 前記予め選択されたパルス数が１であ
    る請求項９に記載の方法。
  11. 【請求項１１】 前記予め選択されたインクリメントが
    約０．１ボルトである請求項９に記載の方法。
  12. 【請求項１２】 前記プログラミングパルスが約１０マ
    イクロ秒のパルス幅を有する請求項９に記載の方法。
  13. 【請求項１３】 前記初期プログラミング電圧は、前記
    特定の製造プロセスによって製造されたアンティフュー
    ズがプログラムされることが分かっている最小電圧であ
    る請求項９に記載の方法。
  14. 【請求項１４】 前記初期プログラミング電圧は、前記
    特定の製造プロセスによって製造されたアンティフュー
    ズがプログラムされることが分かっている平均電圧であ
    る請求項９に記載の方法。
  15. 【請求項１５】 選択された数の段階（２）および
    （３）の繰り返しの後で前記アンティフューズのプログ
    ラム作成が失敗した場合に該アンティフューズを欠陥が
    あるものと識別する段階を含む請求項９に記載の方法。
  16. 【請求項１６】 段階（２）および（３）の前記選択さ
    れた繰り返し数は、前記特定の製造プロセスによって製
    造されたアンティフューズがプログラムされることが分
    かっている最大電圧にプログラミング電圧を増分するの
    に必要な数である請求項１５に記載の方法。
  17. 【請求項１７】 特定の製造プロセスによって製造され
    たＯＮＯ誘電体サンドイッチアンティフューズ層を有す
    るアンティフューズをプログラミングする方法であっ
    て、 （１）前記特定の製造プロセスによって製造されたアン
    ティフューズがプログラムされることが分かっている最
    大電圧より小さいマグニチュードを有する初期プログラ
    ミング電圧で予め選択された数のプログラミングパルス
    を前記アンティフューズに加える段階と、 （２）前記アンティフューズがプログラムされたかどう
    かを確認するためにテストする段階と、 （３）アンティフューズがプログラムされていなかった
    場合に、予め選択されたインクリメントによってプログ
    ラミング電圧を増大させ、前記予め選択された数のプロ
    グラミングパルスをアンティフューズに加える段階と、 （４）アンティフューズがプログラムされるまで、段階
    （２）および（３）を繰り返す段階とを含むアンティフ
    ューズをプログラミングする方法。
  18. 【請求項１８】 前記予め選択されたパルス数が１であ
    る請求項１７に記載の方法。
  19. 【請求項１９】 前記予め選択されたインクリメントが
    約０．０１ボルトである請求項１７に記載の方法。
  20. 【請求項２０】 前記プログラミングパルスが約５００
    マイクロ秒のパルス幅を有する請求項１７に記載の方
    法。
  21. 【請求項２１】 前記初期プログラミング電圧は、前記
    特定の製造プロセスによって製造されたアンティフュー
    ズがプログラムされることが分かっている最小電圧であ
    る請求項１７に記載の方法。
  22. 【請求項２２】 前記初期プログラミング電圧は、前記
    特定の製造プロセスによって製造されたアンティフュー
    ズがプログラムされることが分かっている平均電圧であ
    る請求項１７に記載の方法。
  23. 【請求項２３】 前記特定の製造プロセスによって製造
    されたアンティフューズがプログラムされることが分か
    っている最大電圧まで増分され、且つ所定数のプログラ
    ミングパルスが該電圧で加えられた後でも前記アンティ
    フューズのプログラムの作成が失敗した場合に該アンテ
    ィフューズを欠陥があるものと識別する段階を含む請求
    項１７に記載の方法。
  24. 【請求項２４】 前記所定数のプログラミングパルスが
    約１、０００である請求項１７に記載の方法。
JP5163909A 1992-06-09 1993-06-08 アンティフューズを高い歩留まり率でプログラミングする方法 Pending JPH0669344A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US895620 1992-06-09
US07/895,620 US5272388A (en) 1992-06-09 1992-06-09 High-yield methods for programming antifuses

Publications (1)

Publication Number Publication Date
JPH0669344A true JPH0669344A (ja) 1994-03-11

Family

ID=25404778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5163909A Pending JPH0669344A (ja) 1992-06-09 1993-06-08 アンティフューズを高い歩留まり率でプログラミングする方法

Country Status (3)

Country Link
US (1) US5272388A (ja)
EP (1) EP0574131A3 (ja)
JP (1) JPH0669344A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064490A (ja) * 2003-07-21 2005-03-10 Macronix Internatl Co Ltd プログラマブル消去不要メモリの製造方法
JP2005123575A (ja) * 2003-08-15 2005-05-12 Macronix Internatl Co Ltd プログラマブル消去不要メモリに対するプログラミング方法
JP2005123574A (ja) * 2003-08-15 2005-05-12 Macronix Internatl Co Ltd プログラマブル消去不要メモリ

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302546A (en) * 1991-07-31 1994-04-12 Quicklogic Corporation Programming of antifuses
US5349248A (en) * 1992-09-03 1994-09-20 Xilinx, Inc. Adaptive programming method for antifuse technology
US5371414A (en) * 1993-05-26 1994-12-06 Actel Corporation Simultaneous multiple antifuse programming method
GB9313187D0 (en) * 1993-06-25 1993-08-11 Cotag Int Ltd Coding device
US5414364A (en) * 1993-09-08 1995-05-09 Actel Corporation Apparatus and method for measuring programmed antifuse resistance
US5453696A (en) * 1994-02-01 1995-09-26 Crosspoint Solutions, Inc. Embedded fuse resistance measuring circuit
US5502395A (en) * 1994-05-25 1996-03-26 Allen; William J. Method for programming antifuses for reliable programmed links
US5469396A (en) * 1994-06-07 1995-11-21 Actel Corporation Apparatus and method determining the resistance of antifuses in an array
US5572458A (en) * 1994-06-30 1996-11-05 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5661412A (en) * 1995-10-10 1997-08-26 Quicklogic Corporation Reducing programming time of a field programmable gate array employing antifuses
US5815404A (en) * 1995-10-16 1998-09-29 Xilinx, Inc. Method and apparatus for obtaining and using antifuse testing information to increase programmable device yield
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US6148435A (en) * 1997-12-24 2000-11-14 Cypress Semiconductor Corporation Optimized programming/erase parameters for programmable devices
US6281736B1 (en) * 1999-12-02 2001-08-28 Sun Microsystems, Inc. Method and circuitry for soft fuse row redundancy with simple fuse programming
US6529038B2 (en) * 2000-12-13 2003-03-04 Actel Corporation Antifuse programming method
US6603142B1 (en) * 2000-12-18 2003-08-05 Actel Corporation Antifuse incorporating tantalum nitride barrier layer
US6384666B1 (en) 2001-03-23 2002-05-07 International Business Machines Corporation Antifuse latch device with controlled current programming and variable trip point
US6774667B1 (en) 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
US6891394B1 (en) * 2002-06-04 2005-05-10 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US7378867B1 (en) 2002-06-04 2008-05-27 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US6765427B1 (en) 2002-08-08 2004-07-20 Actel Corporation Method and apparatus for bootstrapping a programmable antifuse circuit
US7434080B1 (en) 2002-09-03 2008-10-07 Actel Corporation Apparatus for interfacing and testing a phase locked loop in a field programmable gate array
US6750674B1 (en) 2002-10-02 2004-06-15 Actel Corporation Carry chain for use between logic modules in a field programmable gate array
US7269814B1 (en) 2002-10-08 2007-09-11 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US6885218B1 (en) 2002-10-08 2005-04-26 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US6727726B1 (en) 2002-11-12 2004-04-27 Actel Corporation Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array
US6946871B1 (en) * 2002-12-18 2005-09-20 Actel Corporation Multi-level routing architecture in a field programmable gate array having transmitters and receivers
US6891396B1 (en) 2002-12-27 2005-05-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US7385420B1 (en) 2002-12-27 2008-06-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US7375553B1 (en) 2003-05-28 2008-05-20 Actel Corporation Clock tree network in a field programmable gate array
US6825690B1 (en) 2003-05-28 2004-11-30 Actel Corporation Clock tree network in a field programmable gate array
US6838902B1 (en) * 2003-05-28 2005-01-04 Actel Corporation Synchronous first-in/first-out block memory for a field programmable gate array
US6867615B1 (en) 2003-05-30 2005-03-15 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US7385419B1 (en) 2003-05-30 2008-06-10 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US10910079B2 (en) 2016-05-09 2021-02-02 Intrinsic Id B.V. Programming device arranged to obtain and store a random bit string in a memory device
WO2017194335A2 (en) * 2016-05-09 2017-11-16 Intrinsic Id B.V. Programming device arranged to obtain and store a random bit string in a memory device
US11881274B2 (en) * 2021-11-15 2024-01-23 Ememory Technology Inc. Program control circuit for antifuse-type one time programming memory cell array

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480318A (en) * 1982-02-18 1984-10-30 Fairchild Camera & Instrument Corp. Method of programming of junction-programmable read-only memories
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US5008855A (en) * 1989-07-18 1991-04-16 Actel Corporation Method of programming anti-fuse element
US5126282A (en) * 1990-05-16 1992-06-30 Actel Corporation Methods of reducing anti-fuse resistance during programming
US5194759A (en) * 1990-05-18 1993-03-16 Actel Corporation Methods for preventing disturbance of antifuses during programming
WO1993003497A1 (en) * 1991-07-31 1993-02-18 Quicklogic Corporation Programming of antifuses

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064490A (ja) * 2003-07-21 2005-03-10 Macronix Internatl Co Ltd プログラマブル消去不要メモリの製造方法
JP2005123575A (ja) * 2003-08-15 2005-05-12 Macronix Internatl Co Ltd プログラマブル消去不要メモリに対するプログラミング方法
JP2005123574A (ja) * 2003-08-15 2005-05-12 Macronix Internatl Co Ltd プログラマブル消去不要メモリ

Also Published As

Publication number Publication date
EP0574131A3 (en) 1995-01-18
US5272388A (en) 1993-12-21
EP0574131A2 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
JPH0669344A (ja) アンティフューズを高い歩留まり率でプログラミングする方法
US5008855A (en) Method of programming anti-fuse element
DE69524507T2 (de) Selbst-Programmierschaltung für eine nicht-flüchtige Speicheranordnung
CN109427408B (zh) 用于物理不可克隆功能安全的otp存储器单元
DE102005036555B4 (de) Programmieren programmierbarer resistiver Speichervorrichtungen
US6320788B1 (en) Programmable impedance device
DE3850743T2 (de) Verfahren und Gerät zur Nachverkapselungsprüfung von einmalig programmierbaren Speichern.
JP2557160B2 (ja) 低電圧プログラム可能記憶素子
TWI430275B (zh) 用於程式化非揮發性記憶體裝置之方法
DE69424176T2 (de) Schaltung und verfahren zum wählen einer drain-programmierspannung für einen nichtflüchtigen speicher
EP0491490A2 (en) Programmable integrated circuit
US6424161B2 (en) Apparatus and method for testing fuses
DE112016006170T5 (de) Puf-werterzeugung unter verwendung einer anti-schmelzsicherungs-speicheranordnung
KR980005031A (ko) 비휘발성 반도체 메모리에서 프로그램된 메모리 셀의 임께 전압이 협소 분포를 갖도록 하는 프로그래밍 방법
KR20040041069A (ko) 반도체 기억장치 및 그 제어방법
US6384666B1 (en) Antifuse latch device with controlled current programming and variable trip point
US5138580A (en) Method for the erasure of memory cells, device designed to implement it, and use of said method in a device with non-supplied memory
DE69317937T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
US6529038B2 (en) Antifuse programming method
US7173855B2 (en) Current limiting antifuse programming path
DE102004033450A1 (de) Halbleiterspeicherbaustein, Spannungsgenerator und Programmierunterstützungsverfahren
JP7372698B2 (ja) アンチヒューズ型ワンタイムプログラミングメモリセルアレイのためのプログラム制御回路
US7474551B2 (en) Method for trimming programmable resistor to predetermined resistance
EP0960422B1 (de) Verfahren zur minimierung der zugriffszeit bei halbleiterspeichern
EP1154438A2 (en) Programmable circuit with preview function