JPH0666313B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JPH0666313B2
JPH0666313B2 JP59024197A JP2419784A JPH0666313B2 JP H0666313 B2 JPH0666313 B2 JP H0666313B2 JP 59024197 A JP59024197 A JP 59024197A JP 2419784 A JP2419784 A JP 2419784A JP H0666313 B2 JPH0666313 B2 JP H0666313B2
Authority
JP
Japan
Prior art keywords
layer
silicon
insulating layer
aluminum
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59024197A
Other languages
Japanese (ja)
Other versions
JPS59205739A (en
Inventor
ウエイン フイツシヤ アルバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS59205739A publication Critical patent/JPS59205739A/en
Publication of JPH0666313B2 publication Critical patent/JPH0666313B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置特に集積回路用の多レベル金属化
構体の製造法に関する。特にこの発明はアルミニウムを
用い、各レベル間に良好なオーム接触を形成する多レベ
ル金属化構体の製造法に関する。
Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a method of manufacturing a multi-level metallization structure for semiconductor devices, particularly integrated circuits. In particular, the present invention relates to a method of making a multi-level metallization structure that uses aluminum to form good ohmic contacts between levels.

〔従来法の説明〕 半導体集積回路の製造では、回路機能当りの費用を低減
するため回路チツプの単位面積当りの成分数を増大する
趨勢がある。この増大はその成分自体の寸法を小さくす
ることおよび(または)成分相互間の間隔を小さくする
ことによって得られる。しかし、寸法と間隔の減少を制
限する因子の1つは所要の回路の各種成分の接続に用い
る金属接続体に必要な面積である。
[Description of Conventional Method] In the manufacture of semiconductor integrated circuits, there is a tendency to increase the number of components per unit area of a circuit chip in order to reduce the cost per circuit function. This increase is obtained by reducing the dimensions of the components themselves and / or the spacing between the components. However, one of the factors limiting the reduction in size and spacing is the area required for the metal connections used to connect the various components of the desired circuit.

金属接続体の問題を解消する1つの方法は多レベル金属
化方式を用いることである。多レベル金属化方式では装
置の基板上の絶縁層を貫通して基板内のいくつかの成分
に達する開孔を形成する。その絶縁層上とその開孔内に
第1の金属層を被着し、その第1の金属層を画定して総
金属接続系の一部を形成し、その画定された第1の金属
層の上に絶縁材料の第2の層を被着し、この第2の絶縁
層を貫通する開孔を形成する。この開孔のいくつかは絶
縁層を完全に貫通して基板内の成分のいくつかに達し得
るが、いくつかは単に第2の絶縁層を貫通して画定され
た第1の金属層に達しているだけである。この第2の絶
縁層上と接触開孔内に第2の金属層を被着し、これを画
定して総接続系の残部を形成し、このようにして画定さ
れた第2の金属層を基板内の成分のいくつかと、画定さ
れた第1の金属層に接続する。回路が充分複雑でそれが
必要なら、金属層を追加使用することもできる。
One way to overcome the problem of metal connections is to use a multi-level metallization scheme. The multi-level metallization scheme forms openings through the insulating layer on the substrate of the device to some components within the substrate. Depositing a first metal layer on the insulating layer and in the opening, defining the first metal layer to form part of a total metal connection system, and defining the first metal layer. A second layer of insulating material is deposited thereon and an opening is formed through the second insulating layer. Some of the apertures may completely penetrate the insulating layer to reach some of the components in the substrate, while some simply penetrate the second insulating layer to reach the defined first metal layer. It's just A second metal layer is deposited on the second insulating layer and in the contact openings, which is defined to form the remainder of the total connection system, and the second metal layer thus defined is deposited. It connects to some of the components in the substrate and to the defined first metal layer. Additional metal layers can be used if the circuit is sufficiently complex and it is required.

集積回路における金属化に普通用いられる金属は、その
高導電度、被着の容易性および比較的安価のため、アル
ミニウムまたは少量のシリコンを含むアルミニウムであ
る。しかしアルミニウムの問題は被着直後に空気に曝さ
れると、アルミニウムの表面に酸化アルミニウムの薄膜
が形成されることである。アルミニウムを単一レベルの
金属化に用いるときはこの酸化アルミニウムは大した問
題ではないが、多レベルの金属化の場合は問題である。
この酸化物層は2つの金属化層の間にその互いに接触す
る所に高抵抗を生ずる絶縁層となる。接触面積を小さく
して高い接触抵抗をできるだけ低くする試みが、両金属
化層間の絶縁層の開孔の面積を画定された金属化層の線
幅より大きくすることにより為されて来た。装置を約40
0℃に加熱して酸化アルミニウムを破壊し、2つの層を
焼結すると抵抗がさらに低下するが、これでは酸化物が
完全に除去されず、酸化物がない場合よりなお抵抗が高
いことが判つている。さらに誘電体層を過剰エツチング
して過大の栄所開孔を形成すると、誘電体層のアンダー
カツトを生じ、そのアンダーカツトの端縁のため次の被
着層の段状被覆が悪くなる。
The metal commonly used for metallization in integrated circuits is aluminum or aluminum with a small amount of silicon because of its high conductivity, ease of deposition and relatively low cost. However, the problem with aluminum is that a thin film of aluminum oxide forms on the surface of aluminum when exposed to air immediately after deposition. This aluminum oxide is not a major problem when aluminum is used for single level metallization, but is problematic for multilevel metallization.
This oxide layer provides an insulating layer between the two metallization layers which produces high resistance where they contact each other. Attempts have been made to reduce the contact area to make the high contact resistance as low as possible by making the area of the openings in the insulating layer between the two metallization layers larger than the line width of the defined metallization layer. About 40
The resistance is further reduced when heated to 0 ° C to destroy the aluminum oxide and sinter the two layers, but this does not completely remove the oxide and is found to be higher than without the oxide. It is connected. Further, when the dielectric layer is overetched to form an excessively large aperture hole, an undercut of the dielectric layer occurs, and the edge of the undercut deteriorates the step coverage of the next deposited layer.

〔本発明の概要〕[Outline of the present invention]

半導体装置は表面に絶縁材料の第1の層を持つ基板と、
その第1の絶縁層上の第1の導電層を含み、その第1の
導電層の上に絶縁材料の第2の層があり、その第2の絶
縁層には貫通開孔がある。この第2の絶縁層上には第2
の導電層があり、その開孔を通つて第1の導電層に接触
している。第1の導電層は3%以下のシリコンを含むア
ルミニウムで、第2の導電層は第1の導電層より少量の
シリコンを含むアルミニウムである。この半導体装置を
製造するときは、第1の絶縁層の上に第1の導電層を被
着し、その第1の導電層の上に第2の絶縁層を被着し、
その第2の絶縁層に開口を形成した後第1の導電層の露
出部をエツチング液でエッチングするが、このエツチン
グ液は露出面のアルミニウムは除去するが、そのアルミ
ニウム・シリコン導電層に含まれる析出シリコン粒子を
残すようになつている。次に第2の導電層を被着し、そ
の第2の導電層をその開孔内の第1の導電層との界面の
その第1の導電層まで加熱焼鈍する。
The semiconductor device comprises a substrate having a first layer of insulating material on its surface,
There is a first conductive layer on the first insulating layer, and there is a second layer of insulating material on the first conductive layer, and the second insulating layer has through holes. A second layer is formed on the second insulating layer.
Of conductive layers through the apertures and contacting the first conductive layer. The first conductive layer is aluminum containing 3% or less of silicon, and the second conductive layer is aluminum containing a smaller amount of silicon than the first conductive layer. When manufacturing this semiconductor device, a first conductive layer is deposited on the first insulating layer, and a second insulating layer is deposited on the first conductive layer.
After forming an opening in the second insulating layer, the exposed portion of the first conductive layer is etched with an etching liquid. The etching liquid removes aluminum on the exposed surface but is contained in the aluminum-silicon conductive layer. It leaves the deposited silicon particles. A second conductive layer is then deposited and the second conductive layer is heat annealed to the first conductive layer at the interface with the first conductive layer in the aperture.

〔推奨実施例の詳細な説明〕[Detailed description of the preferred embodiment]

第1図はこの発明を実施した半導体装置の全体を10で示
す。この半導体装置10は主表面14を持つシリコンのよう
な単結晶半導体材料の基板12を含み、この基板12内には
表面14に沿つてトランジスタ、ダイオード、抵抗等の各
種能動装置や受動装置があつて、これらが互いに電気的
に接続されて所要の回路を構成するようになつている。
これらの装置は例えば領域16、18で、基板12と異る導電
型のこともあり、また同一導電型の比抵抗が異ることも
ある。基板12の表面には2酸化シリコンのような絶縁材
料の第1の層20があり、この第1の絶縁層20には領域1
6、18に通ずる1対の開孔22、24がある。第1の絶縁層2
0の一部には第1の導電層26があり、これが開孔22に進
入して領域16に接触している。この第1の導電層26はシ
リコンを含むアルミニウムで、そのシリコン含有量は約
3%以下がよい。
FIG. 1 shows an entire semiconductor device 10 embodying the present invention. The semiconductor device 10 includes a substrate 12 of a single crystal semiconductor material, such as silicon, having a major surface 14, along which a variety of active and passive devices such as transistors, diodes, resistors, etc. are located along the surface 14. Then, these are electrically connected to each other to form a required circuit.
These devices may have different conductivity types than the substrate 12, for example, in the regions 16 and 18, and may have different specific resistances of the same conductivity type. On the surface of the substrate 12 is a first layer 20 of insulating material, such as silicon dioxide, on which the area 1
There is a pair of openings 22, 24 leading to 6, 18. First insulating layer 2
A part of 0 has a first conductive layer 26 which enters the opening 22 and contacts the region 16. The first conductive layer 26 is aluminum containing silicon, and its silicon content is preferably about 3% or less.

第1の導電層26とこれに蔽われていない第1の絶縁層20
の部分は第2の絶縁層28に蔽われている。この第2の絶
縁層28は2酸化シリコンまたは窒化シリコンのような無
機材料またはポリイミドのような有機材料とすることが
できる。第2の絶縁層28にも2つの開孔30、32が貫通
し、その開孔32は領域18に達する第1の絶縁層20の開孔
24と整合している。第2の絶縁層28の一部には第2の導
電層34があり、開孔30を通つて第1の導電層26と接触す
ると共に整合開孔32、24を通つて領域18に接触してい
る。この第2の導電層34は第1の導電層26より少量のシ
リコンを含むアルミニウムである。導電層26、34は画定
されて結線用導体となり、領域16、18のような基板12内
の各種装置を相互に接続すると共に、半導体装置10の端
子パツドに接続する。以下詳述するように、第2の導電
層34は第1の導電層26と焼結界面を形成し、その界面に
隣接してその第2の導電層34の他の部分より多量のシリ
コンを含む領域を有する。これにより2つの導電層26、
28間に低抵抗の接触が与えられている。
The first conductive layer 26 and the first insulating layer 20 not covered by the first conductive layer 26.
Is covered with the second insulating layer 28. The second insulating layer 28 can be an inorganic material such as silicon dioxide or silicon nitride or an organic material such as polyimide. Two openings 30, 32 also penetrate the second insulating layer 28, which openings 32 reach the area 18 of the first insulating layer 20.
Consistent with 24. A portion of the second insulating layer 28 has a second conductive layer 34 that contacts the first conductive layer 26 through the apertures 30 and contacts the region 18 through the matching apertures 32, 24. ing. The second conductive layer 34 is aluminum containing a smaller amount of silicon than the first conductive layer 26. The conductive layers 26 and 34 are defined and serve as connection conductors, and connect various devices in the substrate 12, such as the regions 16 and 18, to each other and to the terminal pad of the semiconductor device 10. As will be described in more detail below, the second conductive layer 34 forms a sintered interface with the first conductive layer 26 and adjoins the interface with a greater amount of silicon than other portions of the second conductive layer 34. It has a region containing. This allows the two conductive layers 26,
Low resistance contact is provided between 28.

この発明の方法を用いて半導体装置10を作るときは、イ
オン注入か拡散のような標準の半導体技術を用いて基板
12に領域16、18を形成した後、その表面14に第1の絶縁
層20を形成する。この第1の絶縁層20は、それが2酸化
シリコンの場合は、約800〜1200℃の酸素または水蒸気
に表面14を露出することにより生長させることができ
る。次にこの第1の絶縁層20に開孔22を形成する。これ
はその第1の絶縁層20の全表面にホトレジストを被着し
た後標準の写真製版技法を用いて開孔22を形成すべきと
ころにそのパタンを形成し、第1の絶縁層20の露出部を
2酸化シリコン用の緩衝弗酸のような適当なエツチング
液で除去することにより行うことができる。
When making semiconductor device 10 using the method of the present invention, the substrate is prepared using standard semiconductor techniques such as ion implantation or diffusion.
After forming the regions 16 and 18 in 12, the first insulating layer 20 is formed on the surface 14. This first insulating layer 20, if it is silicon dioxide, can be grown by exposing the surface 14 to oxygen or water vapor at about 800-1200 ° C. Next, an opening 22 is formed in the first insulating layer 20. This is done by depositing photoresist on the entire surface of the first insulating layer 20 and then forming the pattern where the openings 22 should be formed using standard photolithographic techniques, exposing the first insulating layer 20. This can be done by removing the parts with a suitable etching solution such as buffered hydrofluoric acid for silicon dioxide.

次に第1の導電層26を形成する。これは真空蒸着かスパ
ツタリングのような任意の標準被着法により第1の絶縁
層20の全表面と開孔22内にシリコン含有アルミニウムの
層を被着することにより行う。このシリコン含有アルミ
ニウム層の第1の導電層26を形成すべき部分に標準の写
真製版法によりホトレジストのパタン層を形成した後、
そのシリコン含有アルミニウム層の露出部分をプラズマ
エツチングかH2PO420部とHNO31吹から成る約50℃のエツ
チング液を用いた湿式化学エツチングのような適当なエ
ツチング法により除去する。
Next, the first conductive layer 26 is formed. This is done by depositing a layer of silicon-containing aluminum on the entire surface of first insulating layer 20 and in openings 22 by any standard deposition method such as vacuum evaporation or sputtering. After forming a photoresist pattern layer by a standard photoengraving method on a portion of the silicon-containing aluminum layer where the first conductive layer 26 is to be formed,
The exposed portion of the silicon-containing aluminum layer is removed by plasma etching or a suitable etching method such as wet chemical etching using an etching solution of about 50 ° C. consisting of 20 parts H 2 PO 4 and HNO 3 1 blowing.

第3図に示すように、次に第1の導電層26と第1の絶縁
層20の露出部の上に第2の絶縁層28を被着する。第2の
絶縁層が2酸化シリコンや窒化シリコンのような無機材
料のときは、標準の化学蒸着法を用いて装置をその第2
の絶縁層の元素を含む気体に露出し、加熱によつて気体
を反応させ、特定の材料を析出させることにより被着す
ることができる。第2の絶縁層28がポリイミドのような
有機材料のときは、これを塗布または回転法で被着して
硬化させることができる。次にこの第2の絶縁層28に開
孔30、32を形成するために、その全表面にホトレジスト
層を被着し、標準の写真製版法を用いてその開口を形成
する場所にパタンを形成し、第2の絶縁層28に用いられ
た材料に適するエツチング液によりその露出部を除去す
る。第1の絶縁層20の開孔24はその第2の絶縁層28の開
孔32の底に露出した第1の絶縁層20の表面をエツチング
することにより形成することができる。第2の絶縁層28
の材料が第1の絶縁層20と同じであれば、開孔32を形成
するときのエツチングで自動的に第1の絶縁層2に開孔
24が形成されるが、第2の絶縁層28の材料が第1の絶縁
層20と異るときは、開孔32の形成後、適当なエツチング
法を用いて開孔24を形成する。
A second insulating layer 28 is then deposited over the exposed portions of the first conductive layer 26 and the first insulating layer 20, as shown in FIG. When the second insulating layer is an inorganic material, such as silicon dioxide or silicon nitride, the device is then deposited using standard chemical vapor deposition.
It can be deposited by exposing the insulating layer to a gas containing an element and reacting the gas by heating to deposit a specific material. When the second insulating layer 28 is an organic material such as polyimide, it can be applied or cured by coating or spinning. Next, in order to form the openings 30 and 32 in the second insulating layer 28, a photoresist layer is deposited on the entire surface thereof, and a pattern is formed at the place where the opening is formed by using a standard photoengraving method. Then, the exposed portion is removed by an etching liquid suitable for the material used for the second insulating layer 28. The opening 24 of the first insulating layer 20 can be formed by etching the surface of the first insulating layer 20 exposed at the bottom of the opening 32 of the second insulating layer 28. Second insulating layer 28
If the material of the first insulating layer 20 is the same as that of the first insulating layer 20, the first insulating layer 2 is automatically opened by etching when forming the opening 32.
24 is formed, but when the material of the second insulating layer 28 is different from that of the first insulating layer 20, after forming the opening 32, the opening 24 is formed by using an appropriate etching method.

次に第2の絶縁層28の開孔30の底に露出した第1の導電
層26の表面にアルミニウムを溶解するがシリコンを溶解
しないようにエツチング液を適用する。これにより第4
図に示すように露出部のアルミニウムの部分が溶解除去
され、シリコン粒子36が露出面から突出して残る。この
とき露出面から約1000Åだけアルミニウムが除かれて突
出シリコン粒子36による粗面が得られるのが好ましい。
このために適当と見られるエツチング液にはH3PO4とHNO
3の混合物、緩衝弗酸、稀弗酸、およびH2O、HF、CuSO4
の溶液がある。CuSO4を含む混液は、銅が露出したシリ
コン粒子上にメツキされ、シリコン粒子の大きさと密度
に応じてアルミニウムのエツチングを制限するため極め
て性能がよいことが判つている。この銅メツキ面は次に
HNO3に浸漬されると銅を除かれて高密度のシリコン粒子
を持つ表面を露出する。このエツチング段階で酸化アル
ミニウムはすべて露出面から除かれ、同時に粗面が得ら
れる。
Next, an etching solution is applied to the surface of the first conductive layer 26 exposed at the bottom of the opening 30 of the second insulating layer 28 so as to dissolve aluminum but not silicon. This makes it the fourth
As shown in the figure, the aluminum portion of the exposed portion is dissolved and removed, and the silicon particles 36 remain protruding from the exposed surface. At this time, it is preferable that about 1000 Å of aluminum is removed from the exposed surface to obtain a rough surface by the protruding silicon particles 36.
Etching solutions that appear to be suitable for this purpose include H 3 PO 4 and HNO
Mixture of 3 , buffered hydrofluoric acid, dilute hydrofluoric acid, and H 2 O, HF, CuSO 4
There is a solution of. Mixture containing CuSO 4, the copper is plated onto the silicon particles exposed, it is Hunts extremely performance is good to limit the etching of the aluminum depending on the size and density of the silicon particles. This copper plating surface is next
When immersed in HNO 3 , the copper is removed to expose the surface with dense silicon particles. During this etching step, all aluminum oxide is removed from the exposed surface and at the same time a rough surface is obtained.

次に第2の絶縁層28の全表面と開孔30、32、24内に第1
の銅電層26より少量のシリコンを含むアルミニウムの層
を被着し、この金属層にホトレジストを被着した後その
必要部分だけを残してこれを除去し、その露出部を適当
なエツチング法で除去することにより第2の導電層34を
形成する。
Then, the entire surface of the second insulating layer 28 and the holes 30, 32, and 24
A layer of aluminum containing a smaller amount of silicon than that of the copper electrode layer 26 is deposited, and after the photoresist is deposited on this metal layer, this is removed by leaving only the necessary portion, and the exposed portion is removed by a suitable etching method. The second conductive layer 34 is formed by removing.

次に装置10を約400℃に加熱して第2の導電層34を第1
の導電層26に焼結(シンター)する。この焼結中に第1
の導電層26のシリコン粒子36が第2の導電層中に溶解
し、追加のシリコンが第1の導電層26からこれよりシリ
コン含有量の少ない第2の導電層34に拡散する。これに
よつて2つの導電層間の界面の前からシリコンがあつた
場所をアルミニウム・シリコン合金が埋め、第5図に示
すようにその界面に接する第2の導電層34内にシリコン
含有量がその層34の残部より多い領域34aを形成する。
この2つの導電層26、34の焼結により、両者間に良好な
電気接触が得られる上、界面を介するシリコンの拡散に
より、露出アルミニウム面に形成された酸化物がすべて
破壊され、第1の導電層26の頂面に高密度のシリコン粒
子が含まれているため、アルミニウムの露出して酸化さ
れる面が著しく減少する。このような条件はすべて良好
な低抵抗接触を形成する作用をし、その抵抗接触が極め
て小面積の接触領域で得られる。
The device 10 is then heated to about 400 ° C. to form the second conductive layer 34 first.
The conductive layer 26 is sintered. The first during this sintering
The silicon particles 36 of the conductive layer 26 are dissolved in the second conductive layer, and additional silicon diffuses from the first conductive layer 26 to the second conductive layer 34 having a lower silicon content. As a result, the aluminum / silicon alloy fills the place where the silicon was formed before the interface between the two conductive layers, and the silicon content in the second conductive layer 34 contacting the interface is changed as shown in FIG. More regions 34a are formed than the rest of layer 34.
The sintering of the two conductive layers 26, 34 provides good electrical contact between them, and the diffusion of silicon through the interface destroys any oxide formed on the exposed aluminum surface, thus Since the top surface of the conductive layer 26 contains a high density of silicon particles, the exposed and oxidized surface of aluminum is significantly reduced. All of these conditions act to form a good low resistance contact, which resistance contact is obtained in a very small area contact area.

以下の例は、第2の導電層のアルミニウムがシリコンを
含まないので、この発明の実施例とは言えないが、この
発明によって製造された半導体装置の効果を理解するの
に役立つものである。
The following example is not an example of the present invention because aluminum of the second conductive layer does not contain silicon, but it is useful for understanding the effect of the semiconductor device manufactured by the present invention.

例 1 それぞれの装置を次のようにして製造し、一群のテスト
パタン装置を準備した。まず単結晶シリコンの基板を水
蒸気中で約1100℃に加熱してその表面に2酸化シリコン
の層を形成し、この2酸化シリコン層上にスパスタリン
グにより第1の金属層を被着した後、これを画定して32
μ×70μの金属の島状領域を45個形成した。次に大気圧
における化学蒸着法により基板と第1の金属島状領域上
に3%重量の隣を含むシリカガラスの層を被着した後、
緩衝弗酸を用いてこの隣シリカガラスに第1の金属島状
領域に達する約10μ平方の開孔90個を形成した。この開
孔は各金属島状領域に2個ずつ、島状領域の内部におい
ても相互間においても均一の間隔を持つように配置し
た。開孔のエツチングはその底において第1の金属島状
領域の表面をエツチングするに足るだけ長時間行つた。
次にガラス層の上と開孔の中にスパツタリングにより第
2の金属層を被着し、第1の島状領域と接触させた。次
にこの第2の金属層を画定してそれぞれ32μ×70μの島
状領域を複数個形成し、各島状領域が第1の島状領域の
一方の開孔から隣の第1の島状領域の一方の開孔に延び
るようにした。従つてこの第2の島状領域はこれと第1
の島状領域との間の接触を含めて第1の島状領域を電気
的に直列連結したことになる。次にこの装置を450℃で
4時間加熱して第2の島状領域を第1の島状領域に焼結
(シンター)した。
Example 1 Each device was manufactured as follows, and a group of test pattern devices was prepared. First, a single crystal silicon substrate is heated to about 1100 ° C. in water vapor to form a silicon dioxide layer on the surface thereof, and a first metal layer is deposited on the silicon dioxide layer by spastering. Define this 32
Forty-five μ × 70μ metal island regions were formed. Then, after depositing a layer of silica glass containing 3% by weight of neighbors on the substrate and the first metal islands by chemical vapor deposition at atmospheric pressure,
90 apertures of about 10 μ square were formed in this adjacent silica glass using buffered hydrofluoric acid to reach the first metal island region. Two holes were formed in each metal island region, and the holes were arranged so as to have a uniform interval both inside and between the island regions. The etching of the aperture was long enough to etch the surface of the first metal island region at its bottom.
A second metal layer was then deposited by sputtering on the glass layer and into the apertures, making contact with the first island regions. Next, the second metal layer is defined to form a plurality of island-shaped regions each having a size of 32 μ × 70 μ, and each island-shaped region extends from one opening of the first island-shaped region to the adjacent first island-shaped region. It was designed to extend into one of the openings in the area. Therefore, this second island region is
That is, the first island-shaped regions including the contact with the island-shaped regions are electrically connected in series. Next, this apparatus was heated at 450 ° C. for 4 hours to sinter the second island-shaped region into the first island-shaped region.

すべての装置において第2島状領域を形成する第2の金
属層にアルミニウムを用いたが、その厚さは一部の装置
で1μ、他は2μとした。第1の金属層は一部の装置で
はシリコンを1%含むアルミニウムとし、他はシリコン
2%を含むアルミニウムとした。
Aluminum was used for the second metal layer forming the second island region in all devices, but the thickness was 1 μ in some devices and 2 μ in others. The first metal layer was aluminum containing 1% silicon in some devices and aluminum containing 2% silicon in others.

各装置について島状領域の直列連結の抵抗を測定し、そ
の測定値を第1および第2の島状部間の接触の数90で割
つて、両島状領域の界面の接触抵抗プラス各接触点間の
金属線路の抵抗の平均値を求めた。各装置に対するこの
平均抵抗を表1に示す。
For each device, measure the resistance of the islands connected in series and divide the measured value by the number 90 of contacts between the first and second islands to obtain the contact resistance at the interface of both islands plus each contact. The average resistance of the metal line between the points was determined. This average resistance for each device is shown in Table 1.

例1と同様にして一群のテストパタン装置を作つたが、
隣シリカガラスの開孔を約15μ平方とした。各装置に対
する平均抵抗を表2に示す。
A group of test pattern devices was made in the same manner as in Example 1,
The aperture of the adjacent silica glass was about 15 μ square. The average resistance for each device is shown in Table 2.

例1と同様にして一群のテストパタン装置を作つたが、
隣シリカガラスの開孔を約20μ平方とした。各装置に対
する平均抵抗を表3に示す。
A group of test pattern devices was made in the same manner as in Example 1,
The opening of the adjacent silica glass was about 20 μ square. The average resistance for each device is shown in Table 3.

以上の諸表からシリコン含有アルミニウムを第1の金属
層に用いた装置は両金属層をアルミニウムで形成したも
のより接触抵抗が低いことが判る。また第1の金属層の
シリコン含有量が多いほど抵触抵抗が低くなる上、第2
の金属層が厚いほど接触抵抗が低いことも判る。
From the above tables, it can be seen that the device using silicon-containing aluminum for the first metal layer has a lower contact resistance than the device using both metal layers made of aluminum. In addition, the higher the silicon content of the first metal layer is, the lower the contact resistance is.
It is also understood that the thicker the metal layer of, the lower the contact resistance.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明を実施した半導体装置の断面図、第2
図ないし第5図は第1図を示す半導体装置を作るこの発
明の方法の各段階を示す断面図である。 10……半導体装置、12……基板、14……基板表面、20…
…第1の絶縁層、26……第1の導電層、28……第2の絶
縁層、30……開孔、34……第2の導電層。
FIG. 1 is a sectional view of a semiconductor device embodying the present invention, and FIG.
5 to 5 are sectional views showing the steps of the method of the present invention for producing the semiconductor device shown in FIG. 10 ... Semiconductor device, 12 ... Substrate, 14 ... Substrate surface, 20 ...
... first insulating layer, 26 ... first conductive layer, 28 ... second insulating layer, 30 ... holes, 34 ... second conductive layer.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基板の表面に3%以下のシリコンを含有す
るアルミニウムの第1の金属化層を形成する工程と、前
記第1の金属化層の上に絶縁材料の層を形成する工程
と、前記第1の金属化層の表面のアルミニウムの一部を
除去し、シリコン粒子の一部を露出するような方法で前
記絶縁層を貫通して前記第1の金属化層まで開孔を形成
する工程と、前記第1の金属化層に含有されているより
少量のシリコンを含有するアルミニウムの第2金属化層
を前記絶縁層上と前記開孔内に前記第1の金属化層に接
触して形成する工程と、前記金属化層を加熱して、前記
絶縁層内の前記開孔内で前記2つの金属化層が両者の接
合部で焼結し、前記第1の金属化層からシリコンの一部
が前記第2の金属化層内へ拡散する工程と、を有する基
板上に多レベル金属化構体を形成する方法。
1. A step of forming a first metallization layer of aluminum containing 3% or less of silicon on a surface of a substrate, and a step of forming a layer of an insulating material on the first metallization layer. Forming a hole through the insulating layer to the first metallization layer in such a way that a portion of the aluminum on the surface of the first metallization layer is removed and a portion of the silicon particles is exposed. And contacting a second metallization layer of aluminum containing a smaller amount of silicon contained in the first metallization layer on the insulating layer and in the apertures. And heating the metallization layer so that the two metallization layers sinter at the joints of the two in the openings in the insulating layer and from the first metallization layer. D. A portion of silicon diffusing into the second metallization layer; A method of forming a structure.
【請求項2】第1項記載の方法であって、第2の金属化
層を形成する前に、絶縁層内の開孔内の第1の金属化層
の表面を処理して、第1の金属化層の表面のアルミニウ
ムの一部を除去し、シリコン粒子の一部を露出すること
からなる方法。
2. The method of claim 1, wherein the surface of the first metallization layer within the apertures in the insulating layer is treated to form a first metallization layer prior to forming the second metallization layer. A method of removing a part of aluminum on the surface of the metallized layer and exposing a part of silicon particles.
【請求項3】第2項記載の方法であって、第1の金属化
層を、アルミニウムは除去するがシリコンは除去しない
エッチング液に曝すことによって処理する方法。
3. The method of claim 2 wherein the first metallization layer is treated by exposing it to an etchant that removes aluminum but not silicon.
JP59024197A 1983-02-10 1984-02-09 Semiconductor device manufacturing method Expired - Lifetime JPH0666313B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46564083A 1983-02-10 1983-02-10
US465640 1983-02-10

Publications (2)

Publication Number Publication Date
JPS59205739A JPS59205739A (en) 1984-11-21
JPH0666313B2 true JPH0666313B2 (en) 1994-08-24

Family

ID=23848579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59024197A Expired - Lifetime JPH0666313B2 (en) 1983-02-10 1984-02-09 Semiconductor device manufacturing method

Country Status (7)

Country Link
JP (1) JPH0666313B2 (en)
KR (1) KR910008104B1 (en)
CA (1) CA1209281A (en)
GB (1) GB2135123B (en)
IT (1) IT1213136B (en)
SE (1) SE501466C2 (en)
YU (1) YU18284A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763064B2 (en) * 1986-03-31 1995-07-05 株式会社日立製作所 Wiring connection method for IC element
JPH0719841B2 (en) * 1987-10-02 1995-03-06 株式会社東芝 Semiconductor device
USRE36475E (en) * 1993-09-15 1999-12-28 Hyundai Electronics Industries Co., Ltd. Method of forming a via plug in a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51112292A (en) * 1975-03-28 1976-10-04 Hitachi Ltd Semiconductor device
JPS55156365A (en) * 1979-05-24 1980-12-05 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
IT8419546A0 (en) 1984-02-09
SE501466C2 (en) 1995-02-20
JPS59205739A (en) 1984-11-21
YU18284A (en) 1987-12-31
GB8402109D0 (en) 1984-02-29
SE8400592L (en) 1984-08-11
KR910008104B1 (en) 1991-10-07
SE8400592D0 (en) 1984-02-06
GB2135123A (en) 1984-08-22
IT1213136B (en) 1989-12-14
KR840008215A (en) 1984-12-13
GB2135123B (en) 1987-05-20
CA1209281A (en) 1986-08-05

Similar Documents

Publication Publication Date Title
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US4481283A (en) Method of manufacturing an integrated capacitor and device obtained by this method
US3597834A (en) Method in forming electrically continuous circuit through insulating layer
US3751292A (en) Multilayer metallization system
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US4434544A (en) Multilayer circuit and process for manufacturing the same
US4520554A (en) Method of making a multi-level metallization structure for semiconductor device
CA1079683A (en) Forming feedthrough connections for multilevel interconnection metallurgy systems
US5281850A (en) Semiconductor device multilayer metal layer structure including conductive migration resistant layers
JPH07101730B2 (en) Method of manufacturing thin film passive circuit and thin film passive circuit manufactured by the method
US4045302A (en) Multilevel metallization process
JPH05343406A (en) Semiconductor device
US3849270A (en) Process of manufacturing semiconductor devices
US6147408A (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
JPS61112356A (en) Formation of through conductor for ic
US4393096A (en) Aluminum-copper alloy evaporated films with low via resistance
US3359467A (en) Resistors for integrated circuits
US4174562A (en) Process for forming metallic ground grid for integrated circuits
JPH0666313B2 (en) Semiconductor device manufacturing method
JPS59144162A (en) Manufacture of thin film circuit
US3728176A (en) Method of causing adherence of glass to gold
JPH07201922A (en) Method for forming solder bump on board
US4261096A (en) Process for forming metallic ground grid for integrated circuits
JPS62245650A (en) Manufacture of multilayer interconnection structure
JPH07170043A (en) Wiring board