SE501466C2 - Methods of preparing a multi-level metal structure on a substrate - Google Patents

Methods of preparing a multi-level metal structure on a substrate

Info

Publication number
SE501466C2
SE501466C2 SE8400592A SE8400592A SE501466C2 SE 501466 C2 SE501466 C2 SE 501466C2 SE 8400592 A SE8400592 A SE 8400592A SE 8400592 A SE8400592 A SE 8400592A SE 501466 C2 SE501466 C2 SE 501466C2
Authority
SE
Sweden
Prior art keywords
layer
silicon
metallization layer
aluminum
insulating layer
Prior art date
Application number
SE8400592A
Other languages
Swedish (sv)
Other versions
SE8400592L (en
SE8400592D0 (en
Inventor
Albert Wayne Fisher
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of SE8400592D0 publication Critical patent/SE8400592D0/en
Publication of SE8400592L publication Critical patent/SE8400592L/en
Publication of SE501466C2 publication Critical patent/SE501466C2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

A semiconductor device (10) having a multi-level metallization structure wherein the first level (26) is of aluminium containing silicon, and the second level (34) is either aluminium or aluminium containing silicon in an amount less than that contained in the first level (26). The two levels (26, 34), where they contact each other, are sintered together, with some of the silicon from the first level (26) being diffused into the second level (34) so that the second level (34) has a region (34a), adjacent the junction between the two levels (26, 34), which has a higher content of silicon than the remaining portion of the second level (34). When making the device (10), the surface of the first level (26), where it is to be joined with the second level (34), is etched to remove some of the aluminium, but not the silicon, which roughens this surface. The second level (34) is applied on this roughened surface, and the device (10) is heated to sinter the two levels (26, 34) together and diffuse the silicon into the second level (34).

Description

501 466 2 ring i flera nivåer. Oxidskiktet bildar ett isolerande skikt mellan de båda metalliseringsskikten så att man erhåller en stor resistans där de båda skikten gör kontakt med varandra. Ett försök att minska det höga kontaktmotståndet genom att öka kontaktytan har gjorts genom att man har bringat ytan hos öpp- ningarna i det isolerande skiktet mellan metallskikten att bli större än linjebredden hos det begränsade metallskiktet. Genom att upphetta organet till ca 400°C för att bryta upp aluminium- oxiden och sintra saman de båda skikten erhåller man en ytter- ligare minskning av motståndet. Det har emellertid visat sig att detta inte helt avlägsnar oxiden, varför kontaktmotståndet är ännu högre än om ingen oxid förekommer. Dessutom gäller att överetsning av dielektriket för att bilda den mer än normalt stora kontaktöppningen åstadkommer underskärning av dielektri- ket. Underskurna kanter medför dålig stegtäckning i skikt som utfälls senare. 501 466 2 ring in several levels. The oxide layer forms an insulating layer between the two metallization layers so that a large resistance is obtained where the two layers make contact with each other. An attempt has been made to reduce the high contact resistance by increasing the contact area by making the surface of the openings in the insulating layer between the metal layers larger than the line width of the limited metal layer. By heating the member to about 400 ° C to break up the alumina and sinter the two layers together, a further reduction of the resistance is obtained. However, it has been found that this does not completely remove the oxide, so the contact resistance is even higher than if no oxide is present. In addition, over-etching of the dielectric to form the larger-than-normal contact opening causes the dielectric to be undercut. Undercut edges result in poor step coverage in layers that precipitate later.

Uppfinningen komer att beskrivas i detalj i det följ- ande under hänvisning till bifogade ritning, på vilken fig 1 visar en tvärsektionsvy av ett halvledarorgan på vilket sättet enligt föreliggande uppfinning är tillämpat och fig 2-5 är tvär- sektionsvyer som åskådliggör de skilda momenten i sättet enligt föreliggande uppfinning för framställning av det i fig 1 visade halvledarorganet.The invention will be described in detail in the following with reference to the accompanying drawing, in which Fig. 1 shows a cross-sectional view of a semiconductor device in which the method according to the present invention is applied and Figs. 2-5 are cross-sectional views illustrating the various steps in the method of the present invention for manufacturing the semiconductor device shown in Fig. 1.

Fig 1 åskådliggör ett halvledarorgan med den generella beteckningen 10, på vilket sättet enligt föreliggande uppfinning är tillämpat. Halvledarorganet 10 inkluderar ett substrat av ett enkristallhalvledarmaterial, såsom kisel, med en huvudyta 14. I substratet 12 och längs ytan 14 finns skilda aktiva och passiva organ, såsom transistorer, dioder och motstånd, vilka skall anslutas elektriskt i en önskad kretskoppling. Såsom exempel på sådana organ kan nämnas områdena 16 och 18 som kan vara av annan konduktivitetstyp än vad som gäller för substratet 12 eller av samma konduktivitetstyp men ha olika resistivitet. På substra- tets 12 yta 14 finns ett första skikt 20 av ett isolerande ma- terial, såsom kiseldioxid. Ett par öppningar 22 och 24 sträcker sig igenom det första isolerande skiktet 20 till de respektive områdena 16 och 18. Ett första strömledande skikt 26 finns på en del av det första isolerande skiktet 20 och sträcker sig in i 501 466 3 öppningen 22 för att därvid bringas i kontakt med området 16.Fig. 1 illustrates a semiconductor device with the general designation 10, in which the method according to the present invention is applied. The semiconductor means 10 includes a substrate of a single crystal semiconductor material, such as silicon, having a major surface 14. In the substrate 12 and along the surface 14 there are various active and passive means, such as transistors, diodes and resistors, which are to be electrically connected in a desired circuit. Examples of such means are the areas 16 and 18 which may be of a different conductivity type than that of the substrate 12 or of the same conductivity type but have different resistivity. On the surface 14 of the substrate 12 there is a first layer 20 of an insulating material, such as silica. A pair of openings 22 and 24 extend through the first insulating layer 20 to the respective areas 16 and 18. A first current conducting layer 26 is provided on a portion of the first insulating layer 20 and extends into the opening 22 to thereby brought into contact with the area 16.

Det första strömledande skiktet 26 består av aluminium vari ingår kisel, företrädesvis upptill ca 3 procent kisel.The first current-conducting layer 26 consists of aluminum which includes silicon, preferably up to about 3 percent silicon.

Ett andra isolerande skikt 28 sträcker sig över det första strömledande skiktet 26 och den del av det första isole- rande skiktet 20 som inte är täckt av det första strömledande skiktet 26. Det andra isolerande skiktet 28 kan bestå av ett oorganiskt material, såsom kiseldioxid eller kiselnitrit, eller av ett organiskt material, såsom en polyimid. Två öppningar 30 och 32 sträcker sig genom det andra isolerande skiktet 28. öppningen 30 sträcker sig till det första strömledande skiktet 26, och öppningen 32 ligger i linje med öppningen 24 i det första isolerande skiktet 20 som sträcker sig till området 18.A second insulating layer 28 extends over the first conductive layer 26 and the part of the first insulating layer 20 which is not covered by the first conductive layer 26. The second insulating layer 28 may consist of an inorganic material, such as silica or silicon nitrite, or of an organic material, such as a polyimide. Two openings 30 and 32 extend through the second insulating layer 28. The opening 30 extends to the first conductive layer 26, and the opening 32 is aligned with the opening 24 in the first insulating layer 20 extending to the area 18.

Ett andra strömledande skikt 34 är beläget över en del av det andra isolerande skiktet 28 och sträcker sig in i öppningen 30 för att bringas i kontakt med det första strömledande skiktet 26 och genom de i linje med varandra liggande öppningarna 32 och 24 för att bringas i kontakt med området 18. Det andra strömledande skiktet 34 utgörs antingen av aluminium eller av aluminium som innehåller kisel i en mängd som är mindre än mängden som ingår i det första strömledande skiktet 26. De strömledande skikten 26 och 34 är begränsade så att de bildar sammankopplande remsor för att elektriskt förbinda de skilda organen i substratet 12, såsom områdena 16 och 18, och för att åstadkomma förbindningar till avslutningar för halvledarorganet 10. Såsom kommer att förklaras mera i detalj nedan har det andra strömledande skiktet 34 en sintrad gränsyta mot det första strömledande skiktet 26, var- jämte det har ett område intill gränsytan vilket innehåller en större mängd kisel än mängden som ingår i den återstående delen av det andra strömledande skiktet 34. Härigenom erhålls en gkontakt med lågt motstånd mellan de båda strömledande skikten 26 och 34.A second conductive layer 34 is located over a portion of the second insulating layer 28 and extends into the opening 30 to contact the first conductive layer 26 and through the aligned openings 32 and 24 to be brought into contact. contact with the area 18. The second conductive layer 34 is either aluminum or aluminum containing silicon in an amount less than the amount contained in the first conductive layer 26. The conductive layers 26 and 34 are limited so as to form interconnecting strips for electrically connecting the various members of the substrate 12, such as areas 16 and 18, and for providing connections to terminations of the semiconductor member 10. As will be explained in more detail below, the second current conducting layer 34 has a sintered interface with the first current conducting layer 26, and it has an area adjacent to the interface which contains a larger amount of silicon than the amount contained in the the remaining part of the second current-conducting layer 34. This results in a low-resistance contact between the two current-conducting layers 26 and 34.

För framställning av halvledarorganet 10 medelst sättet enligt föreliggande uppfinning bildas områdena 16 och 18*i substratet 12 under användning av konventionell halvledartekno- logi, exempelvis genom jonimplantation eller diffusion. Det första isolerande skiktet 20 bildas därefter på ytan 14. Om det första isolerande skiktet 20 består av kiseldioxid kan det odlas 501 466 4 på ytan 14 genom att ytan 14 utsätts för syre eller ånga vid en temperatur av mellan ca 800°C och 1200°C. Öppningen 22 bildas sedan i det första isolerande skiktet 20. Detta kan ske genom att man pålägger ett skikt av en fotoresist på hela ytan hos det första isolerande skiktet 20 och ger det ett mönster där öpp- ningen 22 skall bildas under användning av konventionella foto- litografiska metoder. Den exponerade delen av det första isole- rande skiktet avlägsnas därefter med hjälp av ett lämpligt etsmedel, såsom buffrad fluorvätesyra för kiseldioxid.To fabricate the semiconductor device 10 by the method of the present invention, regions 16 and 18 * are formed in the substrate 12 using conventional semiconductor technology, for example, by ion implantation or diffusion. The first insulating layer 20 is then formed on the surface 14. If the first insulating layer 20 consists of silica, it can be grown on the surface 14 by exposing the surface 14 to oxygen or steam at a temperature of between about 800 ° C and 1200 °. C. The aperture 22 is then formed in the first insulating layer 20. This can be done by applying a layer of a photoresist to the entire surface of the first insulating layer 20 and giving it a pattern where the aperture 22 is to be formed using conventional photoresist. lithographic methods. The exposed part of the first insulating layer is then removed by means of a suitable etchant, such as buffered hydrofluoric acid for silica.

Det första strömledande skiktet 26 bildas därpå. Detta uppnås genom att man påför ett skikt av det kiselhaltiga alumi- niumet på hela ytan hos det första isolerande skiktet 20 och i öppningen 22 med användning av en godtycklig konventionell ut- fällningsmetod, såsom förångning i vakuum eller förstoftning.The first current conducting layer 26 is formed thereon. This is achieved by applying a layer of the silicon-containing aluminum to the entire surface of the first insulating layer 20 and in the opening 22 using any conventional precipitation method, such as evaporation in a vacuum or sputtering.

Ett mönstrat skikt av fotoresist bildas över den del av det ki- selhaltiga aluminiumet som skall bilda det första strömledande skiktet 26 med användning av konventionella fotolitografiska metoder. Den obelagda delen av det kiselhaltiga aluminiumskik- tet avlägsnas därefter med tillämpning av en lämplig etsnings- teknologi, såsom plasmaetsning eller våt kemisk etsning med så- dana lösningar som 20 delar H3P04 till 1 del HNO3 vid ca 50°C.A patterned layer of photoresist is formed over the portion of the silicon-containing aluminum that is to form the first current-conducting layer 26 using conventional photolithographic methods. The uncoated portion of the silicon-containing aluminum layer is then removed using a suitable etching technology, such as plasma etching or wet chemical etching with such solutions as 20 parts H 3 PO 4 to 1 part HNO 3 at about 50 ° C.

Fotoresistskiktet avlägsnas därpå.The photoresist layer is then removed.

Såsom är visat i fig 3 påförs därefter det andra isole- rande skiktet 28 över det första strömledande skiktet 26 och den frilagda delen av det första isolerande skiktet 20. Om det andra isolerande skiktet består av ett oorganiskt material, såsom kiseldioxid eller kiselnitrid, kan det påföras med hjälp av en konventionell kemisk ångutfällningsmetod där organet exponeras för en gas som innehåller elementen i det andra isolerande skik- tet och upphettas så att gasen bringas att reagera och därvid utfäller det aktuella materialet. Om det andra isolerande skik- tet 28 består av ett oorganiskt material, såsom en polyimid, kan den påföras genom målning eller spinning och därefter härdas. Öppningarna 30 och 32 bildas därpå genom det andra isolerande skiktet 28 genom att man anordnar ett skikt av fotoresist över ytan hos det andra isolerande skiktet 28 och under användning av konventionella fotolitografiska metoder bildar mönster i det- samma på de ställen där öppningarna 30 och 32 skall framställas. 501 466 5 De exponerade delarna av det andra isolerande skiktet 28 av- lägsnas därpå under utnyttjande av en lämplig etsningsmetod för det aktuella materialet som används för det andra isolerande skiktet 28. Öppningen 24 i det första isolerande skiktet 20 kan sedan framställas genom att man etsar den vid öppningens 32 botten i det andra isolerande skiktet 28 frilagda ytan hos det första isolerande skiktet 20. Om det andra isolerande skiktet 28 består av samma material som det första isolerande skiktet 24 kommer när öppningen 32 bildas etsningsmetoden automatiskt också att utföra etsning genom det första isolerande skiktet 20 så att man erhåller öppningen 24. Om emellertid det andra isole- rande skiktet 28 består av ett material som skiljer sig från materialet i det första isolerande skiktet 20 används en lämplig etsningsmetod för att bilda öppningen 24 sedan öppningen 32 har framställts.As shown in Fig. 3, the second insulating layer 28 is then applied over the first conductive layer 26 and the exposed portion of the first insulating layer 20. If the second insulating layer consists of an inorganic material, such as silica or silicon nitride, it may is applied by means of a conventional chemical vapor deposition method where the means is exposed to a gas containing the elements of the second insulating layer and heated so that the gas is caused to react and thereby precipitates the material in question. If the second insulating layer 28 consists of an inorganic material, such as a polyimide, it can be applied by grinding or spinning and then cured. The apertures 30 and 32 are then formed through the second insulating layer 28 by applying a layer of photoresist over the surface of the second insulating layer 28 and using conventional photolithographic methods forming patterns therein at the locations where the apertures 30 and 32 are to be formed. be produced. The exposed portions of the second insulating layer 28 are then removed using a suitable etching method for the actual material used for the second insulating layer 28. The opening 24 in the first insulating layer 20 can then be made by etching. the surface of the first insulating layer 20 exposed at the bottom of the opening 32 in the second insulating layer 28. If the second insulating layer 28 consists of the same material as the first insulating layer 24, when the opening 32 is formed, the etching method will automatically perform etching through the first insulating layer 20 so as to obtain the opening 24. However, if the second insulating layer 28 consists of a material different from the material of the first insulating layer 20, a suitable etching method is used to form the opening 24 after the opening 32 has been made.

Ytan hos det första strömledande skiktet 26 vilken är frilagd vid öppningens 30 botten i det andra isolerande skiktet 28 utsätts sedermera för ett etsmedel som etsar aluminium men inte kisel. Såsom är visat i fig 4 medför detta att en del av aluminiumet etsas bort vid den frilagda ytan, varvid kiselpar- tiklar 36 kvarstår och skjuter ut från den frilagda ytan. Före- trädesvis avlägsnas ca 1000 Å av aluminiumet från den frilagda ytan så att man erhåller en skrovlig yta som är bildad av de utskjutande kiselpartiklarna 76. Bland etsmedel som har visat sig vara lämpliga för detta ändamål kan nämnas blandningar av H3PO4 och HNO3, buffrad fluorvätesyra, utspädd fluorvätesyra, och lösningar av H20, HF och CuSO4. Blandningen som innehåller CuS04 har visat sig arbeta särskilt väl, eftersom koppar pläte- ras på kiselpartiklarna efter hand som de friläggs och, beroende på kiselpartiklarnas storlek och täthet, begränsar etsningen av aluminiumet. Den kopparpläterade ytan nedsänks därefter i HNO3 för borttagning av kopparn och för friläggning av en yta med en hög täthet av kiselpartiklar. Detta etsningsmoment medför att eventuell aluminiumoxid som finns på den frilagda ytan avlägsnas och ger också upphov till en skrovlig yta.The surface of the first current-conducting layer 26 which is exposed at the bottom of the opening 30 in the second insulating layer 28 is later exposed to an etchant which etches aluminum but not silicon. As shown in Fig. 4, this means that a part of the aluminum is etched away at the exposed surface, whereby silicon particles 36 remain and protrude from the exposed surface. Preferably, about 1000 Å of the aluminum is removed from the exposed surface to obtain a rough surface formed by the protruding silicon particles 76. Among etchants which have been found to be suitable for this purpose may be mentioned mixtures of H3PO4 and HNO3, buffered hydrofluoric acid , dilute hydrofluoric acid, and solutions of H 2 O, HF and CuSO 4. The mixture containing CuSO 4 has been found to work particularly well, since copper is plated on the silicon particles as they are exposed and, depending on the size and density of the silicon particles, limits the etching of the aluminum. The copper-plated surface is then immersed in HNO3 to remove the copper and to expose a surface with a high density of silicon particles. This etching moment means that any alumina present on the exposed surface is removed and also gives rise to a rough surface.

Det andra strömledande skiktet 34 bildas därefter genom att ett skikt av aluminium eller aluminium som innehåller en mängd kisel som är mindre än mängden som ingår i det första so1 466- 6 strömledande skiktet 26 utfälls på hela ytan hos det andra isolerande skiktet 28 och i öppningarna 30, 32 och 24. Metall- skiktet begränsas därefter så att det bildar det andra ström- ledande skiktet 34 genom att en fotoresist anbringas över me- tallskiktet och ges ett sådant mönster att den endast täcker den del av metallskiktet som skall bilda det andra strömledande skiktet 34. Den otäckta delen av metallskiktet avlägsnas därpå genom användning av en lämplig etsningsmetod.The second conductive layer 34 is then formed by depositing a layer of aluminum or aluminum containing an amount of silicon less than the amount contained in the first conductive layer 26 on the entire surface of the second insulating layer 28 and in the openings. 30, 32 and 24. The metal layer is then limited to form the second conductive layer 34 by applying a photoresist over the metal layer and giving such a pattern that it covers only the part of the metal layer which is to form the second conductive layer. layer 34. The uncovered portion of the metal layer is then removed using a suitable etching method.

Organet 10 upphettas därpå vid en temperatur av ca 400°C så att det andra strömledande skiktet 34 sintras vid det första strömledande skiktet 26. Under sintringen löses kisel- partiklarna 36 hos det första strömledande skiktet 26 i det andra strömledande skiktet, varjämte ytterligare kisel diffun- derar från det första strömledande skiktet 26 in i det andra strömledande skiktet 34 som innehåller mindre kisel än den mängd kisel som ingår i det första strömledande skiktet 26. Aluminium- kisel fyller områdena där kiseln tidigare har varit belägen vid gränsytan mellan de båda strömledande skikten. Såsom framgår av fig 5 erhåller man på detta sätt vid gränsytan mellan det andra strömledande skiktet 34 och det första strömledande skiktet 26 ett område 34a i det andra strömledande skiktet 34, vilket område innehåller mera kisel än vad som ingår i den återstående delen av det andra strömledande skiktet 34. Denna sintring av de båda strömledande skikten 26 och 34 ger upphov till en god elektrisk kontakt mellan de båda skikten. Vidare bryter diffun- deringen av kiseln genom gränsytan också upp en eventuell oxid som har bildats på det frilagda aluminiumet och eftersom över- sidan på det första strömledande skiktet 26 har en hög täthet av kiselpartiklar kommer den aluminiumyta som exponeras för oxide- ring att minskas i betydande grad. Alla dessa faktorer tjänar till att åstadkoma en god kontakt med lågt motstånd, och denna kontakt med lågt motstånd kan uppnås med mycket ringa ytkontakt- områden.The member 10 is then heated at a temperature of about 400 ° C so that the second conductive layer 34 is sintered at the first conductive layer 26. During sintering, the silicon particles 36 of the first conductive layer 26 are dissolved in the second conductive layer, and further silicon diffun from the first conductive layer 26 into the second conductive layer 34 which contains less silicon than the amount of silicon contained in the first conductive layer 26. Aluminum silicon fills the areas where the silicon has previously been located at the interface between the two conductive layers . As shown in Fig. 5, in this way, at the interface between the second conductive layer 34 and the first conductive layer 26, an area 34a in the second conductive layer 34 is obtained, which area contains more silicon than is included in the remaining part of the second current conducting layer 34. This sintering of the two current conducting layers 26 and 34 gives rise to a good electrical contact between the two layers. Furthermore, the diffusion of the silicon through the interface also breaks up any oxide that has formed on the exposed aluminum and since the top of the first conductive layer 26 has a high density of silicon particles, the aluminum surface exposed to oxidation will be reduced in significant degree. All these factors serve to achieve a good contact with low resistance, and this contact with low resistance can be achieved with very small surface contact areas.

De nedan följande exemplen skall ges för att ytterliga- re åskådliggöra föreliggande uppfinning, och de får inte på något sätt tolkas så att uppfinningen begränsas utöver ramen för bifogade patentkrav. 501 46-6- Exempel I En grupp testmönsterorgan framställdes, varvid varje organ bildades genom att ett skikt av kiseldioxid först odlades på en yta av ett enkristallkiselsubstrat genom att substratet upphettades i ånga vid den ungefärliga temperaturen ll00°C. Ett första metallskikt påfördes kiseldioxidskiktet medelst förstoft- ning. Det första metallskiktet begränsades sedan så att man erhöll fyrtiofem (45) öar av metallen, varvid varje ö hade storleken 32 pm x 70 pm. Ett skikt av kvartsglas innehållande 3 viktprocent fosfor utfälldes över substratet och den första metallön medelst ett kemiskt ångutfällningsförlopp vid atmos- färstryck. Nittio (90) öppningar, var och en med måtten ca 10 pm x 10 pm, etsades genom fosforn-kvartsglaset till den första metallön under användning av buffrad fluorvätesyra. Öppningarna var så anordnade, att det fanns två öppningar till varje metallö, varvid öppningarna låg på lika inbördes avstånd tvärs över öarna och låg på lika inbördes avstånd från ö till ö. Öppningarna etsades tillräckligt lång tid för att ytan hos de första metallöarna vid botten på varje öppning skulle etsas. Ett andra metallskikt utfälldes därefter medelst förstoftning över glasskiktet och i öppningarna så att kontakt gjordes med de första öarna. Det andra metallskiktet begränsades så att det bildade ett flertal öar, av vilka var och en hade storleken 32 pm x 70 pm, varvid varje ö sträckte sig från en öppning till den ena av de första öarna till en öppning till en angränsande första ö. De andra öarna inkopplade således de första öarna elektriskt i serie, varvid kontakterna mellan de andra öarna och de första öarna ingick. Organen upphettades därpå vid 450°C under 4 timar så att de andra öarna brändes fast vid de första öarna.The following examples are provided to further illustrate the present invention, and are not to be construed as limiting the invention beyond the scope of the appended claims. Example I A group of test pattern members was prepared, each member being formed by first culturing a layer of silica on a surface of a single crystal silica substrate by heating the substrate in steam at the approximate temperature of 100 ° C. A first metal layer was applied to the silica layer by sputtering. The first metal layer was then limited to give forty-five (45) islands of the metal, each island having a size of 32 μm x 70 μm. A layer of quartz glass containing 3% by weight of phosphorus was precipitated over the substrate and the first metal solution by means of a chemical vapor precipitation process at atmospheric pressure. Ninety (90) orifices, each measuring about 10 microns x 10 microns, were etched through the phosphor-quartz glass to the first metal ion using buffered hydrofluoric acid. The openings were arranged so that there were two openings to each metal island, the openings being equidistant across the islands and equidistant from island to island. The openings were etched long enough for the surface of the first metal islands at the bottom of each opening would be etched. A second metal layer was then precipitated by sputtering over the glass layer and in the openings so that contact was made with the first islands. The second metal layer was limited to form a plurality of islands, each of which had a size of 32 μm x 70 μm, each island extending from an opening to one of the first islands to an opening to an adjacent first island. the other islands thus connected the first islands electrically in series, the contacts between the second islands and the first islands being included. The organs were then heated at 450 ° C for 4 hours so that the other islands were burned to the first islands.

I alla de framställda organen användes aluminium såsom det andra metallskiktet för att bilda de andra öarna. I en del av organen hade det andra av aluminium bestående metallskiktet tjockleken 1 pm, medan i andra organ det andra av aluminium be- stående metallskiktet hade tjockleken 2 pm. I en del av organen bestod det första metallskiktet av aluminium. I andra organ be- stod det första metallskiktet av aluminium som innehöll 1 pro- cent kisel, medan i en del av organen det första metallskiktet 501 466 8 utgjordes av aluminium innehållande 2 procent kisel.In all the means produced, aluminum was used as the second metal layer to form the other islands. In one part of the members the second aluminum layer made of aluminum had a thickness of 1 μm, while in other means the other metal layer consisting of aluminum had a thickness of 2 μm. In some of the members, the first metal layer consisted of aluminum. In other bodies, the first metal layer consisted of aluminum, which contained 1 per cent silicon, while in some parts the first metal layer 501 466 8 consisted of aluminum containing 2 per cent silicon.

Motståndet hos de seriekopplade öarna uppmättes för varje enskilt organ. Den uppmätta resistansen delades med 90, dvs. antalet kontakter mellan de första och andra öarna, för att man skulle fastställa det genomsnittliga kontaktmotståndet vid varje gränsyta mellan de första och andra öarna plus motståndet hos metalledningen mellan kontaktpunkterna. Tabell 1 visar den genomsnittliga resistansen för vart och ett av organen.The resistance of the series-connected islands was measured for each individual organ. The measured resistance was divided by 90, ie. the number of contacts between the first and second islands, in order to determine the average contact resistance at each interface between the first and second islands plus the resistance of the metal line between the contact points. Table 1 shows the average resistance of each of the organs.

TABELL 1 Metall Resistans (Första skiktet/andra skiktet) (ohm) Al/Al För stor för att mätas A1-si (12)/A1 (1y) 0,177 A1-si (1%)/A1 (zy) 0,136 Al-Si (2%)/Al (ly) 0,168 Al-Si (2%)/Al (Zp) 0,0875 Exempel II En grupp testmönsterorgan framställdes på det i exem- pel I beskrivna sättet bortsett från att öppningarna genom fosforn-kvartsglaset hade en storlek av ca 15 pm x 15 pm.TABLE 1 Metal Resistance (First layer / second layer) (ohm) Al / Al Too large to measure A1-si (12) / A1 (1y) 0.177 A1-si (1%) / A1 (zy) 0.136 Al-Si (2%) / Al (ly) 0.168 Al-Si (2%) / Al (Zp) 0.0875 Example II A group of test pattern means was prepared in the manner described in Example I except that the openings through the phosphor-quartz glass had a size of about 15 pm x 15 pm.

Tabell 2 visar den genomsnittliga resistansen för vart och ett av organen.Table 2 shows the average resistance of each of the organs.

TABELL 2 Metall Resistans (Första skiktet/andra skiktet) (ohm) Al/Al 0,153 A1-si (1%)/A1 (1y) 0,113 Al-Si (l%)/Al (Zy) 0,092 Al-Si (2%)/Al (ly) 0,1 A1-si (2%)/A1 (zp) 0,061 Exempel III En grupp testmönsterorgan framställdes på det i exem- pel I beskrivna sättet bortsett från att öppningarna genom fosforn-kvartsglaset hade en storlek av ca 20 pm x 20 pm.TABLE 2 Metal Resistance (First layer / second layer) (ohm) Al / Al 0.153 Al-si (1%) / Al (1y) 0.113 Al-Si (1%) / Al (Zy) 0.092 Al-Si (2% ) / Al (ly) 0.1 A1-si (2%) / A1 (zp) 0.061 Example III A group of test pattern means was prepared in the manner described in Example I except that the openings through the phosphor-quartz glass had a size of approx. 20 pm x 20 pm.

Tabell 3 visar den genomsnittliga resistansen för vart och ett av organen. 501.466 9 TABELL 3 Metall Resistans (Första skiktet/andra skiktet) (ohm) Al/Al 0,128 Al-sl (ln/Al (lg) 0,1 Al-S1 (l%)/Al (2y) 0,073 Al-Si (2%)/Al (ly) 0,091 Al-si (2%)/A1 (zp) 0,053 Av de ovan givna tabellerna ser man att de organ i vilka det kiselhaltiga aluminiumet användes såsom den första metallen hade lägre kontaktmotstånd än organen i vilka båda metallskikten bestod av aluminium. Vidare gäller att ju högre kiselhalt som det första metallskiktet har desto lägre blir kontaktmotståndet. Förutom detta gäller att ju tjockare det andra aluminiumskiktet är desto lägre blir kontaktmotståndet.Table 3 shows the average resistance of each of the organs. 501.466 TABLE 3 Metal Resistance (First layer / second layer) (ohm) Al / Al 0.128 Al-sl (ln / Al (lg) 0.1 Al-S1 (1%) / Al (2y) 0.073 Al-Si ( 2%) / Al (ly) 0.091 Al-si (2%) / A1 (zp) 0.053 From the tables given above it can be seen that the means in which the silicon-containing aluminum was used as the first metal had lower contact resistance than the means in which both The metal layers consisted of aluminum, and the higher the silicon content of the first metal layer, the lower the contact resistance, and the thicker the second aluminum layer, the lower the contact resistance.

Claims (5)

501 466 10 PATENTKRAV501 466 10 PATENT CLAIMS 1. l. Sätt att framställa en uppbyggnad av metaller i flera nivåer på ett substrat (l2),' k ä n n e t e c k n a t därav, att det innefattar momenten att bilda ett första metallise- ringsskikt (26) av aluminium som innehåller upp till 3 procent kisel över en yta (14) hos substratet (12), att bilda ett skikt (28) av ett isolerande material över det första metalliserings- skiktet (26), att bilda en öppning (30) genom det isolerande skiktet (28) till det första metalliseringsskiktet (26), att bilda ett andra metalliseringsskikt (34) av aluminium som innehåller kisel i en mängd som är mindre än mängden som ingår i det första metalliseringsskiktet (26) över det isolerande skiktet (28) och i öppningen (30) för att bringas i kontakt med det första metalliseringsskiktet (26), och att upphetta metal- liseringsskikten (26, 34) så att de båda skikten (26, 34) sintras samman vid sin övergång inom öppningen (30) i det isolerande skiktet (28) och så att en del av kiseln bringas att diffundera från det första metalliseringsskiktet (26) in i det andra metalliseringsskiktet (34).1. A method of producing a multi-level metal structure on a substrate (12), characterized in that it comprises the steps of forming a first metallization layer (26) of aluminum containing up to 3 percent silicon. over a surface (14) of the substrate (12), forming a layer (28) of an insulating material over the first metallization layer (26), forming an opening (30) through the insulating layer (28) to the first the metallization layer (26), to form a second metallization layer (34) of aluminum containing silicon in an amount less than the amount contained in the first metallization layer (26) over the insulating layer (28) and in the opening (30) to contacting the first metallization layer (26), and heating the metallization layers (26, 34) so that the two layers (26, 34) are sintered together at their transition within the opening (30) in the insulating layer (28) and so that part of the silicon is caused to diffuse from them t the first metallization layer (26) into the second metallization layer (34). 2. Sätt enligt krav l, k ä n n e t e c k n a t därav, att innan det andra metalliseringsskiktet (34) bildas, behand- las ytan hos det första metalliseringsskiktet (26) i öppningen (30) i det isolerande skiktet (28) så, att en del av aluminiu- met avlägsnas och en del av kiselpartiklarna friläggs vid ytan hos det första metalliseringsskiktet (26).2. A method according to claim 1, characterized in that before the second metallization layer (34) is formed, the surface of the first metallization layer (26) is treated in the opening (30) in the insulating layer (28) so that a part of the aluminum is removed and a part of the silicon particles is exposed at the surface of the first metallization layer (26). 3. Sätt enligt krav 2, k ä n n e t e c k n a t därav, att det första metalliseringsskiktet (26) behandlas genom att det utsätts för ett etsmedel som avlägsnar aluminium men inte kisel. Q _3. A method according to claim 2, characterized in that the first metallization layer (26) is treated by being exposed to an etchant which removes aluminum but not silicon. Q _ 4. Sätt att framställa en uppbyggnad av metaller i flera nivåer på ett substrat (12), k ä n n e t e c k n a t därav, att det innefattar momenten att bilda ett första metallise- ringsskikt (26) av aluminium som innehåller upp till 3% kisel över en yta (14) hos substratet (12), att bilda ett skikt (28) av ett isolerande material över det första metalliseringsskik- tet (26), att bilda en öppning (30) genom det isolerande skik- tet (28) till det första metalliseringsskiktet (26), att be- handla ytan hos det första metalliseringsskiktet (26) i öpp- ¿1i 501 466V ningen (30) i det isolerande skiktet (28) så, att en del av aluminiumet avlägsnas och en del av kiselpartiklarna friläggs vid ytan hos det första metalliseringsskiktet (26§, att bilda ett andra metalliseringsskikt (34) av antingen aluminium eller aluminium som innehåller kisel i en mängd som är mindre än mängden som ingår i det första metalliseringsskiktet (26) över detpisolerande skiktet (28) och i öppningen (30) för att bring- as i kontakt med det första metalliseringsskiktet (26), och att upphetta metalliseringsskikten (26, 34) för sammansintring av de båda skikten (26, 34) vid dessas övergång inom öppningen (30) i det isolerande skiktet så att en del av kiseln bringas att diffundera från det första metalliseringsskiktet (26) in i det andra metalliseringsskiktet (34).4. A method of producing a multi-level metal structure on a substrate (12), characterized in that it comprises the steps of forming a first metallization layer (26) of aluminum containing up to 3% silicon over a surface. (14) of the substrate (12), forming a layer (28) of an insulating material over the first metallization layer (26), forming an opening (30) through the insulating layer (28) to the first metallization layer (26), treating the surface of the first metallization layer (26) in the opening (30) in the insulating layer (28) so that a part of the aluminum is removed and a part of the silicon particles is exposed at the surface. of the first metallization layer (26s), to form a second metallization layer (34) of either aluminum or aluminum containing silicon in an amount less than the amount contained in the first metallization layer (26) over the insulating layer (28) and in the opening (30) to be brought in contacting the first metallization layer (26), and heating the metallization layers (26, 34) to sinter the two layers (26, 34) at their transition within the opening (30) in the insulating layer so that a part of the silicon is caused to diffuse from the first metallization layer (26) into the second metallization layer (34). 5. Sätt enligt krav 4, k ä nun e t e c k n a t därav, att det första metalliseringsskiktet (26) behandlas genom att det utsätts för ett etsmedel som avlägsnar aluminium men inte kisel.5. A method according to claim 4, characterized in that the first metallization layer (26) is treated by being exposed to an etchant which removes aluminum but not silicon.
SE8400592A 1983-02-10 1984-02-06 Methods of preparing a multi-level metal structure on a substrate SE501466C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US46564083A 1983-02-10 1983-02-10

Publications (3)

Publication Number Publication Date
SE8400592D0 SE8400592D0 (en) 1984-02-06
SE8400592L SE8400592L (en) 1984-08-11
SE501466C2 true SE501466C2 (en) 1995-02-20

Family

ID=23848579

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8400592A SE501466C2 (en) 1983-02-10 1984-02-06 Methods of preparing a multi-level metal structure on a substrate

Country Status (7)

Country Link
JP (1) JPH0666313B2 (en)
KR (1) KR910008104B1 (en)
CA (1) CA1209281A (en)
GB (1) GB2135123B (en)
IT (1) IT1213136B (en)
SE (1) SE501466C2 (en)
YU (1) YU18284A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763064B2 (en) * 1986-03-31 1995-07-05 株式会社日立製作所 Wiring connection method for IC element
JPH0719841B2 (en) * 1987-10-02 1995-03-06 株式会社東芝 Semiconductor device
USRE36475E (en) 1993-09-15 1999-12-28 Hyundai Electronics Industries Co., Ltd. Method of forming a via plug in a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51112292A (en) * 1975-03-28 1976-10-04 Hitachi Ltd Semiconductor device
JPS55156365A (en) * 1979-05-24 1980-12-05 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
CA1209281A (en) 1986-08-05
JPH0666313B2 (en) 1994-08-24
GB8402109D0 (en) 1984-02-29
GB2135123A (en) 1984-08-22
SE8400592L (en) 1984-08-11
SE8400592D0 (en) 1984-02-06
KR910008104B1 (en) 1991-10-07
GB2135123B (en) 1987-05-20
IT8419546A0 (en) 1984-02-09
IT1213136B (en) 1989-12-14
JPS59205739A (en) 1984-11-21
KR840008215A (en) 1984-12-13
YU18284A (en) 1987-12-31

Similar Documents

Publication Publication Date Title
US3290753A (en) Method of making semiconductor integrated circuit elements
US3890636A (en) Multilayer wiring structure of integrated circuit and method of producing the same
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US3988824A (en) Method for manufacturing thin film circuits
US3680206A (en) Assemblies of semiconductor devices having mounting pillars as circuit connections
USRE27287E (en) Method op fabricating semiconductor contacts
US4520554A (en) Method of making a multi-level metallization structure for semiconductor device
US3586922A (en) Multiple-layer metal structure and processing
GB1564763A (en) Process for fabricating a semiconductor device with multi-layered metalizations
US3562040A (en) Method of uniformally and rapidly etching nichrome
IL30464A (en) Method of fabricating semiconductor contact and device made by said method
EP0103855B1 (en) Process for integrated circuit metallization with low via resistance
US4191938A (en) Cermet resistor trimming method
US4111775A (en) Multilevel metallization method for fabricating a metal oxide semiconductor device
US5661341A (en) Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method
SE501466C2 (en) Methods of preparing a multi-level metal structure on a substrate
US3359467A (en) Resistors for integrated circuits
US3836446A (en) Semiconductor devices manufacture
US3783056A (en) Technique for the fabrication of an air isolated crossover
US3956820A (en) Method of manufacturing a semiconductor device having a lead bonded to a surface thereof
US3559003A (en) Universal metallurgy for semiconductor materials
US3615874A (en) Method for producing passivated pn junctions by ion beam implantation
US4023258A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
JPH11100690A (en) Fine structure and its production
US3774079A (en) Monolithically fabricated tranistor circuit with multilayer conductive patterns