JPH0661448A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法

Info

Publication number
JPH0661448A
JPH0661448A JP3006363A JP636391A JPH0661448A JP H0661448 A JPH0661448 A JP H0661448A JP 3006363 A JP3006363 A JP 3006363A JP 636391 A JP636391 A JP 636391A JP H0661448 A JPH0661448 A JP H0661448A
Authority
JP
Japan
Prior art keywords
high dielectric
dielectric film
film
hydrogen
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3006363A
Other languages
English (en)
Inventor
Naoto Matsuo
直人 松尾
Shozo Okada
昌三 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3006363A priority Critical patent/JPH0661448A/ja
Publication of JPH0661448A publication Critical patent/JPH0661448A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 高誘電体膜中のリーク電流を阻止し、高誘電
体膜を薄膜化しても比誘電率が低下することのない半導
体記憶装置およびその製造方法を提供する。 【構成】 Ta(OC2 5 5 14に水素ラジカル1
5を反応させて、炭素原子,水素原子が脱離したTa層
19を形成し、その後、酸素ラジカル20により酸化反
応を行うという操作を数回繰り返して高誘電体膜となる
Ta2 5 膜11を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体記憶装置およ
びその製造方法に関し、特にダイナミック・ランダム・
アクセス・メモリ(以下「dRAM」という)装置およ
びその製造方法に係るものである。
【0002】
【従来の技術】従来のdRAM装置としては、例えば特
開昭62-219659 号公報に示されている。図5は従来の半
導体記憶装置の構成を示す断面図である。図5におい
て、101はシリコン基板、102は素子分離膜、10
3はゲート酸化膜、104はゲート電極、105はドレ
イン、106はソース、107は層間分離膜、108は
多結晶シリコン膜からなる蓄積電極、109はプレート
電極、110はSi3 4 膜、111はTa2 5 膜、
112はSiO2 膜、113は層間分離膜である。
【0003】このように構成される従来の半導体記憶装
置の製造方法において、高誘電体膜となるTa2 5
111の形成は、減圧CVD法によっていた。すなわ
ち、TaCl5 またはTa(OC2 5 5 とO2 とを
反応炉に導入して、400〜450〔℃〕に加熱するこ
とにより、TaCl5 またはTa(OC2 5 5 を分
解,酸化してTa2 5 膜111を形成する。なお、T
aCl5 を使用する場合は、加熱する代わりに低圧水銀
灯を照射して、分解を促進している例もある。
【0004】
【発明が解決しようとする課題】しかしながら上記従来
の製造方法では、第1にTa2 5 膜111中に炭素原
子および水素原子が高濃度に残留し、リーク電流が増大
するという問題があった。第2にTa2 5 膜111中
のTaとOが化学量論的組成からずれて比誘電率が小さ
くなり、半導体記憶装置のセル容量が低下するという問
題があった。
【0005】この発明の目的は、高誘電体膜中のリーク
電流を阻止し、高誘電体膜を薄膜化しても比誘電率が低
下することのない半導体記憶装置およびその製造方法を
提供することである。
【0006】
【課題を解決するための手段】請求項1記載の半導体記
憶装置は、半導体基板上に、トランジスタ領域と、この
トランジスタ領域に電気的に接続した蓄積電極と、この
蓄積電極上に形成した高誘電体膜と、この高誘電体膜上
に形成したプレート電極とを備えており、高誘電体膜中
の炭素原子および水素原子の濃度が高誘電体膜中の金属
原子の1/1000000以下であり、高誘電体膜中の
金属原子と酸素原子とが化学量論的組成であることを特
徴とする。
【0007】請求項2記載の半導体記憶装置の製造方法
は、半導体基板上にトランジスタ領域を形成する工程
と、このトランジスタ領域に電気的に接続した蓄積電極
を形成する工程と、この蓄積電極を覆うように高誘電体
膜を形成する工程と、この高誘電体膜上にプレート電極
を形成する工程とを含む。そして、高誘電体膜を形成す
る工程は、高誘電体膜を構成する金属原子の有機物およ
び水素の混合物を蓄積電極全面に供給する第1小工程
と、酸素を蓄積電極全面に供給する第2小工程とを複数
回繰り返すことを特徴とする。
【0008】請求項3記載の半導体記憶装置の製造方法
は、請求項2記載の半導体記憶装置の製造方法におい
て、高誘電体膜を形成する工程中の複数回の第1小工程
のうち、水素の供給を停止する第1小工程を含むことを
特徴とする。請求項4記載の半導体記憶装置の製造方法
は、請求項2または請求項3記載の半導体記憶装置の製
造方法において、高誘電体膜を形成する工程で水素およ
び酸素を活性化した状態で供給することを特徴とする。
【0009】
【作用】この発明の半導体記憶装置によれば、高誘電体
膜中の炭素原子および水素原子の濃度が高誘電体膜中の
金属原子の1/1000000以下であるため、リーク
電流を阻止することができる。さらに、高誘電体膜中の
金属原子と酸素原子とが化学量論的組成であるため、比
誘電率は低下しない。
【0010】また、この発明の半導体記憶装置の製造方
法によれば、高誘電体膜を構成する金属原子の有機物お
よび水素の混合物を蓄積電極全面に供給する(水素の供
給を停止する場合も含む)第1小工程と、酸素を蓄積電
極全面に供給する第2小工程とを複数回繰り返して高誘
電体膜を形成することにより、高誘電体膜中の炭素原子
および水素原子の濃度を低濃度に抑制でき、リーク電流
を阻止できる。さらに、高誘電体膜中の金属原子と酸素
原子とが化学量論的組成となり、比誘電率が低下しな
い。さらに、高誘電体膜を形成する金属原子の有機物と
水素の混合物を蓄積電極全面に供給するため、蓄積電極
と高誘電体膜との界面に自然酸化膜が形成されることは
なく、高誘電体膜を薄膜化しても比誘電率は低下しな
い。さらに、高誘電体膜の形成に高温処理を必要としな
いため、膜の結晶化を防ぐことができる。
【0011】
【実施例】この発明の一実施例を図面を参照しながら説
明する。図1(a) 〜(d) はこの発明による半導体記憶装
置の製造方法を示す工程順断面図であり、64MdRA
M装置の製造プロセスを示す。図1(a) に示すように、
半導体基板1上に素子分離膜2を形成し、ゲート酸化膜
3,ゲート電極(ワード線を兼ねる)4,ドレイン5お
よびソース6からなるトランジスタ領域,層間分離膜4
8,蓄積電極引き出し用多結晶シリコンパッド49を形
成後、BPSG膜からなる全面に層間膜7を形成する。
その後、蓄積電極引き出し用コンタクト穴50をリソグ
ラフィーおよびドライエッチングにより形成する。
【0012】つぎに、図1(b) に示すように、膜厚20
0nmの多結晶シリコン膜からなる蓄積電極8を形成す
る。つぎに、図1(c) に示すように、膜厚11nmの高
誘電体膜となるTa2 5膜11を形成する。つぎに、
図1(d) に示すように、プレート電極9を形成し、その
上に層間膜13を形成する。その後、Al等により金属
配線を形成し、パッシベーション膜を形成する。なお、
金属配線,パッシベーション膜を形成する工程は図示し
ていない。
【0013】ここで、高誘電体膜となるTa2 5 膜1
1の形成方法について、図2ないし図4を参照しながら
詳しく説明する。図2(a) 〜(d) は高誘電体膜となるT
2 5 膜11の形成方法を示す工程順断面図である。
蓄積電極8の形成(図1(b) )後、洗浄し、装置内に導
入し、減圧状態(1〜10〔Torr〕)において、図
2(a) に示すように、高誘電体膜を形成する金属原子の
有機物としてTa(OC2 5 5 14とマイクロ波
(2.45〔GHz〕)により活性化された水素(以下「水
素ラジカル」という)15を蓄積電極8全面に照射する
と、蓄積電極8上にTa(OC2 5 5 の吸着層16
が形成されると同時に、水素ラジカル15によりTa
(OC2 5 5 の吸着層16中の炭素原子の一部,水
素原子がCO2 17,H2 O18として蓄積電極8より
脱離する。
【0014】炭素原子の一部,水素原子の脱離後は、図
2(b) に示すように、蓄積電極8上に1〜3層の炭素原
子を含むTa層19が吸着された状態となる。なお、T
a(OC2 5 5 14,水素ラジカル15の照射時間
は、Ta層19が1〜3層形成される程度であり、この
実施例による真空度では5〜10秒でよい。Ta(OC
2 5 5 14,水素ラジカル15の照射終了後、吸着
層16中の炭素原子,水素原子が反応してCO2 17,
2 O18となるのに要する反応時間t1 (図3参照)
を5〜10秒に設定し、この反応時間t1 の経過後に、
図2(c) に示すように、Ta層19全面に、マイクロ波
により活性化された酸素(以下「酸素ラジカル」とい
う)20を照射して、残留する炭素原子をCO2 17の
形で放出して、膜厚20〜30〔Å〕の第1のTa2
5 層21を形成する。
【0015】酸素ラジカル20を照射終了後、酸化反応
を十分行わせるために、反応時間t 2 (図3参照)を5
〜10秒に設定し、この反応時間t2 の経過後に、第2
のTa2 5 層22を形成するために、2回目のTa
(OC2 5 5 14,水素ラジカル15の照射を行
う。以下、同様にして第2のTa2 5 層22〜第5の
Ta2 5 層25の形成を行うことにより、図2(d) に
示すように、膜厚11〔nm〕のTa2 5 膜11を形
成する。
【0016】なお、図3において、AはTa(OC2
5 5 14,水素ラジカル15の照射時間の時間シーケ
ンス,Bは酸素ラジカル20の照射時間の時間シーケン
スを示す。この実施例では、5層のTa2 5 層21〜
25からなる膜厚11〔nm〕のTa2 5 膜11を形
成するのに200秒(40〔秒/サイクル〕×5〔サイ
クル〕)必要であった。
【0017】つぎに、Ta2 5 膜11を形成するため
の装置について、図4を参照しながら説明する。図4
(a) は枚葉式装置の概略構造の断面図を示す。図4(a)
において、29はステンレススチール製のチャンバー、
30はカーボンヒータ、31はTa(OC 2 5 5
4の噴き出し口、32は水素ラジカル15または酸素ラ
ジカル20の噴き出し口、33はマイクロ波(2.45〔G
Hz〕)印加部、34,35はシャッター、36はチャ
ンバー29のポンピング口(メカニカルブースタポンプ
使用)、37はシャッター34,35に図3のシーケン
ス動作を行わせるコントローラ、38は製造過程の半導
体記憶装置である。なお、図には示していないが、Ta
(OC2 5 5 14の噴き出し口は、チャンバー29
の導入直前までテープヒータまたはコイルにより約15
0℃に加熱してTa(OC2 5 5 14の液化を防い
でいる。
【0018】また、Ta(OC2 5 5 14の流量を
制御する方法としては、図4(d) に示すように、キャリ
アガスであるN2 (窒素)の導入量をマスフローコント
ローラ39により制御するようにしてもよい。この場
合、マスフローコントローラ39を、シャッター34,
35にシーケンス動作を行わせるコントローラ37の端
子40に接続してシャッター34,35と同じシーケン
ス動作を行わせる。なお、図4(d) はバブラーの概略図
であり、41はTa(OC2 5 5 14が入った液層
である。バブラーは約150℃に加熱されている。
【0019】図4(b) は他の枚葉式装置の概略構造の断
面図である。なお、図4(a) と対応する部分には同一の
符号を付してある。この枚葉式装置は、マイクロ波印加
と同時に、低圧水銀ランプ42(波長:254〔n
m〕,182〔nm〕)を照射して、酸素ラジカル20
によるTa層19の酸化反応を促進させるようになって
いる。なお、43は光の吸収を防ぐためのサファイアガ
ラスである。
【0020】図4(c) はバッチ式装置の概略構造の断面
図である。なお、図4(b) と対応する部分には同一の符
号を付してある。図4(c) において、44はウェハカセ
ット、45はTa(OC2 5 5 14の噴き出し口、
46は水素ラジカル15または酸素ラジカル20の噴き
出し口、47はウェハカセットの回転機構である。以上
に示した3種類の装置の何れかを使用して、図2および
図3に示す方法により、高誘電体膜となるTa2 5
11を形成する。
【0021】この実施例のように、蓄積電極8,Ta2
5 膜11の膜厚を、それぞれ200〔nm〕,11
〔nm〕とし、64MdDRAM対応のセル(1.8〔μ
2 〕)に適用したところ、そのセル容量Csは64
〔fF〕が得られた。以上のようにこの実施例によれ
ば、図2に示すように、一旦、Ta(OC2 5 5
4に水素ラジカル15を反応させて、炭素原子,水素原
子が脱離したTa層19を形成し、その後、酸素ラジカ
ル20により酸化反応を行うという操作を数回繰り返し
て高誘電体膜となるTa2 5 膜11を形成するように
したことにより、Ta2 5 膜11中の炭素原子,水素
原子を低濃度(Ta原子の1/1000000以下)に
抑制でき、リーク電流を阻止することができる。
【0022】また、高誘電体膜となるTa2 5 膜11
中のTaとOとが化学量論的組成になっており、比誘電
率が低下しない。さらに、高誘電体膜となるTa2 5
膜11を形成する初期において、高誘電体膜を形成する
金属原子の有機物としてTa(OC2 5 5 14と水
素ラジカル15を蓄積電極8の全面に照射するため、多
結晶シリコン膜からなる蓄積電極8とTa2 5 膜11
との界面に自然酸化膜が形成されることはなく、Ta2
5 膜11を薄膜化しても比誘電率は低下しない。
【0023】さらに、Ta2 5 膜11の形成に高温ア
ニール(800〜900℃)を必要としないため、結晶
化による耐圧劣化を防止できる。なお、この実施例で
は、Ta2 5 膜11の形成において、Ta(OC2
55 14の照射と同時に水素ラジカル15を照射し、
その後、酸素ラジカル20により酸化反応を行うという
操作を5サイクル繰り返すようにしている。しかし、水
素ラジカル15の照射は、Ta(OC2 5 5 14の
照射毎に必ずしも行う必要はなく、中途または最終サイ
クルのTa(OC2 5 5 14の照射時に複数回、例
えば、3サイクル目と5サイクル目にのみ、Ta(OC
2 5 5 14の照射と同時に水素ラジカル15を照射
するようにしても同様の効果が得られる。
【0024】また、この実施例では、蓄積電極8として
多結晶シリコン膜を用いたが、タングステン(W),タ
ングステンシリサイド(WSi2 ),モリブデン(M
o)またはモリブデンシリサイド(MoSi2 )の膜を
用いてもよい。また、プレート電極9としても、多結晶
シリコン,タングステン(W),タングステンシリサイ
ド(WSi2 ),モリブデン(Mo)またはモリブデン
シリサイド(MoSi2)の膜を用いてよい。
【0025】さらに、高誘電体膜を形成する金属原子の
有機物としてTa(OC2 5 514を用いたが、T
a(OCH3 5 ,Ta(OC3 7 5 ,Ti(OC
34 ,Ti(OC2 5 4 ,Ti(OC3 7
4 またはTi(OC4 9 4 を用いてもよい。
【0026】
【発明の効果】この発明の半導体記憶装置は、高誘電体
膜中の炭素原子および水素原子の濃度が高誘電体膜中の
金属原子の1/1000000以下であるため、リーク
電流を阻止することができる。さらに、高誘電体膜中の
金属原子と酸素原子とが化学量論的組成であるため、比
誘電率は低下しない。
【0027】また、この発明の半導体記憶装置の製造方
法は、高誘電体膜を構成する金属原子の有機物および水
素の混合物を蓄積電極全面に供給する(水素の供給を停
止する場合も含む)第1小工程と、酸素を蓄積電極全面
に供給する第2小工程とを複数回繰り返して高誘電体膜
を形成することにより、高誘電体膜中の炭素原子および
水素原子の濃度を低濃度に抑制でき、リーク電流を阻止
できる。さらに、高誘電体膜中の金属原子と酸素原子と
が化学量論的組成となり、比誘電率が低下しない。さら
に、高誘電体膜を形成する金属原子の有機物と水素の混
合物を蓄積電極全面に供給するため、蓄積電極と高誘電
体膜との界面における自然酸化膜の形成が防止でき、誘
電体膜を薄膜化しても、比誘電率が低下することがな
い。これにより64MバイトdRAM以降においても、
キャパシタをプレーナ型にすることが可能になり、その
実用的効果は大きい。さらに、高誘電体膜の形成に高温
処理を必要としないため、膜の結晶化による耐圧劣化を
防止できる。
【図面の簡単な説明】
【図1】この発明の一実施例の半導体記憶装置の製造方
法を示す工程順断面図である。
【図2】同実施例において高誘電体膜となるTa2 5
膜の形成方法を示す工程順断面図である。
【図3】同実施例において高誘電体膜となるTa2 5
膜形成工程におけるTa(OC 2 5 5 ,水素ラジカ
ルの照射時間の時間シーケンスおよび酸素ラジカルの照
射時間の時間シーケンスを示す図である。
【図4】同実施例において高誘電体膜となるTa2 5
膜を形成するための装置の概略構造を示す図である。
【図5】従来の半導体記憶装置の断面図である。
【符号の説明】 1 半導体基板 4 ゲート電極 5 ドレイン 6 ソース 8 蓄積電極 9 プレート電極 11 Ta2 5 膜(高誘電体膜) 14 Ta(OC2 5 5 15 水素ラジカル 20 酸素ラジカル
【手続補正書】
【提出日】平成4年4月17日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、トランジスタ領域と、
    このトランジスタ領域に電気的に接続した蓄積電極と、
    この蓄積電極上に形成した高誘電体膜と、この高誘電体
    膜上に形成したプレート電極とを備え、 前記高誘電体膜中の炭素原子および水素原子の濃度が前
    記高誘電体膜中の金属原子の1/1000000以下で
    あり、前記高誘電体膜中の金属原子と酸素原子とが化学
    量論的組成であることを特徴とする半導体記憶装置。
  2. 【請求項2】 半導体基板上にトランジスタ領域を形成
    する工程と、このトランジスタ領域に電気的に接続した
    蓄積電極を形成する工程と、この蓄積電極を覆うように
    高誘電体膜を形成する工程と、この高誘電体膜上にプレ
    ート電極を形成する工程とを含み、 前記高誘電体膜を形成する工程は、前記高誘電体膜を構
    成する金属原子の有機物および水素の混合物を蓄積電極
    全面に供給する第1小工程と、酸素を前記蓄積電極全面
    に供給する第2小工程とを複数回繰り返すことを特徴と
    する半導体記憶装置の製造方法。
  3. 【請求項3】 高誘電体膜を形成する工程において、複
    数回の第1小工程のうち、水素の供給を停止する第1小
    工程を含むことを特徴とする請求項2記載の半導体記憶
    装置の製造方法。
  4. 【請求項4】 高誘電体膜を形成する工程において、水
    素および酸素を活性化した状態で供給することを特徴と
    する請求項2または請求項3記載の半導体記憶装置の製
    造方法。
JP3006363A 1991-01-23 1991-01-23 半導体記憶装置およびその製造方法 Pending JPH0661448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3006363A JPH0661448A (ja) 1991-01-23 1991-01-23 半導体記憶装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3006363A JPH0661448A (ja) 1991-01-23 1991-01-23 半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0661448A true JPH0661448A (ja) 1994-03-04

Family

ID=11636279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3006363A Pending JPH0661448A (ja) 1991-01-23 1991-01-23 半導体記憶装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0661448A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
EP1326271A1 (en) * 2000-09-18 2003-07-09 Tokyo Electron Limited Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
EP1326271A4 (en) * 2000-09-18 2005-08-24 Tokyo Electron Ltd METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL

Similar Documents

Publication Publication Date Title
US6313047B2 (en) MOCVD method of tantalum oxide film
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
KR100414156B1 (ko) 집적회로소자의 캐패시터 제조방법
WO2007083651A1 (ja) 半導体装置の製造方法
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
JPH09153491A (ja) タンタル酸化膜の形成方法及びその装置
JP2002517914A (ja) 誘電体層形成のための方法及び装置
JP2001274154A (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
JP3230901B2 (ja) 半導体装置の製造方法及びその製造装置
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
JP2778451B2 (ja) 半導体装置の製造方法
JPH07120635B2 (ja) 半導体装置の製造方法
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US5443030A (en) Crystallizing method of ferroelectric film
US7217669B2 (en) Method of forming a metal oxide film
KR101078581B1 (ko) 고유전체막의 형성 방법, 반도체 장치의 제조 방법 및 고유전체막의 형성 장치를 제어하는 프로그램이 기억된 기억 매체
JP2001177057A (ja) アナログ回路用キャパシタ及びその製造方法
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2002353214A (ja) 半導体装置の製造方法
JPH0661448A (ja) 半導体記憶装置およびその製造方法
JP2001250929A (ja) 拡張キャパシタを形成するための統合方法及び装置
JP3252781B2 (ja) 半導体装置の製造方法
JPH1098038A (ja) 半導体装置におけるシリコン酸化膜の形成方法
JP3450463B2 (ja) 半導体装置の製造方法