JPH0661310A - Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof - Google Patents

Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof

Info

Publication number
JPH0661310A
JPH0661310A JP4210150A JP21015092A JPH0661310A JP H0661310 A JPH0661310 A JP H0661310A JP 4210150 A JP4210150 A JP 4210150A JP 21015092 A JP21015092 A JP 21015092A JP H0661310 A JPH0661310 A JP H0661310A
Authority
JP
Japan
Prior art keywords
main surface
lead
semiconductor chip
bump
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4210150A
Other languages
Japanese (ja)
Inventor
Masuyuki Yano
益行 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4210150A priority Critical patent/JPH0661310A/en
Priority to DE4313797A priority patent/DE4313797A1/en
Publication of JPH0661310A publication Critical patent/JPH0661310A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PURPOSE:To joint a semiconductor chip and the leads of a TAB tape without damaging the leads using no pressure head. CONSTITUTION:A TAB tape 4 is fixed on a fixed carrier 10. The TAB tape 4 is composed of a leads 1, each having a porous tip parts, and a tape substrate 5. Also, a semiconductor chip 2 having bumps is placed on a bonding stage 13. The bumps 3 and the porous tip parts are superposed respectively by a rotary moving mechanism, with which the bonding stage 13 is rotated, an upward-moving mechanism 14 and the like in such a manner that the force, with which the tip parts and the bump 3 can be pressed, is generated by the deformation of the leads 1. The semiconductor 2 is heated up and the bumps 3 are melted in the above-mentioned state. Consequently, as the molten bumps 3 penetrates into the porous structure of the lead 1, strong bonding strength can be obtained. As no pressure head is used, the leads are not damaged, and the strengths of leads are not lowered.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、リードを半導体チッ
プや回路パターンと接合する際に、当該リードの強度の
低下を防止し、かつ接合のための装置を簡単化するため
の技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for preventing a decrease in strength of a lead when the lead is joined to a semiconductor chip or a circuit pattern and simplifying a joining device.

【0002】[0002]

【従来の技術】半導体チップとリードとを接合する技術
として、TAB(tape automated bonding)方式が多く
採用されている。このようなTAB方式による従来のボ
ンディング装置(TABボンダー)300を図14に示
す。この装置300は、半導体チップ2とテープ状リー
ド26とを接合するためものであり、半導体チップ2の
上には、バンプ3があらかじめ形成されている。
2. Description of the Related Art A TAB (tape automated bonding) method is often employed as a technique for bonding a semiconductor chip and a lead. FIG. 14 shows a conventional bonding apparatus (TAB bonder) 300 using such a TAB method. This device 300 is for bonding the semiconductor chip 2 and the tape-shaped lead 26, and the bump 3 is previously formed on the semiconductor chip 2.

【0003】ボンディング装置300は、バンプ3を加
熱するためのヒートブロック24を備えてなる。ヒート
ブロック24の上方には、上下に昇降する加圧ヘッド2
5が設けられている。そして、ヒートブロック24と加
圧ヘッド25の間にリード26が搬送されるように構成
されている。
The bonding apparatus 300 comprises a heat block 24 for heating the bumps 3. Above the heat block 24, a pressure head 2 that moves up and down is provided.
5 are provided. Then, the lead 26 is configured to be conveyed between the heat block 24 and the pressure head 25.

【0004】この装置300を用いて半導体チップ2と
リードとを接合する際には、まず、半導体チップ2をヒ
ートブロック24に載置する。このときには、加圧ヘッ
ド25は図14で示した高さよりも高い位置にある。
When the semiconductor chip 2 and the leads are bonded using this apparatus 300, the semiconductor chip 2 is first placed on the heat block 24. At this time, the pressure head 25 is located at a position higher than the height shown in FIG.

【0005】次に、図示しないテープによって支持され
たリード26を、バンプ3の上に位置合わせしつつ、半
導体チップ2の上に載置する。その状態において、加圧
ヘッド25を降下させ、リード26を加圧ヘッド25で
加圧するとともに、ヒートブロック24により半導体チ
ップ2およびバンプ3を加熱する。その結果、バンプ3
が溶融し、半導体チップ2とテープ状リード26が融着
される。
Next, the lead 26 supported by a tape (not shown) is placed on the semiconductor chip 2 while being aligned with the bump 3. In that state, the pressure head 25 is lowered, the leads 26 are pressed by the pressure head 25, and the semiconductor chip 2 and the bumps 3 are heated by the heat block 24. As a result, bump 3
Is melted and the semiconductor chip 2 and the tape-shaped lead 26 are fused.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の方法によれば、加圧ヘッド25でリード26を加圧
するので、その接触部位においてリード26の強度が低
下するいう問題があった。
However, according to the above-mentioned conventional method, since the lead 26 is pressed by the pressure head 25, there is a problem that the strength of the lead 26 is lowered at the contact portion.

【0007】また、加圧ヘッド25によりリード26を
均一に加圧しなければならず、加圧ヘッド25と半導体
チップ2とを正確に位置合わせする必要があり、そのた
めの機構が必要であった。
Further, the lead 26 must be uniformly pressed by the pressure head 25, and the pressure head 25 and the semiconductor chip 2 must be accurately aligned, and a mechanism therefor is required.

【0008】そして、このような問題は、TABリード
と半導体チップとの接合のみならず、リードと種々の被
接合体とを接合する際に共通の問題となっている。
Such a problem is a common problem not only in bonding the TAB lead and the semiconductor chip but also in bonding the lead and various objects to be bonded.

【0009】この発明は、上記問題点を解消するために
なされたものであり、リードと被接合体とを接続するに
あたって、リードの強度低下を防止することを第1の目
的とする。
The present invention has been made in order to solve the above problems, and it is a first object of the present invention to prevent a decrease in the strength of a lead when connecting the lead and a body to be joined.

【0010】また、複雑な機構を使用することなく、そ
のような接合プロセスを実現することを第2の目的とし
ている。
A second object is to realize such a joining process without using a complicated mechanism.

【0011】[0011]

【課題を解決するための手段】この発明は、所定の被接
合体の上にあらかじめ形成されたバンプの上に重ね合わ
せ、前記バンプを溶解することによって前記被接合体に
接合されるべきリードを対象としている。
SUMMARY OF THE INVENTION According to the present invention, a lead to be bonded to a body to be bonded by superposing it on a bump formed in advance on a predetermined body to be bonded and melting the bump. Intended.

【0012】この発明によれば、リードは、(a) 上主面
と、(b) 下主面と、(c) 前記上主面と前記下主面との間
に存在する導電層とを備える。
According to the present invention, the lead has (a) an upper main surface, (b) a lower main surface, and (c) a conductive layer existing between the upper main surface and the lower main surface. Prepare

【0013】そして、前記導電層のうち前記被接合体に
接合されるべき部分に、それぞれが前記上主面から前記
下主面に貫通する複数の透孔を有する多孔構造が形成さ
れてなる。
A porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface is formed in a portion of the conductive layer to be bonded to the body to be bonded.

【0014】この発明は特に、新規なTABテープを与
える。
The present invention particularly provides a novel TAB tape.

【0015】この発明のTABテープは、(a) 絶縁テー
プと、(b) 前記絶縁テープの上に形成され、(b-1) 上主
面と、(b-2) 下主面と、(b-3) 前記上主面と前記下主面
との間に存在する導電層とを備える。
The TAB tape of the present invention comprises (a) an insulating tape, (b) formed on the insulating tape, (b-1) an upper main surface, (b-2) a lower main surface, and b-3) A conductive layer provided between the upper main surface and the lower main surface.

【0016】そして、前記導電層のうち前記半導体チッ
プに接合されるべき部分に、前記上主面から前記下主面
に貫通する複数の透孔を有する多孔構造が形成されてな
る。
A porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface is formed in a portion of the conductive layer to be bonded to the semiconductor chip.

【0017】この発明では、絶縁テープの上に設けた導
電層の選択的除去によって、上記TABテープを形成す
る方法をも提供している。
The present invention also provides a method of forming the TAB tape by selectively removing the conductive layer provided on the insulating tape.

【0018】この発明は、上記のようなリードを被接合
体に接続し、あるいは上記TABテープを半導体チップ
に接合方法をも提供する。
The present invention also provides a method for connecting the lead as described above to an object to be bonded or bonding the TAB tape to a semiconductor chip.

【0019】また、上記TABテープを半導体チップに
接合するために適した装置をも提供している。
There is also provided an apparatus suitable for bonding the TAB tape to a semiconductor chip.

【0020】[0020]

【作用】この発明におけるリードにおいては、強制的に
圧力をかけなくとも、浸透圧により多孔構造になった部
分に溶融したバンプが浸入する。
In the lead according to the present invention, the molten bump penetrates into the portion having the porous structure due to the osmotic pressure, without forcibly applying the pressure.

【0021】このため、リードの強度を低下させること
なく、被接合体とリードとを強固に接合することができ
る。
Therefore, the body to be joined and the lead can be firmly joined without lowering the strength of the lead.

【0022】また、この接合において、被接合体とリー
ドとの平行合わせのための複雑な機構を必要としない。
In addition, this joining does not require a complicated mechanism for parallelizing the article to be joined and the lead.

【0023】[0023]

【実施例】<TABテープの構造>図2は、この発明の
実施例であるTABテープ4の1単位を示す図である。
EXAMPLE <Structure of TAB Tape> FIG. 2 is a view showing one unit of a TAB tape 4 which is an example of the present invention.

【0024】このTABテープ4は、絶縁性のテープ基
材5を備えている。このテープ基材5は図2の破線方向
に伸びる長尺のテープの一部分として得られる。
The TAB tape 4 includes an insulating tape base material 5. This tape substrate 5 is obtained as a part of a long tape extending in the direction of the broken line in FIG.

【0025】テープ基材5には、半導体チップを通すた
めの開口部5aと、リード1を半導体に接合した後にテ
ープ基材5からリード1を押し外すために突起部材を通
すための開口部5bが形成されている。そして、これら
の開口部5a,5b周囲に、複数のリード1が貼りつけ
られている。リード1は銅などの導電性材料からなる。
The tape substrate 5 has an opening 5a through which a semiconductor chip is inserted, and an opening 5b through which a protruding member is inserted to push the lead 1 out of the tape substrate 5 after the lead 1 is bonded to a semiconductor. Are formed. A plurality of leads 1 are attached around these openings 5a and 5b. The lead 1 is made of a conductive material such as copper.

【0026】そして、中央の開口部5a内に突出してい
るリード1の先端部1tには、後述する多孔構造が形成
されている。
The tip 1t of the lead 1 protruding into the central opening 5a has a porous structure described later.

【0027】図3は、リード1の先端部分1tの拡大図
である。リード1の先端部分1tには、多数の円筒形の
透孔1aの2次元配列としての多孔構造50が形成され
ている。透孔1aのそれぞれは、リード1の上主面TS
から下主面BSまで貫通している。
FIG. 3 is an enlarged view of the tip portion 1t of the lead 1. A porous structure 50 as a two-dimensional array of a large number of cylindrical through holes 1a is formed on the tip portion 1t of the lead 1. Each of the through holes 1a has an upper main surface TS of the lead 1.
To the lower main surface BS.

【0028】図4は、多孔構造50の他の例を示す。こ
の多孔構造50は、多数の角柱形の透孔1bの2次元配
列となっており、全体として網目構造を形成している。
FIG. 4 shows another example of the porous structure 50. The porous structure 50 is a two-dimensional array of a large number of prismatic through holes 1b and forms a mesh structure as a whole.

【0029】後述するように、このリード1と被接合体
(半導体チップ)との接合は、溶融されたバンプがこれ
らの透孔1a,1bに侵入することによって達成され
る。このため、その溶融バンプがこれらの透孔1a,1
bの中に浸透することができるという条件を満足するよ
うに、これらの透孔1a,1bの開口の寸法を決定す
る。そのような条件は、事前の実験によって決定可能で
ある。
As will be described later, the joining of the lead 1 and the article (semiconductor chip) to be joined is achieved by the molten bump penetrating the through holes 1a and 1b. For this reason, the fused bumps are formed in these through holes 1a, 1
The dimensions of the openings of these through holes 1a and 1b are determined so as to satisfy the condition that they can permeate into b. Such conditions can be determined by prior experimentation.

【0030】<TABテープの製造方法>次に、このT
ABテープ1の製造方法を、図6−図8を参照して説明
する。ただし、図5、図6(a)および図7(a)は断
面図であり、図6(b)および図7(b)は平面図であ
る。
<Method of manufacturing TAB tape> Next, this T
A method of manufacturing the AB tape 1 will be described with reference to FIGS. However, FIGS. 5, 6A and 7A are cross-sectional views, and FIGS. 6B and 7B are plan views.

【0031】まず、図5に示すように、樹脂テープなど
の絶縁性テープ材料5を準備し、その上に銅層6を設け
る。
First, as shown in FIG. 5, an insulating tape material 5 such as a resin tape is prepared, and a copper layer 6 is provided thereon.

【0032】次に、銅層6の上の全面にレジスト層R1
を形成する。選択的エッチングによってこのレジスト層
R1がパターニングされ、それによってレジストパター
ンR2を得る(図6)。このレジストパターンR2は、
リード1の外形を規定するための輪郭部CT1を有して
いるとともに、多数の開口WDの2次元配列がその中に
形成されている。
Next, a resist layer R1 is formed on the entire surface of the copper layer 6.
To form. This resist layer R1 is patterned by selective etching, thereby obtaining a resist pattern R2 (FIG. 6). This resist pattern R2 is
It has a contour CT1 for defining the outer shape of the lead 1, and a two-dimensional array of a large number of openings WD is formed therein.

【0033】次に、このレジストパターンR2をマスク
として銅層6の選択的エッチングが実行され、それによ
って透孔1aのマトリクス配列を有するリード1が得ら
れる(図7)。リード1の外形CT2は、レジストパタ
ーンR2の輪郭部CT1に対応する。
Next, the copper layer 6 is selectively etched by using the resist pattern R2 as a mask, whereby leads 1 having a matrix arrangement of the through holes 1a are obtained (FIG. 7). The outer shape CT2 of the lead 1 corresponds to the contour portion CT1 of the resist pattern R2.

【0034】その後、図8に示すように、上記のように
して得られた構造の下面側から絶縁性テープ材料5にカ
ット線を入れ、そのカット線を境界として絶縁性テープ
材料5の一部を取り除くことにより、図8に示す開口部
5a,5b,5cを得る。
Thereafter, as shown in FIG. 8, a cut line is put in the insulating tape material 5 from the lower surface side of the structure obtained as described above, and a part of the insulating tape material 5 is defined with the cut line as a boundary. Are removed to obtain the openings 5a, 5b, 5c shown in FIG.

【0035】そして、このようにして得られたTABテ
ープ40を切り分けることにより、図1の単位TABテ
ープ4を得る。
Then, the unit TAB tape 4 of FIG. 1 is obtained by cutting the TAB tape 40 thus obtained.

【0036】多孔構造として、図4の水平断面矩形の透
孔1bを有する網目構造を採用した場合にも、上記と同
様のプロセスでTABテープを製造可能である。
The TAB tape can be manufactured by the same process as described above even when the mesh structure having the through holes 1b of the rectangular horizontal cross section shown in FIG. 4 is adopted as the porous structure.

【0037】このように、リード1の外形CT2の成形
と、リード先端部分1tにおける多孔構造の形成とを同
時に行うことが経済的で好ましい。
As described above, it is economical and preferable to simultaneously form the outer shape CT2 of the lead 1 and form the porous structure in the lead tip portion 1t.

【0038】その後、リード1が設けられたテープ基材
5を切断することにより、図2に示したような個々のT
ABテープが得られる。なお、テープ基材5は最初に切
断されていてもよい。
Thereafter, the tape base material 5 provided with the leads 1 is cut to obtain individual T's as shown in FIG.
An AB tape is obtained. The tape substrate 5 may be cut first.

【0039】ところで、開口部5a,5b,5cは、図
5に示す工程の前に形成していても良い。しかしなが
ら、透孔1aはかなり小さな直径を有する孔であるた
め、銅層6を選択エッチングする際には、銅層6の下に
それを支持する層がないと、十分なエッチング精度が得
られない場合もある。このため、上記のように、開口部
5a,5b,5cを後で形成する方がこのましい。な
お、開口部5a,5b,5cのカット線のみを事前に与
えておき、絶縁性テープ材料5のうち開口部5a,5
b,5c内の部分の取り除きは、リード1の成形を完了
してから行ってもよい。
The openings 5a, 5b, 5c may be formed before the step shown in FIG. However, since the through hole 1a has a considerably small diameter, when the copper layer 6 is selectively etched, sufficient etching accuracy cannot be obtained unless there is a layer supporting the copper layer 6 under the copper layer 6. In some cases. Therefore, as described above, it is preferable to form the openings 5a, 5b, 5c later. Note that only the cut lines of the openings 5a, 5b, 5c are given in advance, and the openings 5a, 5 of the insulating tape material 5 are
The removal of the portions in b and 5c may be performed after the molding of the lead 1 is completed.

【0040】<ボンディング装置の構造と動作>図9
は、この発明の実施例によるボンディング装置(TAB
ボンダー)200を示す図である。このボンディング装
置200は、TABテープ4を搬送するためのテープ搬
送系100Aと、半導体チップ2を供給するためのチッ
プ供給系100Bと、半導体チップ2を支持して加熱す
るためのチップ支持系100Cとを備える。
<Structure and Operation of Bonding Device> FIG. 9
Is a bonding apparatus (TAB) according to an embodiment of the present invention.
It is a figure which shows the bonder) 200. The bonding apparatus 200 includes a tape transfer system 100A for transferring the TAB tape 4, a chip supply system 100B for supplying the semiconductor chip 2, and a chip support system 100C for supporting and heating the semiconductor chip 2. Equipped with.

【0041】テープ搬送系100Aのうち、テープ搬入
側にはキャリアローダー7が設けられている。TABテ
ープ4を搭載したキャリア10がキャリアローダー7に
供給された後、キャリア10がひとつずつキャリアロー
ダー7からキャリアフィーダー9にセットされる。各キ
ャリア10は中心部に開口部10aを有するトレー状と
なっている。
A carrier loader 7 is provided on the tape loading side of the tape transport system 100A. After the carrier 10 carrying the TAB tape 4 is supplied to the carrier loader 7, the carriers 10 are set one by one from the carrier loader 7 to the carrier feeder 9. Each carrier 10 has a tray shape having an opening 10a at the center.

【0042】キャリアフィーダー9は、Y軸に沿ってこ
のキャリア10をボンディング処理空間Pまで搬送し、
この処理空間Pにおいてキャリア10を停止させる。T
ABテープ4を載せたキャリア10が処理空間Pの位置
まで搬送されると、プッシュプルソレノイドによりキャ
リア固定具11をX軸方向に動かしてキャリア10を固
定する。同様に、プッシュプルソレノイドによりテープ
クランプ12をZ軸方向に移動させてTABテープ4を
固定する。
The carrier feeder 9 conveys the carrier 10 to the bonding processing space P along the Y axis,
The carrier 10 is stopped in the processing space P. T
When the carrier 10 on which the AB tape 4 is placed is transported to the position of the processing space P, the carrier fixing tool 11 is moved in the X-axis direction by the push-pull solenoid to fix the carrier 10. Similarly, the push-pull solenoid moves the tape clamp 12 in the Z-axis direction to fix the TAB tape 4.

【0043】一方、チップ供給系100Bにおいては、
複数のチップ2に裁断された半導体ウエハ18をウエハ
テーブル19の上に準備する。各チップ2の位置がずれ
ないように、テーブル19の表面は粘着シートからなっ
ている。
On the other hand, in the chip supply system 100B,
A semiconductor wafer 18 cut into a plurality of chips 2 is prepared on a wafer table 19. The surface of the table 19 is made of an adhesive sheet so that the positions of the chips 2 are not displaced.

【0044】真空引き機能を備えた移送機構17によ
り、このウエハ18から一片の半導体チップ2をピック
アップする。ピックアップされた一片の半導体チップ2
を矢印AR1,AR2のように移送してボンディングス
テージ13上に載置する。
A piece of semiconductor chip 2 is picked up from the wafer 18 by the transfer mechanism 17 having a vacuuming function. One semiconductor chip 2 picked up
Are transferred as indicated by arrows AR1 and AR2 and placed on the bonding stage 13.

【0045】半導体チップ2をボンディングステージ1
3上に載置した後、ボンディングステージ13を、水平
移動機構15によって(X,Y)面内で移動させ、ボン
ディング処理空間Pの下に移送する。また、回転移動機
構13aによりボンディングステージ13をX−Y平面
内で回転させて、半導体チップ2の向きをボンディング
に適した向きとする。そして、昇降機構14によってボ
ンディングステージ13をZ軸に沿って上昇させる。
The semiconductor chip 2 is bonded to the bonding stage 1
After being mounted on the substrate 3, the bonding stage 13 is moved in the (X, Y) plane by the horizontal moving mechanism 15 and transferred to the lower part of the bonding processing space P. Further, the bonding stage 13 is rotated in the XY plane by the rotation moving mechanism 13a so that the semiconductor chip 2 is oriented in a direction suitable for bonding. Then, the elevating mechanism 14 raises the bonding stage 13 along the Z axis.

【0046】このときの状態が図1に拡大図として示さ
れている。半導体チップ2の上にはあらかじめバンプ3
が形成されており、バンプ3がキャリア10の開口10
aを介してリード1に当接している。図1においては図
示の便宜上、リード4やバンプ3は厚く描かれている
が、実際にはこれらの厚さはかなり薄い。バンプ3は、
たとえばハンダ材料からなる。
The state at this time is shown as an enlarged view in FIG. The bumps 3 are previously formed on the semiconductor chip 2.
And the bumps 3 are formed in the openings 10 of the carrier 10.
It is in contact with the lead 1 via a. In FIG. 1, the leads 4 and the bumps 3 are drawn thick for convenience of illustration, but in reality, these thicknesses are considerably thin. Bump 3
For example, it is made of solder material.

【0047】昇降機構14は、バンプ3がリード1に当
接してリード1を僅かに上方に押し上げる位置で停止す
る。その停止位置はあらかじめ決定されている。
The elevating mechanism 14 is stopped at a position where the bump 3 contacts the lead 1 and pushes the lead 1 slightly upward. The stop position is predetermined.

【0048】リード1を押し上げる力がバンプ3から働
いている結果、リード1からバンプ3へは下向きの反力
が生じている。このようなリード1の弾性力によりリー
ド1とバンプ3とが密着するため、、半導体チップ2と
TABテープ4との正確な平行合わせ機構を設けること
なく、これらの要素2,4の接合のための位置合わせが
可能となっている。なお、バンプ3とリード1との重ね
合わせは、センサーにより半導体チップ2等の位置を検
出しながら行ってもよい。
As a result of the force for pushing up the lead 1 acting from the bump 3, a downward reaction force is generated from the lead 1 to the bump 3. Since the lead 1 and the bump 3 are brought into close contact with each other due to the elastic force of the lead 1, the elements 2 and 4 can be joined together without providing an accurate parallel alignment mechanism between the semiconductor chip 2 and the TAB tape 4. Can be aligned. The bumps 3 and the leads 1 may be overlapped with each other while the position of the semiconductor chip 2 or the like is detected by a sensor.

【0049】この状態で、例えばカートリッジ式の加熱
ロッド16を利用してボンディングステージ13を加熱
し、このボンディングステージ13からの熱の伝導によ
って、半導体チップ2およびバンプ3を加熱する。加熱
により溶融したバンプ3は、リード1の反力および浸透
圧によりリード1の先端部1tの多孔構造に浸入し、半
導体チップ2とリード1とが接合される。
In this state, the bonding stage 13 is heated by using, for example, a cartridge type heating rod 16, and the semiconductor chip 2 and the bumps 3 are heated by conduction of heat from the bonding stage 13. The bump 3 melted by heating penetrates into the porous structure of the tip 1t of the lead 1 due to the reaction force and osmotic pressure of the lead 1, and the semiconductor chip 2 and the lead 1 are bonded.

【0050】この接合が完了した後、キャリア固定具1
1およびテープクランプ12によるキャリア10および
テープ4の拘束を解除する。
After the joining is completed, the carrier fixture 1
The restraint of the carrier 10 and the tape 4 by 1 and the tape clamp 12 is released.

【0051】接合体の冷却後、テープ4と半導体チップ
2との接合体を保持したキャリア10を、キャリアフィ
ーダー9によって、キャリアアンローダー8に搬送す
る。また、ボンディングステージ13は最初の位置に戻
す。
After cooling the bonded body, the carrier 10 holding the bonded body of the tape 4 and the semiconductor chip 2 is conveyed to the carrier unloader 8 by the carrier feeder 9. Also, the bonding stage 13 is returned to the initial position.

【0052】このようにして得られたTABテープ4と
半導体チップ2との接合体において、リード1が絶縁性
テープ材料5から剥離され、リード1の他端を外部の導
電パッドに接続することにより、半導体チップ2と当該
導電パッドとの電気的接続がなされる。このようにして
得られた半導体モジュールは樹脂封止などの工程を経て
半導体装置となる。
In the bonded body of the TAB tape 4 and the semiconductor chip 2 thus obtained, the lead 1 is separated from the insulating tape material 5, and the other end of the lead 1 is connected to an external conductive pad. , The semiconductor chip 2 and the conductive pad are electrically connected. The semiconductor module thus obtained becomes a semiconductor device through steps such as resin sealing.

【0053】上記手順においては、半導体チップ2をT
ABテープ4に向かって上昇させたが、キャリアフィー
ダー9に昇降機構を連結し、位置が固定された半導体チ
ップ2の上にTABテープ4を下降させてもよい。
In the above procedure, the semiconductor chip 2 is set to T
Although the tape is raised toward the AB tape 4, the TAB tape 4 may be lowered onto the semiconductor chip 2 whose position is fixed by connecting an elevating mechanism to the carrier feeder 9.

【0054】このようにして得られた接合状態を図10
に示す。バンプ3がリード1の透孔1aまたは1b内に
浸入しているために、半導体チップ2とリード1とは、
従来技術によるよりも強力に接合されている。そして、
従来のような加圧機構によって押圧しないため、リード
1の強度の低下が有効に防止できる。
The joining state thus obtained is shown in FIG.
Shown in. Since the bump 3 penetrates into the through hole 1a or 1b of the lead 1, the semiconductor chip 2 and the lead 1 are
Bonded more strongly than in the prior art. And
Since the pressure is not applied by the conventional pressing mechanism, the reduction in strength of the lead 1 can be effectively prevented.

【0055】特に、この実施例では、リード1の先端部
1t(接合を行う部分)のみに多孔構造が形成されてい
るため、リード1全体としての強度が低下することもな
い。
In particular, in this embodiment, since the porous structure is formed only at the tip 1t of the lead 1 (the portion to be joined), the strength of the lead 1 as a whole does not decrease.

【0056】<他の実施例>図11は、この発明の他の
実施例によるリードと被接合体との接合方法を示す図で
ある。この実施例では、半導体装置20をプリント基板
30の上の配線パターン32上に接合する。
<Other Embodiments> FIG. 11 is a diagram showing a method of bonding leads and a body to be bonded according to another embodiment of the present invention. In this embodiment, the semiconductor device 20 is bonded onto the wiring pattern 32 on the printed board 30.

【0057】半導体装置20は、樹脂パッケージ23に
よって封止された半導体チップ21を備えている。樹脂
パッケージ23からはアウタリード22が伸びており、
そのアウタリード22は、インナリード24を介して半
導体チップ21に接続されている。
The semiconductor device 20 comprises a semiconductor chip 21 sealed by a resin package 23. The outer lead 22 extends from the resin package 23,
The outer lead 22 is connected to the semiconductor chip 21 via the inner lead 24.

【0058】アウタリード22の先端部22tには多孔
構造が形成されている。図12に示すように、この多孔
構造は、アウタリード22の上主面TSから下主面BS
に貫通する多数の透孔22aの2次元配列から成ってい
る。多孔構造は、図4に示した網目構造であってもよ
い。
A porous structure is formed at the tip 22t of the outer lead 22. As shown in FIG. 12, this porous structure has a structure from the upper main surface TS of the outer lead 22 to the lower main surface BS.
It is composed of a two-dimensional array of a large number of through holes 22a penetrating to each other. The porous structure may be the mesh structure shown in FIG.

【0059】一方、プリント基板30は、絶縁基板31
の上に配線パターン32を備える。この配線パターン3
2の上には、ハンダ層(バンプ)33が選択的に形成さ
れている。そして、アウタリード22の先端部22tを
ハンダ層33の上に載せて加熱する。これによって溶融
したハンダ層33は、重力によって先端部22tからハ
ンダ層33に働く力と、溶融ハンダ層33の浸透圧とに
よって、透孔22aの中に侵入する。そして、自然冷却
によってこの溶融ハンダ層32が硬化することにより、
配線パターン32とアウタリード22の先端部22tと
が接合される。接合後の状態が図13に示されている。
On the other hand, the printed board 30 is an insulating board 31.
The wiring pattern 32 is provided on the upper part. This wiring pattern 3
A solder layer (bump) 33 is selectively formed on the second layer 2. Then, the tip portion 22t of the outer lead 22 is placed on the solder layer 33 and heated. The solder layer 33 thus melted penetrates into the through hole 22a due to the force exerted on the solder layer 33 from the tip portion 22t by gravity and the osmotic pressure of the molten solder layer 33. Then, the molten solder layer 32 is cured by natural cooling,
The wiring pattern 32 and the tip portion 22t of the outer lead 22 are joined. The state after joining is shown in FIG.

【0060】この実施例においても、既述したTABテ
ープと同様の効果が得られる。アウタリード22の先端
部22t(接合を行う部分)のみに多孔構造が形成され
ているため、アウタリード22全体としての強度が低下
することもない。
Also in this embodiment, the same effect as that of the TAB tape described above can be obtained. Since the porous structure is formed only in the tip portion 22t (the portion where the joining is performed) of the outer lead 22, the strength of the outer lead 22 as a whole does not decrease.

【0061】[0061]

【発明の効果】以上説明したように、請求項1の発明の
リードにおいては、強制的に圧力をかけなくとも、浸透
圧により多孔構造になった部分に溶融したバンプが浸入
する。
As described above, in the lead according to the first aspect of the invention, the molten bump penetrates into the portion having the porous structure due to the osmotic pressure, without forcibly applying the pressure.

【0062】このため、リードの強度を低下させること
なく、被接合体とリードとを強固に接合することができ
る。
Therefore, the body to be joined and the lead can be firmly joined without lowering the strength of the lead.

【0063】また、このような接合プロセスにおいて、
被接合体とリードとの平行合わせのための複雑な機構を
必要としない。
Further, in such a joining process,
No complicated mechanism is required for parallel alignment of the bonded body and the lead.

【0064】請求項2においては、特に、TABテープ
のリードと半導体チップとの接合において上記と同様の
効果がえられる。
In the second aspect, the same effect as described above can be obtained especially in the case of joining the lead of the TAB tape and the semiconductor chip.

【0065】TABテープのリードは細いことが多いた
め、強度低下の防止効果が特に大きい。
Since the leads of the TAB tape are often thin, the effect of preventing a decrease in strength is particularly great.

【0066】請求項3の製造方法では、上記の特徴を有
するTABテープを製造可能である。
According to the manufacturing method of the third aspect, the TAB tape having the above characteristics can be manufactured.

【0067】請求項4,5の接合方法では、上記の特徴
を利用した接合を実現できる。
In the joining method according to the fourth and fifth aspects, joining utilizing the above characteristics can be realized.

【0068】請求項6の装置は、上記TABテープと半
導体チップの接合に特に適した装置となっている。
The apparatus of claim 6 is particularly suitable for joining the TAB tape and the semiconductor chip.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例によるTABテープと半導体
チップの接合方法の概念図である。
FIG. 1 is a conceptual diagram of a method of joining a TAB tape and a semiconductor chip according to an embodiment of the present invention.

【図2】実施例のTABテープの模式図である。FIG. 2 is a schematic view of a TAB tape of an example.

【図3】実施例のリードの先端部分の拡大図である。FIG. 3 is an enlarged view of the tip portion of the lead of the embodiment.

【図4】別の態様によるリードの先端部分の拡大図であ
る。
FIG. 4 is an enlarged view of a tip portion of a lead according to another mode.

【図5】TABテープの製造方法を説明する工程図であ
る。
FIG. 5 is a process drawing for explaining the manufacturing method of the TAB tape.

【図6】TABテープの製造方法を説明する工程図であ
る。
FIG. 6 is a process diagram illustrating a method of manufacturing a TAB tape.

【図7】TABテープの製造方法を説明する工程図であ
る。
FIG. 7 is a process diagram illustrating a method of manufacturing a TAB tape.

【図8】TABテープの製造方法を説明する工程図であ
る。
FIG. 8 is a process diagram illustrating a method of manufacturing a TAB tape.

【図9】実施例によるボンディング装置の模式図であ
る。
FIG. 9 is a schematic view of a bonding apparatus according to an example.

【図10】実施例によって得られた接合構造を示す断面
図である。
FIG. 10 is a cross-sectional view showing a joint structure obtained in an example.

【図11】この発明の他の実施例による接合方法を示す
図である。
FIG. 11 is a diagram showing a joining method according to another embodiment of the present invention.

【図12】図11の実施例におけるリードの先端の拡大
図である。
12 is an enlarged view of the tips of the leads in the embodiment of FIG.

【図13】図11の実施例によって得られた接合構造を
示す断面図である。
FIG. 13 is a cross-sectional view showing a joint structure obtained by the embodiment of FIG.

【図14】従来のTABテープと半導体チップとの接合
方法を説明する概念図である。
FIG. 14 is a conceptual diagram illustrating a method of joining a conventional TAB tape and a semiconductor chip.

【符号の説明】[Explanation of symbols]

1 リード 2 半導体チップ 3 バンプ 4 TABテープ 5 テープ基材 6 銅層 7 キャリアローダー 8 キャリアアンローダー 9 キャリアフィーダー 10 キャリア 11 キャリア固定具 12 テープクランプ 13 ボンディングステージ 14 昇降機構 15 搬送機構 16 加熱ロッド 17 移送機構 18 ウエハ 19 ウエハテーブル 20 半導体装置 21 半導体チップ 22 アウタリード 23 樹脂パッケージ 24 インナリード 30 プリント基板 32 配線パターン 33 ハンダ層(バンプ) 200 ボンディング装置 1 Lead 2 Semiconductor Chip 3 Bump 4 TAB Tape 5 Tape Base Material 6 Copper Layer 7 Carrier Loader 8 Carrier Unloader 9 Carrier Feeder 10 Carrier 11 Carrier Fixture 12 Tape Clamp 13 Bonding Stage 14 Lifting Mechanism 15 Transfer Mechanism 16 Heating Rod 17 Transfer Mechanism 18 Wafer 19 Wafer Table 20 Semiconductor Device 21 Semiconductor Chip 22 Outer Lead 23 Resin Package 24 Inner Lead 30 Printed Circuit Board 32 Wiring Pattern 33 Solder Layer (Bump) 200 Bonding Device

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 所定の被接合体の上にあらかじめ形成さ
れたバンプの上に重ね合わせ、前記バンプを溶解するこ
とによって前記被接合体に接合されるべきリードであっ
て、 (a) 上主面と、 (b) 下主面と、 (c) 前記上主面と前記下主面との間に存在する導電層
と、 を備え、 前記導電層のうち前記被接合体に接合されるべき部分
に、それぞれが前記上主面から前記下主面に貫通する複
数の透孔を有する多孔構造が形成されてなるリード。
1. A lead, which is to be joined to the body to be joined by superposing it on a bump previously formed on a predetermined body to be joined and melting the bump, comprising: A surface, (b) a lower main surface, and (c) a conductive layer that is present between the upper main surface and the lower main surface, and should be bonded to the object to be bonded of the conductive layers. A lead having a porous structure having a plurality of through holes each penetrating from the upper main surface to the lower main surface.
【請求項2】 半導体チップに接合されるべきTABテ
ープであって、 (a) 絶縁テープと、 (b) 前記絶縁テープの上に形成され、 (b-1) 上主面と、 (b-2) 下主面と、 (b-3) 前記上主面と前記下主面との間に存在する導電
層と、 を備え、 前記導電層のうち前記半導体チップに接合されるべき部
分に、前記上主面から前記下主面に貫通する複数の透孔
を有する多孔構造が形成されてなるリードと、を備える
TABテープ。
2. A TAB tape to be bonded to a semiconductor chip, comprising: (a) an insulating tape, (b) formed on the insulating tape, (b-1) an upper main surface, and (b- 2) a lower main surface, and (b-3) comprising a conductive layer existing between the upper main surface and the lower main surface, in a portion of the conductive layer to be bonded to the semiconductor chip, A lead formed with a porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface.
【請求項3】 半導体チップに接合されるべきTABテ
ープの製造方法であって、 (a) 絶縁テープを得る工程と、 (b) 前記絶縁テープの上に、上主面と下主面とを有す
る導電層を形成する工程と、 (c) 前記導電層を選択的に除去することにより、前記
上主面から下主面に貫通する複数の透孔からなる多孔構
造とを有するリードを形成する工程と、 を備える、TABテープの製造方法。
3. A method of manufacturing a TAB tape to be bonded to a semiconductor chip, comprising: (a) obtaining an insulating tape; and (b) providing an upper main surface and a lower main surface on the insulating tape. Forming a conductive layer having: and (c) selectively removing the conductive layer to form a lead having a porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface. A method of manufacturing a TAB tape, comprising:
【請求項4】 所定の被接合体の上にリードを接合する
方法であって、 (a) 上主面と、下主面と、前記上主面と前記下主面と
の間に存在する導電層とを備え、前記導電層のうち前記
被接合体に接合されるべき部分に、前記上主面から前記
下主面に貫通する複数の透孔を有する多孔構造が形成さ
れてなるリードを得る工程と、 (b) 前記被接合体の上にバンプを形成する工程と、 (c) 前記バンプと前記多孔構造とが接触するように、
前記リードと前記被接合体とを重ね合わせる工程と、 (d) 前記バンプを溶解して溶解バンプとし、前記溶解
バンプを前記透孔の中に侵入させる工程と、 (e) 前記溶解バンプを冷却して硬化させる工程と、 を備える、リードと被接合体との接合方法。
4. A method for joining a lead onto a predetermined article to be joined, comprising: (a) an upper main surface, a lower main surface, and an upper main surface and a lower main surface. A lead having a conductive layer and a porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface is formed in a portion of the conductive layer to be bonded to the object to be bonded. A step of obtaining, (b) a step of forming a bump on the article to be joined, (c) so that the bump and the porous structure are in contact with each other,
A step of superimposing the lead and the object to be joined, (d) a step of melting the bump to form a melted bump, and allowing the melted bump to enter the through hole, (e) cooling the melted bump And a step of curing the same, and a method of joining the lead and the article to be joined.
【請求項5】 TABテープのリードを半導体チップに
接合する方法であって、 (a) 上主面と、下主面と、前記上主面と前記下主面と
の間に存在する導電層とを備え、前記導電層のうち前記
半導体チップに接合されるべき部分に、前記上主面から
前記下主面に貫通する複数の透孔を有する多孔構造が形
成されてなるリードが、絶縁テープの上に形成されてな
るTABテープを得る工程と、 (b) 前記半導体チップの上にバンプを形成する工程
と、 (c) 前記バンプと前記リードの前記多孔構造とが接触
するように、前記TABテープと前記半導体チップとを
重ね合わせる工程と、 (d) 前記バンプを溶解して溶解バンプとし、前記溶解
バンプを前記透孔の中に侵入させる工程と、 (e) 前記溶解バンプを冷却して硬化させる工程と、 (f) 前記リードを前記絶縁テープから剥離する工程
と、 を備える、TABテープと半導体チップとの接合方法。
5. A method for joining a lead of a TAB tape to a semiconductor chip, comprising: (a) an upper main surface, a lower main surface, and a conductive layer existing between the upper main surface and the lower main surface. An insulating tape having a porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface in a portion of the conductive layer to be bonded to the semiconductor chip. A step of obtaining a TAB tape formed on the semiconductor chip; (b) a step of forming a bump on the semiconductor chip; (c) a step of contacting the bump with the porous structure of the lead. Stacking a TAB tape and the semiconductor chip, (d) melting the bump to form a melting bump, and allowing the melting bump to enter the through hole, (e) cooling the melting bump And (f) removing the lead by A method of joining a TAB tape and a semiconductor chip, comprising the step of peeling from the edge tape.
【請求項6】 TABテープのリードを半導体チップに
接合するための装置であって、 (a) 上主面と、下主面と、前記上主面と前記下主面と
の間に存在する導電層とを備え、前記導電層のうち前記
半導体チップに接合されるべき部分に、前記上主面から
前記下主面に貫通する複数の透孔を有する多孔構造が形
成されてなるリードが、絶縁テープの上に形成されてな
るTABテープを保持する第1の保持手段と、 (b) バンプがその上に形成された前記半導体チップを
保持する第2の保持手段と、 (c) 前記第1または第2の保持手段を移動させること
により、前記記バンプと前記リードの前記多孔構造とが
接触するように、前記TABテープと前記半導体チップ
とを重ね合わせる移動手段と、 (d) 前記バンプを加熱して溶解バンプとし、それによ
って前記溶解バンプを前記透孔の中に侵入させる加熱手
段と、 を備える、TABテープと半導体チップとの接合装置。
6. A device for joining a lead of a TAB tape to a semiconductor chip, comprising: (a) an upper main surface, a lower main surface, and between the upper main surface and the lower main surface. A lead comprising a conductive layer, a portion of the conductive layer to be joined to the semiconductor chip, a lead having a porous structure having a plurality of through holes penetrating from the upper main surface to the lower main surface, First holding means for holding a TAB tape formed on an insulating tape, (b) second holding means for holding the semiconductor chip having bumps formed thereon, (c) the first holding means Moving means for moving the TAB tape and the semiconductor chip so that the bump and the porous structure of the lead come into contact with each other by moving the first or second holding means; and (d) the bump. Is heated to a molten bump, which The serial dissolved bump and a heating means for entering into the through hole, the bonding apparatus of the TAB tape and the semiconductor chip.
JP4210150A 1992-08-06 1992-08-06 Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof Pending JPH0661310A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4210150A JPH0661310A (en) 1992-08-06 1992-08-06 Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof
DE4313797A DE4313797A1 (en) 1992-08-06 1993-04-27 Conductor for bonding in semiconductor chip - has perforated end section through conducting layer for connection to contact bumps on semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4210150A JPH0661310A (en) 1992-08-06 1992-08-06 Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof

Publications (1)

Publication Number Publication Date
JPH0661310A true JPH0661310A (en) 1994-03-04

Family

ID=16584595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4210150A Pending JPH0661310A (en) 1992-08-06 1992-08-06 Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof

Country Status (2)

Country Link
JP (1) JPH0661310A (en)
DE (1) DE4313797A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021535A (en) * 1983-06-30 1985-02-02 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Method of mutially connecting semiconductor devices
JPH04188758A (en) * 1990-11-21 1992-07-07 Seiko Epson Corp Package lead for surface mounting of semiconductor device

Also Published As

Publication number Publication date
DE4313797A1 (en) 1994-02-10

Similar Documents

Publication Publication Date Title
US3859723A (en) Bonding method for multiple chip arrays
US6204163B1 (en) Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6426564B1 (en) Recessed tape and method for forming a BGA assembly
US6090633A (en) Multiple-plane pair thin-film structure and process of manufacture
US6180435B1 (en) Semiconductor device with economical compact package and process for fabricating semiconductor device
JP3699575B2 (en) IC package mounting method
JPH0582055B2 (en)
JP3719921B2 (en) Semiconductor device and manufacturing method thereof
KR100198682B1 (en) Semiconductor device manufacturing method
JPH0661310A (en) Lead, tab tape, manufacture of tab tape, method of joining lead and object to be joined, method of joining tab tape and semiconductor chip, and device thereof
JP4780858B2 (en) Manufacturing method of semiconductor device
JPH1167795A (en) Semiconductor chip mounting device, method for mounting semiconductor chip and semiconductor device
JP2021514842A (en) Precise alignment and decal joining of solder preform patterns to the surface
EP0177563A4 (en) Robot gripper for integrated circuit leadframes.
JPH0362935A (en) Mounting method for film carrier type semiconductor device
JP2000091403A (en) Die pick-up method, semiconductor manufacturing device using the same, and manufacture of semiconductor device
JP2000269239A (en) Ic chip transfer system, ic chip mounting system, ic chip transfer method and ic chip mounting method
JPH08139096A (en) Electronic component, mounting of electronic component and electronic component mounting device
JP2000036656A (en) Method for assembling thin-film jumper connector to substrate
JPH06310569A (en) Face-down bonding method of semiconductor element
JP2001257308A (en) Semiconductor device and method of manufacturing the same
JPH09116251A (en) Method and structure for fitting semiconductor bare chip
JP2000232113A (en) Die bonder
JP3594502B2 (en) Semiconductor package manufacturing method and apparatus
JP3704229B2 (en) Method and apparatus for manufacturing semiconductor device