JPH0661109B2 - One-chip microcomputer capable of writing to built-in EPROM - Google Patents

One-chip microcomputer capable of writing to built-in EPROM

Info

Publication number
JPH0661109B2
JPH0661109B2 JP11094084A JP11094084A JPH0661109B2 JP H0661109 B2 JPH0661109 B2 JP H0661109B2 JP 11094084 A JP11094084 A JP 11094084A JP 11094084 A JP11094084 A JP 11094084A JP H0661109 B2 JPH0661109 B2 JP H0661109B2
Authority
JP
Japan
Prior art keywords
input
output
eprom
data
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11094084A
Other languages
Japanese (ja)
Other versions
JPS60256868A (en
Inventor
悟 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11094084A priority Critical patent/JPH0661109B2/en
Publication of JPS60256868A publication Critical patent/JPS60256868A/en
Publication of JPH0661109B2 publication Critical patent/JPH0661109B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 (ア)発明の技術分野 本発明は、電子レンジ,エアコンなど主として民生用に
使用される通常4ビット(データが4ビット)のワンチ
ップマイクロコンピュータに関し、特にEPROMを内
蔵させたワンチップマイクロコンピュータに関する。
Description: (a) Technical Field of the Invention The present invention relates to a normally 4-bit (4-bit data) one-chip microcomputer mainly used for consumer use such as a microwave oven and an air conditioner, and particularly has an EPROM built-in. The one-chip microcomputer.

(イ)技術の背景 近年マイクロコンピュータにデータ内容の書込み乃至書
換えが可能なRAMあるいはEPROMを結合すること
が要望されており、8ビット又は16ビットなどの所謂
汎用マイクロコンピュータにおいては、その内部又は外
部にRAMあるいはEPROMを設けるとともに、これ
らをアクセスするために専用のアドレスピンが設けられ
ている。
(B) Background of the Technology In recent years, it has been desired to combine a RAM or EPROM capable of writing and rewriting data contents with a microcomputer. In a so-called general-purpose microcomputer of 8 bits or 16 bits, the internal or external thereof is required. In addition to the RAM or EPROM, a dedicated address pin is provided for accessing these.

しかしながら一般に4ビットのワンチップマイクロコン
ピュータにおいてはROMとしてマスクROMを内蔵さ
せるのが通常であり、製造後にROMのプログラム内容
を書き込むことはないので、装置内部から装置外部のメ
モリにアクセスしたり、装置外部から装置内部のメモリ
にアクセスするためのアドレスピンおよびデータピンは
設けられていない。
However, generally, in a 4-bit one-chip microcomputer, a mask ROM is usually incorporated as a ROM, and the program content of the ROM is not written after manufacturing. No address pin or data pin is provided for accessing the memory inside the device from the outside.

(ウ)従来技術と問題点 第1図は、従来の4ビットのワンチップマイクロコンピ
ュータの全体構成の一例を概略的に示すもので、その構
成要素としてCPU1、プログラムカウンタ(PC)2、
RAM3、マスクROM4、デコーダ5、入出力ポート
(I/Oポート)61,62,63,64,65,66,……が示さ
れている。この種のワンチップマイクロコンピュータで
は入出力ピンが合計で例えば48本設けられるが、図示
のものでは各 I/O ポート61,62,……にそれぞれ4本
ずつの入出力ピン
;……が設けられている。
(C) Prior Art and Problems FIG. 1 schematically shows an example of the overall configuration of a conventional 4-bit one-chip microcomputer, and its constituent elements are a CPU 1, a program counter (PC) 2,
RAM 3, mask ROM 4, decoder 5, input / output ports (I / O ports) 61, 62, 63, 64, 65, 66, ... Are shown. In this type of one-chip microcomputer, for example, a total of 48 input / output pins are provided, but in the illustrated example, four input / output pins P 1 , P 2 are provided for each I / O port 61, 62, .... , P 3 , P 4 ; P 5 ,
P 6, P 7, P 8 ; ...... is provided.

CPU1、RAM3、マスクROM4および各 I/O ポ
ート61,62,……間はデータバスで接続されており、上
述したように各 I/O ポート61,62,……にはそれぞれ
4本の入出力ピン
;……が接続される。そしてCPU1
からは I/O ポート指定のためのアドレス信号がデコー
ダ5に入力され、該デコーダ5の出力信号によって特定
の I/O ポートが指定され、該 I/O ポートを通してデ
ータが入出力される。またプログラムカウンタ2の出力
側からはマスクROM4をアクセスするためのアドレス
信号がアドレスバスを通してマスクROM4に入力され
る。
The CPU 1, the RAM 3, the mask ROM 4 and the I / O ports 61, 62, ... Are connected by a data bus. As described above, each I / O port 61, 62 ,. Output pins P 1 , P 2 , P 3 , P 4 ; P 5 ,
P 6 , P 7 , P 8 ; ... Are connected. And CPU1
Address signal for designating an I / O port is input to the decoder 5, a specific I / O port is designated by the output signal of the decoder 5, and data is input / output through the I / O port. An address signal for accessing the mask ROM 4 is input from the output side of the program counter 2 to the mask ROM 4 through the address bus.

このようにしてワンチップマイクロコンピュータの内部
には、内蔵するマスクROMをアクセスするためにプロ
グラムカウンタの出力側から導出されるアドレスバスあ
るいは特定の I/O ポートを指定するためのアドレスバ
スが設けられているが、これらは何れも装置内部で終っ
ていて装置外部にまで導出されることはなく、したがっ
てこの種のワンチップマイクロコンピュータはこれらの
アドレスバスを外部と連絡させるためのアドレスポート
乃至アドレスピンをそなえていない。なお図中、Pi は
CPUにリセット信号を供給するためのリセット信号用
のピンである。
In this way, an address bus derived from the output side of the program counter for accessing the built-in mask ROM or an address bus for designating a specific I / O port is provided inside the one-chip microcomputer. However, none of them ends inside the device and is not led out to the outside of the device. Therefore, this kind of one-chip microcomputer has an address port or address pin for connecting these address buses to the outside. I do not have. In the figure, Pi is a reset signal pin for supplying a reset signal to the CPU.

ところで上述したワンチップマイクロコンピュータに内
蔵されているROMは所謂マスクROMであるから、製
造後にそのデータ内容を自由に書き込むことができず、
この点この種のワンチップマイクロコンピュータにおい
ても製造後データ内容の自由な書き込みが可能なEPR
OMを結合させることが望まれる場合があり、その場合
実装面積を節約するためにも該EPROMを装置内部に
内蔵させることが望ましい。
By the way, since the ROM incorporated in the above-mentioned one-chip microcomputer is a so-called mask ROM, its data contents cannot be freely written after manufacturing,
In this respect, even in this kind of one-chip microcomputer, the EPR in which the data contents can be freely written after manufacturing
It may be desired to combine the OMs, in which case it is desirable to have the EPROM built into the device to save mounting area.

しかしながらこのようなEPROMを内蔵させることに
よってワンチップマイクロコンピュータが本来有する入
出力ピンのほかに、装置外部からEPROMにデータ内
容を書き込むために必要なアドレスピンおよびデータピ
ンを更に付加すると、ピンの数が増大しそのための回路
も必要となって不経済であり、装置も大型化するという
問題点があった。
However, if such EPROM is built in, in addition to the input / output pins originally possessed by the one-chip microcomputer, address pins and data pins necessary for writing data contents to the EPROM from the outside of the device are further added, the number of pins is increased. However, there is a problem in that the size of the device is increased and a circuit for that is also required, which is uneconomical and the device is enlarged.

(エ)発明の目的 本発明の目的は、EPROMを内蔵するワンチップマイ
クロコンピュータにおいて、装置外部から該EPROM
にデータ内容を書き込む際には、該マイクロコンピュー
タが本来有している入出力ピンの一部を、該EPROM
へのアドレス指定およびデータ入力を行なうためのアド
レスピンおよびデータピンに兼用させるという着想にも
とづいて、プログラムカウンタの出力が外部に導出され
ない、すなわちアドレスピンを有しないワンチップマイ
クロコンピュータであっても、該マイクロコンピュータ
のピンの数を本来の数にとどめたままで内蔵したEPR
OMへのデータ内容の書き込みが可能な形式のワンチッ
プマイクロコンピュータを得るにある。
(D) Object of the Invention An object of the present invention is to provide a one-chip microcomputer containing an EPROM from outside the device.
When writing the data contents to the EPROM, some of the input / output pins originally possessed by the microcomputer are replaced by the EPROM.
Based on the idea that address pins and data pins for addressing and inputting data to both are also used, the output of the program counter is not derived externally, that is, even if it is a one-chip microcomputer that does not have address pins, EPR built in with the number of pins of the microcomputer kept at the original number
The purpose is to obtain a one-chip microcomputer in a format capable of writing data contents to the OM.

(オ)発明の構成 本発明によれば、CPUに接続されたEPROMと、 前記CPUに入力及び出力されるデータ、前記EPRO
Mから出力されるデータが供給されるデータバスと、 前記EPROMに対する書込みデータ及びアドレス指定
のための本数に相当するバス線を持つ書込み用バスと、 前記データバス及び書込み用バスに接続され、前記CP
Uに入力及び出力されるデータ、前記書込みデータ及び
アドレスを入出力ピンに与え又は前記入出力ピンから与
えられる入出力ポートとを有し、 前記入出力ポートは、前記入出力ピンと前記データバス
とに接続された少なくとも第1の入力バッファ又は出力
バッファの一方と、前記入出力ピンと前記書込み用バス
とに接続された第2の入力バッファとを備え、前記EP
ROMへの書込み時には、前記EPROMへの書込みを
指示する制御信号に応答して、前記第1の入力バッファ
及び前記出力バッファを前記入出力ピンから切離すと共
に前記第2の入力バッファを前記入出力ピンに接続し、
前記EPROMへの書込み時以外には、少なくとも前記
第1の入力バッファ又は出力バッファの一方を前記入出
力ピンに接続し、前記第2の入力バッファを前記入出力
ピンから切離すことを特徴とする内蔵されるEPROM
への書込みが可能であるワンチップマイクロコンピュー
タが提供される。
(E) Configuration of the Invention According to the present invention, an EPROM connected to a CPU, data input to and output from the CPU, and the EPRO.
A data bus to which data output from M is supplied; a write bus having a bus line corresponding to the number of write data and address designation for the EPROM; and a data bus connected to the data bus and the write bus, CP
And input / output data to / from U, write data and address to / from an input / output pin, and an input / output port provided from the input / output pin, wherein the input / output port includes the input / output pin and the data bus. And at least one of a first input buffer or an output buffer connected to the input buffer and a second input buffer connected to the input / output pin and the write bus.
At the time of writing to the ROM, the first input buffer and the output buffer are disconnected from the input / output pin and the second input buffer is input / output in response to a control signal instructing the writing to the EPROM. Connect to the pin,
At least one of the first input buffer and the output buffer is connected to the input / output pin and the second input buffer is disconnected from the input / output pin except when writing to the EPROM. Built-in EPROM
Provided is a one-chip microcomputer capable of writing to.

(カ)実施例 第2図は、本発明の一実施例としてのワンチップマイク
ロコンピュータの全体構成を概略的に示す。
(F) Embodiment FIG. 2 schematically shows the entire configuration of a one-chip microcomputer as an embodiment of the present invention.

本発明が第1図に示される従来例と相違する点として、
まず従来例においてはROMとしてマスクROM4を内
蔵させているが、本発明ではこれをEPROM7におき
かえている。
The present invention differs from the conventional example shown in FIG. 1 in that
First, in the conventional example, the mask ROM 4 is incorporated as a ROM, but in the present invention, this is replaced with the EPROM 7.

そして該EPROM7への書込みのために、ワンチップ
マイクロコンピュータが本来有する入出力ピン(例えば
48本の入出力ピン)のうち例えば16本の入出力ピン
,……、すなわち第2図の実施
例では入出力ポート(I/Oポート)61,62,63および
64に各4本ずつ設けられている合計16本のピンにEP
ROM用書込み回路を付加する。
Then, for writing to the EPROM 7, for example, 16 input / output pins among the input / output pins (for example, 48 input / output pins) originally possessed by the one-chip microcomputer
P 1 , P 2 , P 3 , P 4 , ..., That is, in the embodiment of FIG. 2, input / output ports (I / O ports) 61, 62, 63 and
EPs for a total of 16 pins, each of which has four pins on 64
A writing circuit for ROM is added.

第3図は、第2図に示されるワンチップマイクロコンピ
ュータのうち I/O ポート61の部分の内部構成の一例
を示したもので、該 I/O ポート61に付属する4本の
入出力ピン および はそれぞれ出力
バッファとしてのインバータ612, 614,616および618
を介してデータバスすなわちデータ入出力回路に接続さ
れるとともに、第2の入力バッファとしてのインバータ
611, 613,615 および 617を介してEPROM用書込
み用バスの一端にも接続されてEPROM用書込み回路
を構成する。そして該EPROM書込み用バスの他端は
EPROMに接続される。
FIG. 3 shows an example of the internal configuration of the I / O port 61 of the one-chip microcomputer shown in FIG. 2. The four input / output pins attached to the I / O port 61 are shown in FIG. P 1 , P 2 , P 3 and P 4 are inverters 612, 614, 616 and 618 as output buffers, respectively.
Is connected to the data bus, that is, the data input / output circuit via the
The EPROM write circuit is also connected to one end of the EPROM write bus via 611, 613, 615, and 617. The other end of the EPROM writing bus is connected to the EPROM.

Pi は該EPROM用書込み回路の各インバータにイネ
ーブル信号を入力するためのイネーブル信号入力用
ピンで、この実施例においては第1図に示されるリセッ
ト信号用のピンPi をこのイネーブル信号入力用ピンに
兼用させている。そして該ピンPi から所定のイネーブ
ル信号が入力された場合には、インバータ 611, 6
13, 615および 617が接続状態となって装置外部から各
データ入出力ピン を通してEP
ROMへの書込みを行うことができるとともに、インバ
ータ 612, 614, 616および 618は切離し状態となって
データ入出力回路を対応するデータ入出力ピンから切離
す。
Pi is an enable signal input pin for inputting the enable signal N to each inverter of the EPROM write circuit. In this embodiment, the reset signal pin Pi shown in FIG. 1 is used as the enable signal input pin. Is also used. When a predetermined enable signal N is input from the pin Pi, the inverters 611, 6
13, 615 and 617 are connected to each other, and EP from the outside of the device through the respective data input / output pins P 1 , P 2 , P 3 and P 4
In addition to being able to write to the ROM, the inverters 612, 614, 616 and 618 are in a disconnected state, disconnecting the data input / output circuit from the corresponding data input / output pin.

そしてEPROMへの所要の書込みが終了すれば該イネ
ーブル信号の入力を断つことにより、逆にインバータ 6
11, 613, 615および 617が切離し状態となり、一方、
インバータ 612, 614,616 および 618が接続状態とな
るから、EPROM 用書込み回路を無効にするとともに、デ
ータ入出力回路を各データ入出力ピンに接続して通常の
使用状態とする。
When the required writing to the EPROM is completed, the input of the enable signal is cut off, and conversely the inverter 6
11, 613, 615 and 617 are in the disconnected state, while
Since the inverters 612, 614, 616 and 618 are connected, the EPROM write circuit is disabled and the data input / output circuit is connected to each data input / output pin for normal use.

なお上記実施例において、合計16本のピンにEPRO
M用書込み回路が付加されているが、このうち12本の
ピンはEPROMへのデータ書込み時に所定のアドレス
指定を行うアドレスピンとして機能するものであり、残
り4本のピンが4ビットのデータを書き込むためのピン
として機能する。
In addition, in the above-mentioned embodiment, EPRO is used for a total of 16 pins.
An M write circuit is added, but 12 of these pins function as address pins that specify a predetermined address when writing data to the EPROM, and the remaining 4 pins store 4-bit data. Functions as a pin for writing.

また第3図に示される I/O ポート61においては、出
力ポートのみが示されているが、これを双方向の入出力
ポートとする場合には、第4図に示すように例えばデー
タバスとデータ入出力ピンPとの間にはデータを外部
に出力させる出力バッファとしてのインバータ6121と外
部からデータを入力させる第1の入力バッファとしての
インバータ6122とをそなえる。
Further, in the I / O port 61 shown in FIG. 3, only the output port is shown, but when this is used as a bidirectional input / output port, as shown in FIG. An inverter 6121 as an output buffer for outputting data to the outside and an inverter 6122 as a first input buffer for inputting data from the outside are provided between the data input / output pin P 1 .

そしてEPROMへ書込むときはインバータ6121,6122
をディスエーブルして第2の入力バッファとしてのイン
バータ611のみをイネーブルにする。また通常使用のと
きはインバータ611 をディスエーブルとし、データの入
出力に応じてインバータ6121および6122の一方をイネー
ブルにする。
When writing to EPROM, inverters 6121 and 6122
Are disabled to enable only inverter 611 as the second input buffer. Further, during normal use, the inverter 611 is disabled and one of the inverters 6121 and 6122 is enabled according to the input / output of data.

そして本発明は前述したように、これらのピンをワンチ
ップマイクロコンピュータが本来有しているデータ入出
力ピンの一部が兼用している点に特長がある。なお本発
明では、イネーブル信号入力用のピンPi も、マイクロ
コンピュータが本来有しているピンに兼用させるのが好
ましく、前記実施例では該ピンPi としてリセット用の
ピンを用いているが、それ以外の用途の制御信号用のピ
ンを用いることもできる。
As described above, the present invention is characterized in that some of the data input / output pins originally possessed by the one-chip microcomputer also serve as these pins. In the present invention, it is preferable that the pin Pi for inputting the enable signal is also used as the pin originally possessed by the microcomputer. In the above-mentioned embodiment, the pin for reset is used as the pin Pi, but other than that. It is also possible to use pins for control signals for the above-mentioned applications.

(キ)発明の効果 本発明によれば、プログラムカウンタの出力が外部に導
出されない、すなわちアドレスピンを有しないワンチッ
プマイクロコンピュータであっても、該マイクロコンピ
ュータのピンの数を本来の数にとどめたままで内蔵した
EPROMへのデータ内容の高速な書込みが可能な形式
のワンチップマイクロコンピュータが得られる。
(G) Effects of the Invention According to the present invention, even if the output of the program counter is not derived to the outside, that is, even in a one-chip microcomputer having no address pin, the number of pins of the microcomputer is limited to the original number. It is possible to obtain a one-chip microcomputer in a format that enables high-speed writing of data contents to the built-in EPROM as it is.

【図面の簡単な説明】[Brief description of drawings]

第1図は、従来のワンチップマイクロコンピュータの全
体構成を概略的に示す図、 第2図は、本発明の一実施例としてのワンチップマイク
ロコンピュータの全体構成を概略的に示す図、 第3図および第4図は、第2図のワンチップマイクロコ
ンピュータにおける I/O ポートの内部構成の一例を示
す図である。 (符号の説明) 1……CPU、2……プログラムカウンタ、 3……RAM、4……ROM、 5……デコーダ、 61,62,63,64,65,66…… I/O ポート、 7……EPROM。
FIG. 1 is a diagram schematically showing the overall configuration of a conventional one-chip microcomputer, FIG. 2 is a diagram schematically showing the overall configuration of a one-chip microcomputer as an embodiment of the present invention, and FIG. 4 and 4 are diagrams showing an example of the internal structure of the I / O port in the one-chip microcomputer shown in FIG. (Explanation of symbols) 1 ... CPU, 2 ... Program counter, 3 ... RAM, 4 ... ROM, 5 ... Decoder, 61, 62, 63, 64, 65, 66 ... I / O port, 7 ...... EPROM.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】CPUに接続されたEPROMと、 前記CPUに入力及び出力されるデータ、前記EPRO
Mから出力されるデータが供給されるデータバスと、 前記EPROMに対する書込みデータ及びアドレス指定
のための本数に相当するバス線を持つ書込み用バスと、 前記データバス及び書込み用バスに接続され、前記CP
Uに入力及び出力されるデータ、前記書込みデータ及び
アドレスを入出力ピンに与え又は前記入出力ピンから与
えられる入出力ポートとを有し、 前記入出力ポートは、前記入出力ピンと前記データバス
とに接続された少なくとも第1の入力バッファ又は出力
バッファの一方と、前記入出力ピンと前記書込み用バス
とに接続された第2の入力バッファとを備え、前記EP
ROMへの書込み時には、前記EPROMへの書込みを
指示する制御信号に応答して、前記第1の入力バッファ
及び前記出力バッファを前記入出力ピンから切離すと共
に前記第2の入力バッファを前記入出力ピンに接続し、
前記EPROMへの書込み時以外には、少なくとも前記
第1の入力バッファ又は出力バッファの一方を前記入出
力ピンに接続し、前記第2の入力バッファを前記入出力
ピンから切離すことを特徴とする内蔵されるEPROM
への書込みが可能であるワンチップマイクロコンピュー
タ。
1. An EPROM connected to a CPU, data input to and output from the CPU, and the EPRO.
A data bus to which the data output from M is supplied; a write bus having write data for the EPROM and a bus line corresponding to the number for addressing; and a data bus connected to the data bus and the write bus, CP
And input / output data to / from U, write data and address to / from an input / output pin, and an input / output port provided from the input / output pin, wherein the input / output port includes the input / output pin and the data bus. And at least one of a first input buffer or an output buffer connected to the input buffer and a second input buffer connected to the input / output pin and the write bus.
At the time of writing to the ROM, the first input buffer and the output buffer are disconnected from the input / output pin and the second input buffer is input / output in response to a control signal instructing the writing to the EPROM. Connect to the pin,
At least one of the first input buffer and the output buffer is connected to the input / output pin and the second input buffer is disconnected from the input / output pin except when writing to the EPROM. Built-in EPROM
A one-chip microcomputer that can write to.
JP11094084A 1984-06-01 1984-06-01 One-chip microcomputer capable of writing to built-in EPROM Expired - Fee Related JPH0661109B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11094084A JPH0661109B2 (en) 1984-06-01 1984-06-01 One-chip microcomputer capable of writing to built-in EPROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11094084A JPH0661109B2 (en) 1984-06-01 1984-06-01 One-chip microcomputer capable of writing to built-in EPROM

Publications (2)

Publication Number Publication Date
JPS60256868A JPS60256868A (en) 1985-12-18
JPH0661109B2 true JPH0661109B2 (en) 1994-08-10

Family

ID=14548425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11094084A Expired - Fee Related JPH0661109B2 (en) 1984-06-01 1984-06-01 One-chip microcomputer capable of writing to built-in EPROM

Country Status (1)

Country Link
JP (1) JPH0661109B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0186000U (en) * 1987-11-30 1989-06-07
TW231343B (en) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US7057937B1 (en) 1992-03-17 2006-06-06 Renesas Technology Corp. Data processing apparatus having a flash memory built-in which is rewritable by use of external device
JP6304472B2 (en) * 2013-02-12 2018-04-04 セイコーエプソン株式会社 Semiconductor integrated circuit, oscillator, electronic device, moving object, and method for inspecting semiconductor integrated circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MCS−51ファミリ・ユーザーズマニュアル,インテルジャパン(昭58−9−20),P.5〜27

Also Published As

Publication number Publication date
JPS60256868A (en) 1985-12-18

Similar Documents

Publication Publication Date Title
US4349870A (en) Microcomputer with programmable multi-function port
EP0338317B1 (en) Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes
JPH0661109B2 (en) One-chip microcomputer capable of writing to built-in EPROM
JPH0140366B2 (en)
JP3380827B2 (en) Emulator device
US5764950A (en) Data processing system having a function of changing bus width
JPH0353363A (en) Bus architecture converting circuit
JPS6055911B2 (en) main storage
JPS60144857A (en) Cpu peripheral circuit
JPH0683765A (en) Microcomputer
JP2687679B2 (en) Program development equipment
JPS60114954A (en) Subminiature computer
JPH01195555A (en) Microcomputer
JP2946508B2 (en) Single chip microcomputer
JPH0516615B2 (en)
JPH0664622B2 (en) Micro computer
JPH0776896B2 (en) Integrated circuit
JPH01194052A (en) Data input/output circuit for digital signal processing processor
JPH04330541A (en) Common data transfer system
JPH05189362A (en) Bus conversion system
JPS61193252A (en) Variable address conversion system
JPS59139427A (en) Information processing device
JPH03266159A (en) Input/output controller
JPS6218946B2 (en)
JPH06337847A (en) Multiprocessor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees