JPH0658974B2 - 半導体位置検出装置 - Google Patents
半導体位置検出装置Info
- Publication number
- JPH0658974B2 JPH0658974B2 JP4658286A JP4658286A JPH0658974B2 JP H0658974 B2 JPH0658974 B2 JP H0658974B2 JP 4658286 A JP4658286 A JP 4658286A JP 4658286 A JP4658286 A JP 4658286A JP H0658974 B2 JPH0658974 B2 JP H0658974B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- resistance layer
- semiconductor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体位置検出装置に関する。
（従来の技術） 位置検出装置の代表的なものとして、たとえばシリコン
などの半導体基体内に不純物ドープ層からなる抵抗層を
形成し、この抵抗層内に光励起のキャリヤを生じさせ、
このキャリヤを抵抗層両端から引き抜くことにより、光
の入射位置を検出する半導体位置検出装置が知られてい
る。
などの半導体基体内に不純物ドープ層からなる抵抗層を
形成し、この抵抗層内に光励起のキャリヤを生じさせ、
このキャリヤを抵抗層両端から引き抜くことにより、光
の入射位置を検出する半導体位置検出装置が知られてい
る。
１次元位置検出装置を例にとって説明する。たとえば、
Ｎ形高抵抗率シリコン基体の表面内に高抵抗率のＰ形抵
抗層を形成する。このＰ形抵抗層の両端部に電極形成用
のＰ＋形低抵抗率領域を設け、その上に電流取り出し用
電極を形成する。Ｎ形基体の裏面には電極形成用のＮ＋
形低抵抗率領域を設け、バイアス用電極をその上に形成
する。Ｐ形抵抗層は１次元位置検出の用途に適した細長
い形状とする。
Ｎ形高抵抗率シリコン基体の表面内に高抵抗率のＰ形抵
抗層を形成する。このＰ形抵抗層の両端部に電極形成用
のＰ＋形低抵抗率領域を設け、その上に電流取り出し用
電極を形成する。Ｎ形基体の裏面には電極形成用のＮ＋
形低抵抗率領域を設け、バイアス用電極をその上に形成
する。Ｐ形抵抗層は１次元位置検出の用途に適した細長
い形状とする。
Ｎ形基体とＰ形抵抗層との間のＰＮ接合を逆バイアスと
した状態で、このＰＮ接合近傍に信号光を入射する。光
励起されたキャリヤは、逆バイアスに従って正孔はＰ形
抵抗層に、電子はＮ形基体に流れる。Ｐ形抵抗層はその
両端部に電流取り出し用電極があるので、光入射位置か
ら各電極までの抵抗値に逆比例した正孔電流が両電極に
流れる。
した状態で、このＰＮ接合近傍に信号光を入射する。光
励起されたキャリヤは、逆バイアスに従って正孔はＰ形
抵抗層に、電子はＮ形基体に流れる。Ｐ形抵抗層はその
両端部に電流取り出し用電極があるので、光入射位置か
ら各電極までの抵抗値に逆比例した正孔電流が両電極に
流れる。
抵抗層の抵抗分布が均一であれば、光入射位置から各電
極での抵抗は、その距離ｌ1，ｌ2に比例する。したがっ
て、各電極から取り出される電流をＩ1，Ｉ2とすると、 Ｉ1／Ｉ2＝ｌ2／ｌ1 となる。いま、全長ｌ1＋ｌ2＝Ｌとし、中央からの距離
を符号を含めてｘで表すと、 ｌ1＝（Ｌ／２）＋ｘ ｌ2＝（Ｌ／２）−ｘ とあらわせる。すると ｘ＝（ｌ1−ｌ2）／２ となり、（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2） ＝（ｌ1−ｌ2）／（ｌ1＋ｌ2） の関係を用いて、 ｘ＝〔（ｌ1＋ｌ2）／２〕・〔（Ｉ1−Ｉ2）／（Ｉ1＋
Ｉ2）〕 ＝Ｌ／２・〔（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）〕 と表せる。
極での抵抗は、その距離ｌ1，ｌ2に比例する。したがっ
て、各電極から取り出される電流をＩ1，Ｉ2とすると、 Ｉ1／Ｉ2＝ｌ2／ｌ1 となる。いま、全長ｌ1＋ｌ2＝Ｌとし、中央からの距離
を符号を含めてｘで表すと、 ｌ1＝（Ｌ／２）＋ｘ ｌ2＝（Ｌ／２）−ｘ とあらわせる。すると ｘ＝（ｌ1−ｌ2）／２ となり、（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2） ＝（ｌ1−ｌ2）／（ｌ1＋ｌ2） の関係を用いて、 ｘ＝〔（ｌ1＋ｌ2）／２〕・〔（Ｉ1−Ｉ2）／（Ｉ1＋
Ｉ2）〕 ＝Ｌ／２・〔（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）〕 と表せる。
このような位置検出装置の位置検出精度は、Ｐ形抵抗層
の抵抗が位置検出方向に沿って一様に分布すること、電
流が抵抗に逆比例して流れることに依存する。
の抵抗が位置検出方向に沿って一様に分布すること、電
流が抵抗に逆比例して流れることに依存する。
このような抵抗層形成には高精度の不純物ドーピングが
必要である。また、位置検出の分解能は、一対の電流の
差動検出能力に依存するため、抵抗層の値はある程度高
いことが望まれる。イオン打ち込み技術は単位面積当り
の不純物ドープ量を正確に制御できる点でこの目的に適
している。
必要である。また、位置検出の分解能は、一対の電流の
差動検出能力に依存するため、抵抗層の値はある程度高
いことが望まれる。イオン打ち込み技術は単位面積当り
の不純物ドープ量を正確に制御できる点でこの目的に適
している。
（発明が解決しようとする問題点） 前述したような半導体位置検出装置において、抵抗層の
抵抗率が変化すると、位置検出精度が変化してしまうこ
とになる。
抵抗率が変化すると、位置検出精度が変化してしまうこ
とになる。
半導体表面は不安定で汚染に影響されやすく、通常酸化
膜等のパッシベーション膜や封止樹脂で保護している。
しかし、これらのパッシベーション膜や封止樹脂にも、
イオン性不純物等の微量の不純物が含まれる。半導体位
置検出装置のＰＮ接合を数ボルト以上の電圧で逆バイア
スすると、正電位に保ったＮ形領域から負電位に保った
Ｐ形領域に電気力線が形成される。
膜等のパッシベーション膜や封止樹脂で保護している。
しかし、これらのパッシベーション膜や封止樹脂にも、
イオン性不純物等の微量の不純物が含まれる。半導体位
置検出装置のＰＮ接合を数ボルト以上の電圧で逆バイア
スすると、正電位に保ったＮ形領域から負電位に保った
Ｐ形領域に電気力線が形成される。
この電気力線はパッシベーション膜や封止樹脂中を通過
し、そこに存在する不純物（たとえばＮａＣｌ）を正負
のイオン（たとえばＮａ＋とＣｌ−）に分離し、正イオ
ンをＰ形領域近傍に、負イオンをＮ形領域近傍に配列さ
せることになる。この結果、半導体表面上に配列した電
荷が、逆極性のキャリヤをパッシベーション膜下の半導
体領域表面に誘起する。
し、そこに存在する不純物（たとえばＮａＣｌ）を正負
のイオン（たとえばＮａ＋とＣｌ−）に分離し、正イオ
ンをＰ形領域近傍に、負イオンをＮ形領域近傍に配列さ
せることになる。この結果、半導体表面上に配列した電
荷が、逆極性のキャリヤをパッシベーション膜下の半導
体領域表面に誘起する。
このため抵抗層の抵抗率が不純物濃度と関係なく変化し
てしまい、半導体位置検出装置の位置検出精度が低下し
てしまう。
てしまい、半導体位置検出装置の位置検出精度が低下し
てしまう。
また、半導体表面（絶縁膜との界面）は、結晶性が悪
く、表面準位等が存在して雑音等の原因となりやすい。
く、表面準位等が存在して雑音等の原因となりやすい。
上に述べた問題点は、抵抗層およびその周囲のＰＮ接合
が半導体表面に露出していることに原因する。
が半導体表面に露出していることに原因する。
本発明は抵抗層が半導体表面の影響を受けにくい半導体
位置検出装置を提供することを目的とする。
位置検出装置を提供することを目的とする。
（問題点を解決するための手段） 本発明による半導体位置検出装置は、半導体基体の表面
と抵抗層との間に抵抗とは逆の導電形の離隔層を設け、
抵抗層を半導体表面から離隔する構成となっている。
と抵抗層との間に抵抗とは逆の導電形の離隔層を設け、
抵抗層を半導体表面から離隔する構成となっている。
これは別の見地から見ると、抵抗層を不安定な半導体表
面を含まない内部領域から形成することを意味する。
面を含まない内部領域から形成することを意味する。
さらに、本発明では前記離隔層を前記半導体基体と電気
的に接続する。すなわち、同導電形の半導体基体と離隔
層とを重ねて連続する領域とする。これにより離隔層は
半導体基体と同電位に保たれる。
的に接続する。すなわち、同導電形の半導体基体と離隔
層とを重ねて連続する領域とする。これにより離隔層は
半導体基体と同電位に保たれる。
したがって、離隔層下のＰＮ接合が逆バイアスされても
電気力線が半導体表面上に漏れることが防止される。
電気力線が半導体表面上に漏れることが防止される。
抵抗層と離隔層とは半導体基体の同一表面からの二重不
純物ドーピングで形成してもよく、また抵抗層を形成し
た下地半導体基体上に離隔層を形成するエピタキシャル
層を成長させてもよい。２重ドーピングは拡散、イオン
打ち込み等が適し、特にイオン打ち込みが制御性の点で
適している。エピタキシャル層を用いる場合は離隔層の
不純物濃度を自由に選択できる利点がある。
純物ドーピングで形成してもよく、また抵抗層を形成し
た下地半導体基体上に離隔層を形成するエピタキシャル
層を成長させてもよい。２重ドーピングは拡散、イオン
打ち込み等が適し、特にイオン打ち込みが制御性の点で
適している。エピタキシャル層を用いる場合は離隔層の
不純物濃度を自由に選択できる利点がある。
使用においては抵抗層と半導体基体（および離隔層）と
の間のＰＮ接合を逆バイアスし、半導体表面から光スポ
ットを入射する。
の間のＰＮ接合を逆バイアスし、半導体表面から光スポ
ットを入射する。
逆バイアスによってＰＮ接合近傍には空乏層が発達する
が、抵抗層は離隔層によって半導体内に埋込まれている
ため、半導体表面上にはほとんど電界は生じない。
が、抵抗層は離隔層によって半導体内に埋込まれている
ため、半導体表面上にはほとんど電界は生じない。
抵抗層の両端部には電流取り出し構造があり、そこでは
ＰＮ接合が半導体表面に露出するが、そのことによって
抵抗層が受ける影響は少ない。
ＰＮ接合が半導体表面に露出するが、そのことによって
抵抗層が受ける影響は少ない。
たとえ、離隔層上の半導体表面上に帯電が生じても、抵
抗層に対して離隔層がシールドの役を果たすので、抵抗
層が受ける影響は少ない。
抗層に対して離隔層がシールドの役を果たすので、抵抗
層が受ける影響は少ない。
離隔層も半導体基体と同一材料で作られ、入射光を吸収
する。特に不純物濃度が高い場合はそうである。逆バイ
アスによる電界が生じない場合で発生する光励起キャリ
ヤは、出力信号にあまり寄与しないので、離隔層の不純
物濃度と厚さとは無効光吸収を大きくしないように選ぶ
のが好ましい。たとえば、不純物濃度は高く、厚さは十
分薄くする。逆バイアスによって離隔層が完全に空乏化
すると電界が半導体表面に達するので好ましくない。
する。特に不純物濃度が高い場合はそうである。逆バイ
アスによる電界が生じない場合で発生する光励起キャリ
ヤは、出力信号にあまり寄与しないので、離隔層の不純
物濃度と厚さとは無効光吸収を大きくしないように選ぶ
のが好ましい。たとえば、不純物濃度は高く、厚さは十
分薄くする。逆バイアスによって離隔層が完全に空乏化
すると電界が半導体表面に達するので好ましくない。
一方、抵抗層を半導体内に埋込んだことにより、抵抗層
の上下にＰＮ接合が形成され、光検出に有効な領域が増
大する。このため光検出出力は増加でき、離隔層内での
無効光吸収を十分補えることになる。
の上下にＰＮ接合が形成され、光検出に有効な領域が増
大する。このため光検出出力は増加でき、離隔層内での
無効光吸収を十分補えることになる。
とくに、離隔層をエピタキシャル層で形成した場合は、
離隔層の不純物濃度を自由に選択できるので抵抗層上側
のＰＮ接合の特性も光検出に最適のものとすることがで
きる。
離隔層の不純物濃度を自由に選択できるので抵抗層上側
のＰＮ接合の特性も光検出に最適のものとすることがで
きる。
（実施例） 本発明を図面等を参照して、さらに詳しく説明する。
第１図(a)，第１図(b)に本発明による半導体位置検出装
置の実施例を示す。
置の実施例を示す。
第１導電形の半導体基体であるＮ形高抵抗率シリコン基
体１の上側主表面には、第２導電形抵抗層であるＰ形高
抵抗率領域２が形成され、さらにその上に第１導電形離
隔層であるＮ形もしくはＮ＋形表面領域６が形成されて
いる。
体１の上側主表面には、第２導電形抵抗層であるＰ形高
抵抗率領域２が形成され、さらにその上に第１導電形離
隔層であるＮ形もしくはＮ＋形表面領域６が形成されて
いる。
Ｐ形領域２の両端はＰ＋形低抵抗率領域４，５に接して
いる。これらのＰ＋形領域４，５はその上の電極１４，
１５と共に光検出用の電流取り出し用構造を形成してい
る。
いる。これらのＰ＋形領域４，５はその上の電極１４，
１５と共に光検出用の電流取り出し用構造を形成してい
る。
シリコン基体１の主表面は酸化シリコン等の絶縁膜７で
保護されている。この絶縁膜７は少なくとも抵抗層２の
上部では入射光に対して透明な材料で作られる。シリコ
ン基体１の下側主表面（裏面）にはＮ＋形低抵抗率領域
３が形成され、その上には電極１３が形成される。
保護されている。この絶縁膜７は少なくとも抵抗層２の
上部では入射光に対して透明な材料で作られる。シリコ
ン基体１の下側主表面（裏面）にはＮ＋形低抵抗率領域
３が形成され、その上には電極１３が形成される。
第１図(b)の上面パターンに示すように、Ｎ形離隔層６
は抵抗層２の全面を覆い、Ｎ形シリコン基体１と連続す
るように形成するのが好ましい。Ｐ形抵抗層２の全面を
Ｎ形離隔層で覆うことにより、Ｐ形抵抗層周囲のＰＮ接
合１２は第１図(c)に示すように完全に半導体内に埋込
まれる。
は抵抗層２の全面を覆い、Ｎ形シリコン基体１と連続す
るように形成するのが好ましい。Ｐ形抵抗層２の全面を
Ｎ形離隔層で覆うことにより、Ｐ形抵抗層周囲のＰＮ接
合１２は第１図(c)に示すように完全に半導体内に埋込
まれる。
抵抗層２の周囲のＮ形シリコン基体１およびＮ（Ｎ＋）
形離隔層が一定電位に保たれるので、ＰＮ接合１２周辺
の電界が半導体表面上に漏れることがない。
形離隔層が一定電位に保たれるので、ＰＮ接合１２周辺
の電界が半導体表面上に漏れることがない。
電流取り出し用のＰ＋形領域４，５は半導体表面に露出
しており、その周囲のＰＮ接合も半導体表面に露出して
いる。したがって電流取り出し構造（４，１４）（５，
１５）近傍では半導体表面上に電界が生じ、電気力線が
発生する。
しており、その周囲のＰＮ接合も半導体表面に露出して
いる。したがって電流取り出し構造（４，１４）（５，
１５）近傍では半導体表面上に電界が生じ、電気力線が
発生する。
しかし、抵抗層２とこれらのＰＮ接合露出端は離れてい
るので、抵抗層２に与える影響は少ない。さらに、たと
えわずかな電気力線の漏れによって抵抗層２の上部にイ
オンが移動しても、本実施例の場合それらはＮ形離隔層
６の負イオンであり、それらの影響もＮ形離隔層６によ
って電気的にシールドされてしまう。
るので、抵抗層２に与える影響は少ない。さらに、たと
えわずかな電気力線の漏れによって抵抗層２の上部にイ
オンが移動しても、本実施例の場合それらはＮ形離隔層
６の負イオンであり、それらの影響もＮ形離隔層６によ
って電気的にシールドされてしまう。
したがって、長期間逆バイアスを印加しても、それによ
って抵抗層２の抵抗が変化することはほとんどない。な
お、第１ｂ図に示すように、Ｎ＋形離隔層６をＰ＋形領
域４，５内に入り込むように形成すること等によりＰＮ
接合露出端部の影響を低減することもできる。
って抵抗層２の抵抗が変化することはほとんどない。な
お、第１ｂ図に示すように、Ｎ＋形離隔層６をＰ＋形領
域４，５内に入り込むように形成すること等によりＰＮ
接合露出端部の影響を低減することもできる。
シリコン基体１は、たとえばＮ形，５×１０１３cm-3の
ものとして十分空乏層が延びるようにする。
ものとして十分空乏層が延びるようにする。
一次元検出装置の抵抗層２の上面形状は、長方形が好ま
しく、たとえば１mm×３mmの長方形とする。抵抗層２の
深さと不純物濃度とは逆バイアスで完全には空乏化せ
ず、適当な抵抗値（例えば、１００ｋΩのオーダ）を与
え、かつ十分広い有効光吸収領域を与えるように選ぶの
がよい。例えば、0.3μｍの厚み、５×１０15cm-3を用
いる。
しく、たとえば１mm×３mmの長方形とする。抵抗層２の
深さと不純物濃度とは逆バイアスで完全には空乏化せ
ず、適当な抵抗値（例えば、１００ｋΩのオーダ）を与
え、かつ十分広い有効光吸収領域を与えるように選ぶの
がよい。例えば、0.3μｍの厚み、５×１０15cm-3を用
いる。
離隔層６は抵抗層２を実質上覆い、電気的にシールドす
るとともに、あまり無効な光吸収を生じさせないものと
する。たとえば、不純物濃度１０１８cm-3，深さ0.2μ
ｍのものとする。
るとともに、あまり無効な光吸収を生じさせないものと
する。たとえば、不純物濃度１０１８cm-3，深さ0.2μ
ｍのものとする。
裏面のコンタクト用Ｎ＋形層３は電極をその上に形成す
るための領域であり、十分低抵抗率なものにすればよ
い。たとえば表面側不純物ドープ領域の形成後または形
成前に拡散で作ることができる。
るための領域であり、十分低抵抗率なものにすればよ
い。たとえば表面側不純物ドープ領域の形成後または形
成前に拡散で作ることができる。
表面側のＰ＋形低抵抗率領域４，５もその上に電極を形
成するための領域であるが、同時にＰ形抵抗層２の両端
を画定する領域となる。
成するための領域であるが、同時にＰ形抵抗層２の両端
を画定する領域となる。
たとえば、拡散で抵抗層２、離隔層６の形成前に作るこ
とができる。
とができる。
抵抗層２、離隔層６は抵抗層２の抵抗を決めるもので精
密に制御して作ることが好ましい。
密に制御して作ることが好ましい。
たとえば、抵抗層２はボロンのイオン打ち込み、離隔層
６はリンまたは砒素のイオン打ち込みで作ることができ
る。
６はリンまたは砒素のイオン打ち込みで作ることができ
る。
より浅い層を作るには不活性ガス雰囲気中でのレーザに
よる半導体表面の溶融によるレーザアニール等を利用し
てもよい。
よる半導体表面の溶融によるレーザアニール等を利用し
てもよい。
シリコン基体内の不純物分布の例を第２図に示す。横軸
は表面から裏面への深さ、縦軸は不純物濃度を示す。Ｎ
形離隔層６はリンのイオン打ち込み層で表面濃度１０
１８cm-3，深さ0.2μｍ、Ｐ形抵抗層２はボロンのイオ
ン打ち込み層で表面濃度５×１０１６cm-3，深さ0.5μ
ｍ、Ｎ形基体１は厚さ２００μｍ，不純物濃度５×１０
１３cm-3のシリコンウェーハのドープされなかった領域
Ｎ＋形領域、３はリンの拡散層で表面濃度５×１０１９
cm-3，深さ0.8μｍである。
は表面から裏面への深さ、縦軸は不純物濃度を示す。Ｎ
形離隔層６はリンのイオン打ち込み層で表面濃度１０
１８cm-3，深さ0.2μｍ、Ｐ形抵抗層２はボロンのイオ
ン打ち込み層で表面濃度５×１０１６cm-3，深さ0.5μ
ｍ、Ｎ形基体１は厚さ２００μｍ，不純物濃度５×１０
１３cm-3のシリコンウェーハのドープされなかった領域
Ｎ＋形領域、３はリンの拡散層で表面濃度５×１０１９
cm-3，深さ0.8μｍである。
製造方法の例を以下に述べる。Ｎ形高抵抗シリコン基体
１の表面内にＰ＋形領域４，５を拡散で形成した後、マ
スクを介してボロンイオンを加速電圧１５０ＫｅＶ、線
量２×１０１３cm-2で打ち込み、９００℃で３０分間ア
ニールしてＰ形抵抗層２を形成する。
１の表面内にＰ＋形領域４，５を拡散で形成した後、マ
スクを介してボロンイオンを加速電圧１５０ＫｅＶ、線
量２×１０１３cm-2で打ち込み、９００℃で３０分間ア
ニールしてＰ形抵抗層２を形成する。
その後Ｐ形抵抗層２を包む形状のマスクを作り、このマ
スクを介してリンイオンを加速電圧１５０ＫｅＶ、線量
２×１０１４cm-2で打ち込み、８５０℃で３０分間アニ
ールする。これによってＮ形離隔層６で覆われたＰ形抵
抗層２が形成される。
スクを介してリンイオンを加速電圧１５０ＫｅＶ、線量
２×１０１４cm-2で打ち込み、８５０℃で３０分間アニ
ールする。これによってＮ形離隔層６で覆われたＰ形抵
抗層２が形成される。
その後、通常の電極付け工程を行って、第１図(a)，第
１図(b)の半導体位置検出装置を得る。
１図(b)の半導体位置検出装置を得る。
このようにして得た半導体位置検出装置を温度８５℃、
湿度８５％、バイアス電圧１５Ｖで２０００時間のテス
トを行った結果、従来のものに認められたような位置検
出精度の劣化、電極間抵抗の変化はほとんど認められな
かった。
湿度８５％、バイアス電圧１５Ｖで２０００時間のテス
トを行った結果、従来のものに認められたような位置検
出精度の劣化、電極間抵抗の変化はほとんど認められな
かった。
第３図に、別の実施例による半導体位置検出装置を示
す。
す。
第１図(a)，第１図(b)の実施例では半導体表面からの不
純物ドーピングによって離隔層を形成したが、本実施例
ではＰ形抵抗層２を形成後、その上にＮ形エピタキシャ
ル層を成長させることによって離隔層６を形成する。
純物ドーピングによって離隔層を形成したが、本実施例
ではＰ形抵抗層２を形成後、その上にＮ形エピタキシャ
ル層を成長させることによって離隔層６を形成する。
その後電極取り出し領域４，５をＰ形不純物を拡散する
ことによって形成する。他の部分は第１図(a)，第１図
(b)の実施例と同様である。
ことによって形成する。他の部分は第１図(a)，第１図
(b)の実施例と同様である。
本実施例の場合は、Ｎ形離隔層６をエピタキシャル成長
で形成するので、離隔層６の不純物濃度を抵抗層２の不
純物濃度よりも低くすることができる。
で形成するので、離隔層６の不純物濃度を抵抗層２の不
純物濃度よりも低くすることができる。
Ｐ形抵抗層２を低不純物濃度のＮ形領域でほぼ完全に取
り囲み、その周囲のＰＮ接合全面を有効な光検出領域と
することができる。
り囲み、その周囲のＰＮ接合全面を有効な光検出領域と
することができる。
また、離隔層６の不純物濃度が低くでき、無効な光吸収
を低減することにも有効である。
を低減することにも有効である。
（発明の効果） 以上詳しく説明したように、本発明による半導体位置検
出装置は、半導体基体表面と抵抗層との間に抵抗とは逆
の離隔層を設け、抵抗層を半導体表面から離隔する構成
となっている。
出装置は、半導体基体表面と抵抗層との間に抵抗とは逆
の離隔層を設け、抵抗層を半導体表面から離隔する構成
となっている。
したがって、抵抗層が半導体表面の影響を受けにくくな
り、安定な動作をする。
り、安定な動作をする。
さらに詳しくいえば、離隔層を設けることにより、放射
線、ＵＶ光などの半導体表面に作用して界面準位を増加
させる、または絶縁膜中にチャージを引き起こす性質を
持つものが入射する場合も抵抗層には影響を与えない素
子が実現できる。また逆にそれらを信号源とする測定に
適したＰＳＤを作成することができる。この用途には離
隔層をＡｓで高濃度に薄く作成する。
線、ＵＶ光などの半導体表面に作用して界面準位を増加
させる、または絶縁膜中にチャージを引き起こす性質を
持つものが入射する場合も抵抗層には影響を与えない素
子が実現できる。また逆にそれらを信号源とする測定に
適したＰＳＤを作成することができる。この用途には離
隔層をＡｓで高濃度に薄く作成する。
一次元のものを実施例として示し詳細な説明を行った
が、この原理は二次元ＰＳＤにも利用できる。
が、この原理は二次元ＰＳＤにも利用できる。
第１図は本発明による半導体位置検出装置の実施例を示
す図であって、(a)および(c)は断面図、(b)は上面パタ
ーン図である。 第２図は不純物濃度プロフィールの例を示すグラフであ
る。 第３図は本発明による半導体位置検出装置の他の実施例
の断面図である。 １……Ｎ形半導体基体 ２……Ｐ形抵抗層 ３……Ｎ＋形低抵抗率領域 ４，５……Ｐ＋形低抵抗率領域 ６……Ｎ形離隔層 ７……絶縁膜
す図であって、(a)および(c)は断面図、(b)は上面パタ
ーン図である。 第２図は不純物濃度プロフィールの例を示すグラフであ
る。 第３図は本発明による半導体位置検出装置の他の実施例
の断面図である。 １……Ｎ形半導体基体 ２……Ｐ形抵抗層 ３……Ｎ＋形低抵抗率領域 ４，５……Ｐ＋形低抵抗率領域 ６……Ｎ形離隔層 ７……絶縁膜
Claims (6)
- 【請求項１】第１の導電形の半導体基体と、 前記半導体基体の主表面内に形成された第２の導電形の
抵抗層と、 前記抵抗層の両端部に形成された一対の電流取り出し構
造と、 前記抵抗層の表面に形成され前記半導体基体の第１導電
形部分にまで延在して電気的に接続されている前記抵抗
層とは異なる導電形の離隔層とを含み、 前記半導体基体と前記抵抗層との間のＰＮ接合を逆バイ
アスして使用することを特徴とする半導体位置検出装
置。 - 【請求項２】前記離隔層の深さが約数μｍである特許請
求の範囲第１項記載の半導体位置検出装置。 - 【請求項３】前記第１の導電形がＮ形であり、前記第２
の導電形がＰ形であり、前記抵抗層および前記離隔層が
ともにイオン打ち込みにより不純物をドープした層であ
る特許請求の範囲第１項記載の半導体位置検出装置。 - 【請求項４】前記離隔層が前記抵抗層上に形成されたエ
ピタキシャル層である特許請求の範囲第１項記載の半導
体位置検出装置。 - 【請求項５】前記離隔層が前記抵抗層よりも不純物濃度
の低い半導体領域である特許請求の範囲第４項記載の半
導体位置検出装置。 - 【請求項６】前記半導体基体がシリコン基体であり、前
記抵抗層が硼素をドープした層であり、前記離隔層が燐
をドープした層である特許請求の範囲第１項記載の半導
体位置検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4658286A JPH0658974B2 (ja) | 1986-03-04 | 1986-03-04 | 半導体位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4658286A JPH0658974B2 (ja) | 1986-03-04 | 1986-03-04 | 半導体位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62203347A JPS62203347A (ja) | 1987-09-08 |
| JPH0658974B2 true JPH0658974B2 (ja) | 1994-08-03 |
Family
ID=12751294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4658286A Expired - Fee Related JPH0658974B2 (ja) | 1986-03-04 | 1986-03-04 | 半導体位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658974B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100575098B1 (ko) * | 1997-10-01 | 2006-08-11 | 마츠시타 덴끼 산교 가부시키가이샤 | 수광장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5963776A (ja) * | 1982-10-01 | 1984-04-11 | Hamamatsu Tv Kk | 入射位置検出用半導体装置 |
| JPS59144167A (ja) * | 1983-02-07 | 1984-08-18 | Hitachi Ltd | 半導体抵抗装置 |
-
1986
- 1986-03-04 JP JP4658286A patent/JPH0658974B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62203347A (ja) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3614184B2 (ja) | フォトダイオード構造体及びフォトダイオードアレイ | |
| US4639756A (en) | Graded gap inversion layer photodiode array | |
| Pankove et al. | Neutralization of acceptors in silicon by atomic hydrogen | |
| US20090166684A1 (en) | Photogate cmos pixel for 3d cameras having reduced intra-pixel cross talk | |
| GB1573309A (en) | Semiconductor devices and their manufacture | |
| JPS60154579A (ja) | 半導体装置 | |
| JP2854550B2 (ja) | 半導体粒子検出器およびその製造方法 | |
| EP3701571B1 (en) | Integrated sensor of ionizing radiation and ionizing particles | |
| US4603342A (en) | Imaging array having higher sensitivity and a method of making the same | |
| JPH08507178A (ja) | ドリフトフリーアバランシ降伏ダイオード | |
| US4219830A (en) | Semiconductor solar cell | |
| US6465857B1 (en) | Semiconductor particle detector and a method for its manufacture | |
| JPH0658974B2 (ja) | 半導体位置検出装置 | |
| EP0162165A2 (en) | A Hall effect device and method for fabricating such a device | |
| JP5666636B2 (ja) | マイクロチャネル・アバランシェ・フォトダイオード | |
| JP3681190B2 (ja) | 高耐圧プレーナ型受光素子 | |
| JPS6154314B2 (ja) | ||
| JP3883678B2 (ja) | 半導体装置 | |
| JP3621314B2 (ja) | 受光装置 | |
| JPH0478032B2 (ja) | ||
| US4658497A (en) | Method of making an imaging array having a higher sensitivity | |
| RU2770147C1 (ru) | Микропиксельный лавинный фотодиод | |
| CN117913154A (zh) | 一种硅基探测器及其制备方法 | |
| JPH02224281A (ja) | 入射位置検出用半導体装置 | |
| GB2132818A (en) | Imaging array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |