JPH065814B2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPH065814B2 JPH065814B2 JP63323140A JP32314088A JPH065814B2 JP H065814 B2 JPH065814 B2 JP H065814B2 JP 63323140 A JP63323140 A JP 63323140A JP 32314088 A JP32314088 A JP 32314088A JP H065814 B2 JPH065814 B2 JP H065814B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- circuit
- switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、偏向コイルをスイッチングする際に生ずる
帰線電圧（逆誘起電圧）に対する回路の耐圧を向上し、
偏向コイルを高速かつ低電力でスイッチングするスイッ
チング回路に関するものである。
帰線電圧（逆誘起電圧）に対する回路の耐圧を向上し、
偏向コイルを高速かつ低電力でスイッチングするスイッ
チング回路に関するものである。
［従来の技術］ 一般に、スイッチング素子としては高速性、高耐圧性な
どが要求され、この要求には主にバイポーラトランジス
タ（以下、トランジスタと称する）が適当であった。
どが要求され、この要求には主にバイポーラトランジス
タ（以下、トランジスタと称する）が適当であった。
しかしトランジスタは素子の特性として次のような問題
を有している。
を有している。
Ａ）回路の電流容量を大きくしたい場合並列接続が必要
であり接続回路が複雑になる。
であり接続回路が複雑になる。
Ｂ）ストレージ時間（ｔ3g）が大きいのでベースの電荷
注入および抜取を高速で行う必要があり、回路が複雑に
なる。
注入および抜取を高速で行う必要があり、回路が複雑に
なる。
Ｃ）熱暴走を生ずる場合があるので素子の破壊が生じる
ことがある。
ことがある。
Ｄ）立ち上がり時間（ｔｒ）、立ち下がり時間（ｔｆ）
が大きく、かつ温度によって変化するので、安定性が悪
い。
が大きく、かつ温度によって変化するので、安定性が悪
い。
これらの問題を解決するためにはＦＥＴを用いれば良
く、第４図はこのときの例である。この回路は入力パル
スがパルス増幅器ＣＫＴ１を介して供給されＦＥＴＱ
１，Ｑ２を駆動するものである。
く、第４図はこのときの例である。この回路は入力パル
スがパルス増幅器ＣＫＴ１を介して供給されＦＥＴＱ
１，Ｑ２を駆動するものである。
ＦＥＴには次の長所がある。
Ａ）安全動作領域が広く、２次降伏（熱暴走）がない。
Ｂ）電圧駆動形素子であるから駆動電力が小さくて良
く、駆動回路も簡単になる。
く、駆動回路も簡単になる。
Ｃ）スイッチングスピードが早いので発熱が小さい。
Ｄ）オン抵抗が正の温度計数を有しているので並列接続
が容易である。
が容易である。
［発明が解決しようとする課題］ しかしながら現在、市場に出回っているスイッチング用
のＦＥＴはトランジスタにくらべると耐圧の点で問題が
あり、電圧の高いものには使用できないという問題があ
る。
のＦＥＴはトランジスタにくらべると耐圧の点で問題が
あり、電圧の高いものには使用できないという問題があ
る。
［課題を解決するための手段］ このような問題を解決するためにこの発明は、縦続接続
したスイッチング素子の一方にパルス信号を、他方に負
荷で発生した誘起電圧の分圧した電圧およびオン状態の
ときにスイッチング素子を十分にオン状態に維持する直
流バイアス電圧を供給するようにしたものである。
したスイッチング素子の一方にパルス信号を、他方に負
荷で発生した誘起電圧の分圧した電圧およびオン状態の
ときにスイッチング素子を十分にオン状態に維持する直
流バイアス電圧を供給するようにしたものである。
［作用］ スイッチング素子のオフ時に発生した誘起電圧が分圧さ
れてスイッチング素子に供給され、また、スイッチング
素子オン時にそのスイッチング素子のオン状態を十分に
維持できなくなる前にバイアス回路からのバイアス電圧
が供給され十分にオン状態を維持する。
れてスイッチング素子に供給され、また、スイッチング
素子オン時にそのスイッチング素子のオン状態を十分に
維持できなくなる前にバイアス回路からのバイアス電圧
が供給され十分にオン状態を維持する。
［実施例］ 第１図はこの発明の一実施例を示す回路図である。図は
縦続接続した上段ＦＥＴＱ１１のゲートに抵抗Ｒ１１，
Ｒ１２，Ｒ１７、コンデンサＣ１１，Ｃ１２，ＣＲ１
１，直流バイアス回路ＣＫＴ１１から構成されるバラン
ス回路を接続したもので、このバランス回路が本願の特
徴部分である。
縦続接続した上段ＦＥＴＱ１１のゲートに抵抗Ｒ１１，
Ｒ１２，Ｒ１７、コンデンサＣ１１，Ｃ１２，ＣＲ１
１，直流バイアス回路ＣＫＴ１１から構成されるバラン
ス回路を接続したもので、このバランス回路が本願の特
徴部分である。
抵抗Ｒ１１およびＲ１２はＦＥＴＱ１１のゲート電圧を
安定させるもので、一般にＦＥＴは入力インピーダンス
が大きいため、コンデンサＣ１１，Ｃ１２と並列に抵抗
Ｒ１１，Ｒ１２を挿入することによってＥＦＴＱ１１の
ゲートの直流電位を安定させている。
安定させるもので、一般にＦＥＴは入力インピーダンス
が大きいため、コンデンサＣ１１，Ｃ１２と並列に抵抗
Ｒ１１，Ｒ１２を挿入することによってＥＦＴＱ１１の
ゲートの直流電位を安定させている。
ＦＥＴＱ１１を十分にオンさせる電圧ＶＳは、ゲートカ
ットオフ電圧をＶGS(OFF)、ゲート・ソース間電圧をＶ
GSSすると次のようになる。
ットオフ電圧をＶGS(OFF)、ゲート・ソース間電圧をＶ
GSSすると次のようになる。
ＶGS(OFF)≪ＶＳ＜ＶGSS・・・・・・・(1) ここでＶGS(OFF)は一般に１〜５ボルト、ＶGSSは約±２
０ボルト程度である。したがってＶＳは１５ボルト程度
が最適値となる。
０ボルト程度である。したがってＶＳは１５ボルト程度
が最適値となる。
電源電圧ＶCCと帰線電圧ＶFBの関係は次の通りである。
ＶFB≒ｘ・ＶCC・・・・・・・・・・・・・(2) ここでｘ＝６〜１０であり帰線電圧のＦＥＴＱ１１のゲ
ートへの見掛け上のフィードバック電圧ＶＦは次式で表
される。
ートへの見掛け上のフィードバック電圧ＶＦは次式で表
される。
また、フィードバック電圧ＶＦはＦＥＴＱ１１を十分に
オン・オフさせるために次の範囲が適当である。
オン・オフさせるために次の範囲が適当である。
ＶCC＞ＶＦ＞ＶＳ・・・・・・・・・・・・・(4) ここでＶＳはほぼ１５Ｖ、ＶCCは１００から２００Ｖが
一般的なので次のようになる。
一般的なので次のようになる。
ＶＦ≒ＶCC／２・・・・・・・・・・・・・(5) このことから次式が成り立つ。
これから次のようになる。
ただしZC11およびＺC12はスイッチング周波数における
コンデンサＣ１１，Ｃ１２のインピーダンスを示し、記
号 は並列を示す。
コンデンサＣ１１，Ｃ１２のインピーダンスを示し、記
号 は並列を示す。
コンデンサＣ１１の容量は帰線電圧のフィードバックを
十分に行い、かつキャパシタ損失を最小にするため、次
の範囲が適当である。
十分に行い、かつキャパシタ損失を最小にするため、次
の範囲が適当である。
／２πｆＣ11＝５０ＫΩ〜１５０ＫΩ 抵抗Ｒ１１はスイッチングスピードを確保するため、Ｃ
１１・Ｒ１１＜ｆ／２とすれば良い。但しｆはスイッチ
ング周波数である。
１１・Ｒ１１＜ｆ／２とすれば良い。但しｆはスイッチ
ング周波数である。
次に第２図に示す波形図によってバランス回路の動作に
ついて説明する。ＦＥＦＱ１１のゲートには帰線電圧が
発生していないときバイアス回路ＣＫＴ１１からバイア
ス電圧が供給されている。その値の詳細については後述
するが、ＦＥＴＱ１２がオンのときはＦＥＴＱ１１をオ
ン状態に維持するように決められている。
ついて説明する。ＦＥＦＱ１１のゲートには帰線電圧が
発生していないときバイアス回路ＣＫＴ１１からバイア
ス電圧が供給されている。その値の詳細については後述
するが、ＦＥＴＱ１２がオンのときはＦＥＴＱ１１をオ
ン状態に維持するように決められている。
パルス増幅器ＣＫＴ１２からゲート抵抗Ｒ１４を介して
ＦＥＴＱ１２のゲートに第２図（ａ）に示すスイッチン
グパルスが供給されると、スイッチングパルスが正のと
きにＦＥＴＱ１１，Ｑ１２は第２図（ｂ）に示すような
オンモード、負のときはオフモードになる。オン期間、
オフ期間における偏向コイルＬ１２に第２図（ｃ）に示
す電流が流れ、ＦＥＴＱ１１，Ｑ１２がオフになった瞬
間、偏向コイルＬ１２の非接地側に第２図（ｄ）に示す
帰線電圧ＶFBが生ずる。このときの帰線時間ｔは偏向コ
イルＬ１２のインダクタンス、，共振コンデンサＣ１３
の容量およびスイッチング素子のスイッチングスピード
によって決定される。また帰線電圧ＶFBは偏向コイルＬ
１２のインダクタンスに比例し、帰線時間ｔに反比例す
る。
ＦＥＴＱ１２のゲートに第２図（ａ）に示すスイッチン
グパルスが供給されると、スイッチングパルスが正のと
きにＦＥＴＱ１１，Ｑ１２は第２図（ｂ）に示すような
オンモード、負のときはオフモードになる。オン期間、
オフ期間における偏向コイルＬ１２に第２図（ｃ）に示
す電流が流れ、ＦＥＴＱ１１，Ｑ１２がオフになった瞬
間、偏向コイルＬ１２の非接地側に第２図（ｄ）に示す
帰線電圧ＶFBが生ずる。このときの帰線時間ｔは偏向コ
イルＬ１２のインダクタンス、，共振コンデンサＣ１３
の容量およびスイッチング素子のスイッチングスピード
によって決定される。また帰線電圧ＶFBは偏向コイルＬ
１２のインダクタンスに比例し、帰線時間ｔに反比例す
る。
帰線電圧ＶFBが発生するとそれはコンデンサＣ１１とＣ
１２によって分圧され、ゲート抵抗Ｒ１３を介してＦＥ
ＴＱ１１のゲートにフィードバックされる。このフィー
ドバック電圧によってＦＥＴＱ１１のオン状態が制御さ
れ、この点が本願の要点である。本願においては回路の
電圧マージンおよび効率を最大限に生かすため、帰線電
圧ＶFBの分圧電圧がＦＥＴＱ１１のゲートに供給される
電圧をＶＧ（ＶＧは実際のフィードバック電圧である）
とすると、ＶＧ＝ＶF／２となるようにコンデンサＣ１
１，Ｃ１２の容量を設定しており、第２図（ｅ），
（ｆ）はそれを示している。また、第３図（ａ），
（ｂ），（ｃ）はその詳細を示している。
１２によって分圧され、ゲート抵抗Ｒ１３を介してＦＥ
ＴＱ１１のゲートにフィードバックされる。このフィー
ドバック電圧によってＦＥＴＱ１１のオン状態が制御さ
れ、この点が本願の要点である。本願においては回路の
電圧マージンおよび効率を最大限に生かすため、帰線電
圧ＶFBの分圧電圧がＦＥＴＱ１１のゲートに供給される
電圧をＶＧ（ＶＧは実際のフィードバック電圧である）
とすると、ＶＧ＝ＶF／２となるようにコンデンサＣ１
１，Ｃ１２の容量を設定しており、第２図（ｅ），
（ｆ）はそれを示している。また、第３図（ａ），
（ｂ），（ｃ）はその詳細を示している。
直流バイアス回路ＣＫＴ１１の出力電圧ＶＳはＦＥＴＱ
１１のオンの時にＦＥＴＱ１１を十分にオンさせるため
の制御をする電圧となる。帰線電圧が発生していないと
きの偏向コイル非接地側電圧はほぼアース電位である。
したがってＦＥＴＱ１２がオンに移行していく段階でＦ
ＥＴＱ１１も同時に十分にオンさせるバイアス電圧が必
要になる。
１１のオンの時にＦＥＴＱ１１を十分にオンさせるため
の制御をする電圧となる。帰線電圧が発生していないと
きの偏向コイル非接地側電圧はほぼアース電位である。
したがってＦＥＴＱ１２がオンに移行していく段階でＦ
ＥＴＱ１１も同時に十分にオンさせるバイアス電圧が必
要になる。
ＶFB≦ＶＳの時点でダイオードＣＲ１１が導通してバイ
アス電圧ＶＳがＦＥＴＱ１１のゲートに供給されるた
め、帰線電圧が消失した時点でＦＥＴＱ１１は順方向に
バイアスされる。したがってＦＥＴＱ１２がオンに移行
したら、ＦＥＴＱ１１も同時にオン状態に移行してい
く。ここで直流バイアス回路ＣＫＴ１１の出力インピー
ダンスを小さくしておけば、ダイオードＣＲ１１が導通
した時点で低インピーダンスの直流バイアス回路ＣＫＴ
１１からバイアス電圧が供給されるのでＦＥＴＱ１１は
高速かつ十分にオンする。
アス電圧ＶＳがＦＥＴＱ１１のゲートに供給されるた
め、帰線電圧が消失した時点でＦＥＴＱ１１は順方向に
バイアスされる。したがってＦＥＴＱ１２がオンに移行
したら、ＦＥＴＱ１１も同時にオン状態に移行してい
く。ここで直流バイアス回路ＣＫＴ１１の出力インピー
ダンスを小さくしておけば、ダイオードＣＲ１１が導通
した時点で低インピーダンスの直流バイアス回路ＣＫＴ
１１からバイアス電圧が供給されるのでＦＥＴＱ１１は
高速かつ十分にオンする。
ＥＦＴＱ１１を十分オン・オフさせるためバイアス電圧
ＶＳについて検討するとＶGS(off)＞Ｖ３のときＦＥＴ
Ｑ１１は十分にオンしなくなるので、その値はＶ
GS(off)≪ＶＳ＜ＶGSSであることが要求され、バイアス
電圧ＶＳはほぼＤＣ１５Ｖ程度となる。
ＶＳについて検討するとＶGS(off)＞Ｖ３のときＦＥＴ
Ｑ１１は十分にオンしなくなるので、その値はＶ
GS(off)≪ＶＳ＜ＶGSSであることが要求され、バイアス
電圧ＶＳはほぼＤＣ１５Ｖ程度となる。
このようにＦＥＴを縦続接続してもそのオン・オフタイ
ミングがほぼ同一となるため、上段のＦＥＴと下段のＦ
ＥＴののドレイン・ソース間インピーダンスが等しくな
るので、本願の回路によれば回路の耐圧はＦＥＴ単体の
２倍となり、ＶDSSが９００ＶのＦＥＴを使用すれば回
路耐圧は１８００Ｖとなる。
ミングがほぼ同一となるため、上段のＦＥＴと下段のＦ
ＥＴののドレイン・ソース間インピーダンスが等しくな
るので、本願の回路によれば回路の耐圧はＦＥＴ単体の
２倍となり、ＶDSSが９００ＶのＦＥＴを使用すれば回
路耐圧は１８００Ｖとなる。
今、ＦＥＴがオフ状態にあって、偏向コイル非接地側の
電位はほぼアース電位である。この状態ではＣＲ１１が
導通しており、ＦＥＴＱ１１のゲートは順方向にバイア
スされている（しかしＦＥＴＱ１２がオフ状態になって
いるので、ＦＥＴＱ１１のソース電圧は不定であるた
め、ＦＥＴＱ１１はオフ状態である）。この状態でＦＥ
ＴＱ１２のゲートパルスが正に転ずるとＦＥＴＱ１２は
オンし、ＦＥＴＱ１１のソース電圧が下がる。したがっ
てＱ１１のゲート・ソース間に電位差が生じて、ＦＥＴ
Ｑ１１もＱ１２とともにオンに移行していく。このオフ
からオンへの動作は高速で行う必要があるが、ＦＥＴＱ
１２のオフの時点からＦＥＴＱ１１のゲートには電圧Ｖ
Ｓが与えられているので、ＦＥＴＱ１２のオンと同時に
ＦＥＴＱ１１も十分にオン状態になる。
電位はほぼアース電位である。この状態ではＣＲ１１が
導通しており、ＦＥＴＱ１１のゲートは順方向にバイア
スされている（しかしＦＥＴＱ１２がオフ状態になって
いるので、ＦＥＴＱ１１のソース電圧は不定であるた
め、ＦＥＴＱ１１はオフ状態である）。この状態でＦＥ
ＴＱ１２のゲートパルスが正に転ずるとＦＥＴＱ１２は
オンし、ＦＥＴＱ１１のソース電圧が下がる。したがっ
てＱ１１のゲート・ソース間に電位差が生じて、ＦＥＴ
Ｑ１１もＱ１２とともにオンに移行していく。このオフ
からオンへの動作は高速で行う必要があるが、ＦＥＴＱ
１２のオフの時点からＦＥＴＱ１１のゲートには電圧Ｖ
Ｓが与えられているので、ＦＥＴＱ１２のオンと同時に
ＦＥＴＱ１１も十分にオン状態になる。
次にＦＥＴＱ１２のゲートパルスが負に転ずるとＦＥＴ
Ｑ１２はオフとなり、ＦＥＴＱ１１のソース電圧が不定
となるので、ＦＥＴＱ１１もＦＥＴＱ１２と供にオフに
転じていく。ＦＥＴＱ１１，１２のオフと供に偏向コイ
ルＬ１２の非接地側に帰線電圧ＶFBが発生する。ここで
ＦＥＴＱ１１とＱ１２のオフ時のインピーダンスの推移
が等量でないと電圧ＶFBの分圧比（ＦＥＴＱ１１ドレイ
ン・ソース間にかかる電圧と、ＦＥＴＱ１２のドレイン
・ソース間にかかる電圧の比）がアンバランスとなり、
電圧ストレスがどちらか一方に集中してしまう（実施例
ではＦＥＴＱ１１に集中してしまう）。この問題を解消
し、ＦＥＴＱ１１，１２のバランスをとり、かつ同時に
オフさせるのがコンデンサＣ１１，１２によるフィード
バック電圧である。
Ｑ１２はオフとなり、ＦＥＴＱ１１のソース電圧が不定
となるので、ＦＥＴＱ１１もＦＥＴＱ１２と供にオフに
転じていく。ＦＥＴＱ１１，１２のオフと供に偏向コイ
ルＬ１２の非接地側に帰線電圧ＶFBが発生する。ここで
ＦＥＴＱ１１とＱ１２のオフ時のインピーダンスの推移
が等量でないと電圧ＶFBの分圧比（ＦＥＴＱ１１ドレイ
ン・ソース間にかかる電圧と、ＦＥＴＱ１２のドレイン
・ソース間にかかる電圧の比）がアンバランスとなり、
電圧ストレスがどちらか一方に集中してしまう（実施例
ではＦＥＴＱ１１に集中してしまう）。この問題を解消
し、ＦＥＴＱ１１，１２のバランスをとり、かつ同時に
オフさせるのがコンデンサＣ１１，１２によるフィード
バック電圧である。
ここで、ＦＥＴＱ１２は入力パルスによってオフし、Ｆ
ＥＴＱ１１はフィードバッグ電圧が無くてもＦＥＴＱ１
２のオフと共にオフになっていくが、ＦＥＴＱ１２のオ
フにのみ依存するとＦＥＴＱ１１のオフの度合いがＦＥ
ＴＱ１２のオフの度合いを上回り、電圧がＦＥＴＱ１１
に片寄ってしまう。これを解決するのがコンデンサＣ１
１，Ｃ１２によるフィードバック電圧で、この電圧がＦ
ＥＴＱ１１のゲートに対して正帰還として働くため、Ｆ
ＥＴＱ１１のオフの量が制御され電圧ストレスがほぼ等
量となる。
ＥＴＱ１１はフィードバッグ電圧が無くてもＦＥＴＱ１
２のオフと共にオフになっていくが、ＦＥＴＱ１２のオ
フにのみ依存するとＦＥＴＱ１１のオフの度合いがＦＥ
ＴＱ１２のオフの度合いを上回り、電圧がＦＥＴＱ１１
に片寄ってしまう。これを解決するのがコンデンサＣ１
１，Ｃ１２によるフィードバック電圧で、この電圧がＦ
ＥＴＱ１１のゲートに対して正帰還として働くため、Ｆ
ＥＴＱ１１のオフの量が制御され電圧ストレスがほぼ等
量となる。
［発明の効果］ 以上説明したようにこの発明は縦続接続したＦＥＴの電
圧バランスを確保するためのバランス回路をＦＥＴの一
方に接続したので、高速で耐圧の高いスイッチング回路
が得られるという効果を有する。
圧バランスを確保するためのバランス回路をＦＥＴの一
方に接続したので、高速で耐圧の高いスイッチング回路
が得られるという効果を有する。
第１図はこの発明の一実施例を示す回路図、第２図は各
部波形図、第３図は第２図の一部を拡大した波形図、第
４図は従来の一例を示す回路図である。 ＣＫＴ１１・・・・バイアス電圧供給回路、ＣＫＴ１２
・・・・パルス増幅器、Ｑ１１，１２，１３，１４・・
・・ＦＥＴ、Ｃ１１，１２，１３，１４・・・・コンデ
ンサ、Ｒ１１，１２，１３，１４，１５，１６，１７・
・・・抵抗、ＣＲ１１，１２・・・・ダイオード、Ｌ１
１，１２・・・・コイル。
部波形図、第３図は第２図の一部を拡大した波形図、第
４図は従来の一例を示す回路図である。 ＣＫＴ１１・・・・バイアス電圧供給回路、ＣＫＴ１２
・・・・パルス増幅器、Ｑ１１，１２，１３，１４・・
・・ＦＥＴ、Ｃ１１，１２，１３，１４・・・・コンデ
ンサ、Ｒ１１，１２，１３，１４，１５，１６，１７・
・・・抵抗、ＣＲ１１，１２・・・・ダイオード、Ｌ１
１，１２・・・・コイル。
Claims (1)
- 【請求項１】第１および第２のスイッチング素子を縦続
接続した回路で誘導性負荷を駆動する回路であって、そ
のスイッチング素子を同じタイミングでオン・オフさせ
るスイッチング回路において、 第１のスイッチング素子をパルス入力信号によってオン
・オフさせる手段と、 負荷で発生する誘起電圧を分圧して第２のスイッチング
素子の制御端子に供給する分圧手段と、 分圧手段から供給される電圧が第２のスイッチング素子
のオン状態を維持する電圧の下限値に近づいたときその
スイッチング素子のオン状態を維持するバイアス電圧を
前記分圧手段の分圧点に供給する低インピーダンスのバ
イアス電圧供給回路とを備えたことを特徴とするスイッ
チング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323140A JPH065814B2 (ja) | 1988-12-21 | 1988-12-21 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63323140A JPH065814B2 (ja) | 1988-12-21 | 1988-12-21 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166914A JPH02166914A (ja) | 1990-06-27 |
| JPH065814B2 true JPH065814B2 (ja) | 1994-01-19 |
Family
ID=18151531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63323140A Expired - Lifetime JPH065814B2 (ja) | 1988-12-21 | 1988-12-21 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065814B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103368539B (zh) * | 2012-03-26 | 2016-08-31 | 通用电气公司 | 开关元件和开关系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151810A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 樹脂モ−ルドコイル |
| JPH0187709U (ja) * | 1987-11-30 | 1989-06-09 |
-
1988
- 1988-12-21 JP JP63323140A patent/JPH065814B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166914A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441290B2 (en) | Method and apparatus for simplifying the control of a switch | |
| US4758941A (en) | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit | |
| EP0649579B1 (en) | Circuit for driving a half-bridge | |
| US5502632A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| EP0763882A1 (en) | Load driving device | |
| JPH06269419A (ja) | 準誘導性負荷用の電流供給装置 | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| JP3391999B2 (ja) | 電源回路 | |
| JPH065814B2 (ja) | スイツチング回路 | |
| US4749876A (en) | Universal power transistor base drive control unit | |
| US6184740B1 (en) | Control Circuit | |
| JP2621495B2 (ja) | ゲート駆動回路 | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| WO1997012443A1 (en) | Pre-regulator with active current limiting for power transistor | |
| US6894575B2 (en) | High-voltage oscillator having a fast response time | |
| JP2740174B2 (ja) | インバータ装置 | |
| US7057355B2 (en) | Drive circuit for operating at least one lamp in an associated load circuit | |
| JPH0556633A (ja) | 定電圧装置 | |
| JPH0471364A (ja) | 昇圧電源回路 | |
| JPS60142716A (ja) | 電子式交流電圧可変装置 | |
| JP2000184701A (ja) | カレントリミッタ機能付き電源装置 | |
| JPH0241233B2 (ja) | ||
| JPS63119322A (ja) | インバ−タ回路 | |
| JPS62123514A (ja) | デイジタル型シヤント装置 |