JPH0656545B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ この発明は表示面上に静止画と動画とを併せて描画する
ことができる表示装置に関する。

［従来技術］ 近年のビデオゲームマシンやその他のグラフィック表示
装置においては、動画と静止画とを併せて表示すること
ができるディスプレイコントローラが用いられている。
そして、この種のディスプレイコントローラにおいて動
画処理は、一般に８×８画素程度の動画パターンを表示
単位とし、この動画パターンを単独に、もしくは組合せ
て動かすようにしている。

ところで、従来のディスプレイコントローラにおいて
は、その移動パターンの色が各々のパターン毎に単色で
あり、このため、表示画面がどうしても単調になってし
まうという欠点があった。

［発明の目的］ この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、複雑な配色の動画パターンを描画
することができ、これにより、表示画面上の表現能力を
著しく向上させることができる表示装置を提供するとこ
ろにある。

［発明の特徴］ この発明による表示装置は、動画表示のための情報を記
憶する記憶手段と、この記憶手段に記憶された情報に基
づいて表示面に動画を表示させるディスプレイコントロ
ーラとを有する表示装置において、 前記記憶手段が、 複数の動画パターンおよびこれらの動画パターンの各々
を表示制御するために使用される情報であって、 （ａ）前記表示面に表示すべき動画パターンを動画パタ
ーンに付与される識別情報で指示する指定情報、 （ｂ）当該動画パターンの前記表示面における表示位置
を決定する情報、 （ｃ）当該動画パターンの前記表示面における表示色を
決定するカラーコードおよび （ｄ）当該動画パターンの表示モードを指定する表示コ
ード からなる複数の動画制御テーブルを記憶し、 前記ディスプレイコントローラが、 前記複数の動画制御テーブルに基づいて表示制御される
各動画パターンのうち少なくとも２つの動画パターンが
前記表示画面上で重なり合っている場合に、これらの重
なり合った動画パターンに対応した各動画制御テーブル
の前記表示コードによって色混合表示モードが指定され
た場合には当該動画制御テーブル内の各カラーコードを
用いた論理演算により前記重なり合った動画パターンの
重合部分のカラーコードを決定する色混合処理を行い、
前記重なり合った動画パターンに対応した各動画制御テ
ーブルの前記表示コードによって優先表示モードが指定
された場合には前記複数の動画制御テーブルに対応して
予め割り当てられた優先順位に基づき前記重なり合った
動画パターンのうち優先順位の高い動画パターンに対応
した動画制御テーブル内のカラーコードを前記重なり合
った動画パターンの重合部分のカラーコードとする優先
処理を行うことを特徴としている。

［実施例］ 以下、図面を参照してこの発明の実施例について説明す
る。

第１図（イ）はこの発明の一実施例の構成を示すブロッ
ク図であり、図において、１はこの実施例によるディス
プレイコントローラである。２はＣＰＵ、３はＣＰＵ２
で用いられるプログラムが記憶されたＲＯＭおよびデー
タ記憶用のＲＡＭから成るメモリ、４はＶＲＡＭ（ビデ
オＲＡＭ）、５はＣＲＴ表示装置である。この場合、Ｖ
ＲＡＭ４には第２図に示すように、静止画パターン（ド
ットパターン）が記憶される静止画パターンテーブル４
a 、静止画パターンを表示すべき位置が記憶される静止
画位置テーブル４b 、各静止画パターンのカラーがカラ
ーコード（４ビット）によって記憶される静止画カラー
テーブル４c 、複数の動画パターンが記憶される動画パ
ターンテーブル４d 、動画パターンを表示すべき座標等
が記憶される動画制御テーブル群４e が各々設けられて
いる。動画パターンテーブル４d は、第３図に示すよう
に、８バイト毎に１つの動画パターンを記憶するように
なっており、各動画パターンには各々異なる名称（図で
は“０”〜“２５５”で示す８ビットの名称）が設定さ
れている。一例としてパターン名称“k ”に記憶されい
ている動画パターンを同図に拡大して示すが、図中デー
タ“１”の部分がパターン部分、データ“０”の部分が
背景部分（透明部分）である。また、動画制御テーブル
群４e は第４図に示すように、４バイト長の動画制御テ
ーブル３２個から成り、各動画制御テーブルにはアドレ
スの低い方から順に０〜３１の番号が設定されている。
ここで、ＮＯ．k の動画制御テーブルの内容（他の番号
の動画表示テーブルと同様）を同図に拡大して示す。図
に示す第０、第１バイトには、動画パターンを表示すべ
き位置のＸ、Ｙ座標（動画パターンの左上端位置が動画
の基準位置になる）が記憶される。したがって、この第
０、第１バイト内のデータを書換えると、動画が画面上
を移動する。次に第２バイトには表示すべき動画パター
ンの名称が記憶され、第３バイトの下位４ビットには表
示すべき動画パターンのカラーコードが記憶される。ま
た、第４バイトの第５、第６ビット（Ｄ５、Ｄ６）に
は、動画処理方式の態様を選択するデータが記憶される
が、このデータの機能については後述する。なお、以下
の説明において、上述の第５、第６ビットを各々ＩＣビ
ット、ＣＣビットと称す。

次にディスプレイコントローラ１の各構成要素について
説明する。第１図（イ）において、タイミング信号発生
回路８は、内部に設けられた水晶振動子によって基本ク
ロックパルスを発生し、また、この基本クロックパルス
に基づいてドットクロックパルスＤＣＰおよび同期信号
ＳＹＮＣを発生する。そして、ドットクロックパルスＤ
ＣＰを水平カウンタ９のクロック端子ＣＫへ、また、同
期信号ＳＹＮＣをＣＲＴ表示装置５へ各々出力する。こ
こで、ドットクロックパルスＤＣＰは、ＣＲＴ表示画面
に表示される各ドットに対応するクロックパルスであ
る。言い換えれば、画面の水平走査によって順次表示さ
れる各ドットの表示タイミングに同期して出力されるク
ロックパルスである。また、このタイミング信号発生回
路８は、画像データの処理に必要な各種のタイミング信
号を発生し、画像データ処理回路１０へ出力する。

水平カウンタ９は３４１進のアップカウンタであり、画
面表示の開始時点において初期リセットされ、また、ド
ットクロックパルスＤＣＰを３４１パルスカウントする
毎に信号ＨＰを垂直カウンタ１１のクロック端子ＣＫへ
出力する。この水平カウンタ９のカウント出力は、ＣＲ
Ｔ表示装置５の電子ビームが画面の左から何番目のドッ
トを走査しているかを示している。すなわち、例えばカ
ウント出力が「０」の時は電子ビームの走査が画面の最
左端にあり、また［１００］の時は電子ビームが画面左
から１０１番目のドット位置を走査している。なお、こ
の実施例においては画面の横１ラインに２５６ドット表
示するようになっている。したがって、水平カウンタ９
のカウント出力が「２５６」〜「３４０」の間は非表示
期間となる。

垂直カウンタ１１は２６２進のアップカウンタであり、
画面表示の開始時点において初期リセットされる。

この垂直カウンタ１１のカウント出力は、ＣＲＴ表示装
置５の電子ビームが画面の上から何番目のラインを走査
しているかを示している。また、この実施例における垂
直方向の画面のドット数は１９２に設定されており、し
たがって垂直カウンタ１１のカウント出力が「１９２」
〜「２６１」の間は非表示期間となる。

画像データ処理回路１０は、ＣＰＵ２からインターフェ
イス回路１２を介して供給される画像データを順次ＶＲ
ＡＭ４内の各テーブル内に書込む。そして、ＶＲＡＭ４
の書込みが終了した後に、ＣＰＵ２から表示指令が出力
されると、画像データ処理回路１０は静止画パターンテ
ーブル４a 、静止画位置テーブル４b および静止画カラ
ーテーブル４c 内の各データを読出し、読出したデータ
に基づいてＣＲＴ画面の各ドット位置にいかなる色の静
止画ドット表示を行なえばよいかを検知し、水平カウン
タ９および垂直カウンタ１１の各カウント出力が示す電
子ビームの走査位置に合わせて端子ＴＧから順次カラー
コード（４ビット）を出力して、カラーパレット１３へ
供給する。また、画像データ処理回路１０は、上述した
静止画表示動作と平行して、動画パターンテーブル４d
および動画制御テーブル群４e 内のデータに基づいて、
動画表示に必要なデータを演算、抽出し、動画処理回路
１５に供給する。

ここで、静止画データ処理回路１０の構成について詳細
に説明する。

第１図（ロ）は画像データ処理回路１０の構成を示すブ
ロック図である。図において、バスＣＷ（８ビット）は
ＣＰＵ２からのデータ書込用のバス、バスＣＲ（８ビッ
ト）はＣＰＵ２のデータ読込用のバス、バスＡＨ（１０
ビット）およびＡＬ（８ビット）はＶＲＡＭ４のアドレ
ス指定用バスで、バスＡＨが上位１０ビット、バスＡＬ
が下位８ビットを指定する。バスＶＷはＶＲＡＭ４への
データ書込用のバス、バスＶＲＬはＶＲＡＭ４からのデ
ータ読出用のバス、バスＣｌr はカラーコードの乗せら
れるバスであり、第１図に示すカラーパレット１３に接
続されている。

次にレジスタ群Ｂ１は、各テーブル類の先頭アドレスを
格納するレジスタＢ１a 〜Ｂ１e からなる。そして、こ
れらのレジスタＢ１a 〜Ｂ１e には、静止画位置テーブ
ル４b 、静止画カラーテーブル４c 、静止画パターンテ
ーブル４a 、動画制御テーブル４e および動画パターン
テーブル４d の各先頭アドレスが格納され、バスＣＷを
介してＣＰＵ２から書き替えられるようになっている。
色情報レジスタＢ２はＶＲＡＭ内の静止画カラーテーブ
ルから読出された２種類の静止画用カラーコードを記憶
し、パターンシフタＢ３から出力される“１”／“０”
信号によってそのいずれか一方が選択出力され、カラー
バスＣｌr に乗せられる。前記パターンシフタＢ３は、
バスＶＲＬを介してＶＲＡＭ４から読み出された静止画
像データを並直列変換するシフトレジスタであり、その
出力“１”／“０”を色情報しレジスタＢ２へ供給して
静止画表示色を決定する。

次に、動画番号カウンタＢ４は、各動画制御テーブルの
番号（動画番号）Ｋと、このテーブル内のＹ座標の格納
アドレス（本実施例で第０バイト目；第４図参照）とを
記憶する７ビットのカウンタで上位５ビットが動画番号
Ｋを表わし、下位２ビットがＸ、Ｙパターン名称、色情
報のいずれかであるかを表わしており、動画制御テーブ
ル群４e をサーチして次の水平走査線で表示すべき動画
を検出するときに、動画番号Ｋが順次インクリメントさ
れるようになっている。このとき下位２ビットは常に
“０”で動画制御テーブルのＹ座標のみを示している。
このサーチは、表示期間中に、各動画制御テーブルのＹ
座標を調査し、これと垂直カウンタ１１のカウント値Ｎ
Ｖとを比較して行い、表示すべき動画が検出されたとき
には、そのときの動画番号カウンタＢ４の内容を動画番
号ＦＩＦＯ．Ｂ５に登録する。この場合、動画番号k
（０〜３１）の若い順に登録していき、８つまで登録す
るとそれ以降は受けつけない。こうして、水平表示期間
中に、次の水平走査線で表示すべき動画番号k が動画番
号ＦＩＦＯ．Ｂ５に８つまで登録された後、水平非表示
期間中にこれらが順次読み出され各動画制御テーブルか
ら動画のＹ座標、Ｘ座標、動画パターンの名称、カラー
コード、ＣＣ、ＩＣビットなどを読み出す際のアドレス
となる。そして、各動画制御テーブルから読み出された
データが、バスＶＲＬを介して動画処理回路１５へ転送
される。

なお、動画ＦＩＦＯ．Ｂ５に入れなかった９番目の動画
番号は、レジスタＢ６へ登録される。

次にＡＬＵ（演算ユニット）Ｂ７は、上述した垂直カウ
ンタ１１のカウント値ＮＶとＹ座標との比較、動画の画
像データのアドレス計算等を行い、その演算結果がステ
ータスＢ８を介してデコーダＢ９へ供給される。デコー
ダＢ９は、モードレジスタＢ１０の規制のもとに、マイ
クロプログラムＲＯＭ（以下、μプログラムＲＯＭとい
う）Ｂ１から供給される命令を解読し、各バスに載せる
データのシーケンス制御を行なうものである。このμプ
ログラムＲＯＭＢ１１には、水平カウンタ９、垂直カウ
ンタ１１が接続され、命令の読み出しアドレスを指定し
ている。

次に動画処理回路１５は、供給されたデータに基づい
て、動画の表示を制御する回路であり、動画の表示タイ
ミングを検出するとともに、このタイミングに基づいて
該当する動画のカラーコードをカラーパレット１３に供
給する。また、動画処理回路１５は動画と動画の衝突を
検出し得るようになっており、衝突が検出されると、衝
突検出信号Ｓ１（“１”信号）を画像データ処理回路１
０に供給する。さらに、動画処理回路１５は、表示すべ
き動画データがないことを検出すると、静止画表示信号
Ｓ２（“１”信号）を画像データ処理回路１０へ供給す
る。画像データ処理回路１５は、静止画表示指令信号Ｓ
２が供給された時のみ静止画のカラーコードを出力する
ようになっており、この結果、表示面上のあるドット位
置に、静止画と動画が競合する場合は、動画が優先表示
される。なお、動画処理回路１５の詳細については後述
する。

次にカラーパレット１３は一種のコード変換回路であ
り、４ビットのカラーコードを、レッドカラーデータＲ
Ｄ、グリーンカラーデータＧＤ、ブルーカラーデータＢ
Ｄ（これらのカラーデータは各々３ビット）に変換して
ＤＡＣ（ディジタル／アナログ変換器）１４へ出力す
る。ＤＡＣ１４はカラーデータＲＤ、ＧＤ、ＢＤを各々
アナログ信号に変換してＲＧＢ信号を作成し、このＲＧ
Ｂ信号をＣＲＴ表示装置５へ出力する。ここで、第５図
にカラーコード、カラーデータ、表示色の各々の対応関
係の一例を示す。

次に、動画処理回路１５のより具体的な構成について説
明する。

第６図は動画処理回路１５の構成を示すブロック図であ
る。図において、２０〜２７は各々動画プロセッサであ
り、共に同様に構成されるとともに画像データ処理回路
１０を介してＶＲＡＭ４内の動画データが供給されるよ
うになっている。この動画プロセッサ２０（あるいは２
１〜２７）の構成を第７図に示す。図において３０は、
第４図に示すＮＯ．k （k は０〜３１）の動画制御テー
ブルの第１バイト目のデータ、すなわち、Ｘ座標データ
が転送されるＸカウンタであり画面の水平走査によって
順次表示される各ドットの表示タイミングに同期したク
ロックパルスＣＫに基づき、転送されたＸ座標データを
ダウンカウントする。３１はＸカウンタのカウント出力
が「０」になった時に“１”信号を出力する０検出回路
である。３２は動画パターンテーブル４d 内の動画パタ
ーンのうち、後述する処理により指定されるアドレス内
のデータ（１バイト）が転送されるパターンシフタであ
り、アンドゲート３３を介して供給されるクロック信号
ＣＫに基づいて、転送されたパターンデータを最上位ビ
ットから順次シフトして出力する。このパターンシフタ
３２の出力信号はパターン信号ＳＰＰＴとして出力され
る。３５はＮＯ．k の動画制御テーブルの第３バイト目
のデータが転送されるカラーコードレジスタであり、第
０〜第３ビットにカラーコードＣ０〜Ｃ３が転送され、
第５、第６ビットにＩＣビット、ＣＣビットのデータが
各々転送される。このカラーコードレジスタ３５の第０
〜第３ビットの出力は各々３ステートバッファ３６〜３
９を介して出力される。バッファ３６〜３９は開閉信号
ＥＮが“１”になると開状態となり、信号ＥＮが“０”
になるとハイインピーダンス状態となる。４０はアンド
ゲートであり、カラーコードＣ０〜Ｃ３がすべて“０”
の場合、すなわち透明に対応している場合（第５図参
照）に透明検出信号ＳＰＴＰとして“１”信号を出力す
る。また、カラーコードレジスタ３５の第５、第６ビッ
トは、各々ＩＣ、ＣＣビット信号として出力される。

ここで、第６図に戻る。この図において「．」が付され
たゲートはアンドゲート、「＋」が付されたゲートはオ
アゲートであり、Ｄ１〜Ｄ４は前述のクロック信号ＣＫ
に同期しているディレイ回路である。５０〜５７は各々
加算器であり、Ａ、Ｂがその入力端、Ｃ０がキャリ出力
端、Ｓが加算結果の出力端である。また、図に示す５８
は色混合、優先回路であり、５９は衝突判定回路であ
る。

次に上述した構成によるこの実施例の動作を説明する
が、始めに、この実施例における動画処理の概要につい
て説明する。

色混合処理 この処理は、動画パターンが重なり合った部分について
は、それらの動画パターンのカラーコードの論理和（ビ
ット毎の論理和）をとり、この結果を新たなカラーコー
ドとして重合部分の色を制御する処理である。例えば、
第８図に示すように３種の動画パターンＰ１、Ｐ２、Ｐ
３が完全に重なり合い、また、動画パターンＰ１、Ｐ
２、Ｐ３の各々のカラーコードが「１００１」（青）、
「１０１０」（赤）、「１１００」（黄）であったとす
る。なお、図では簡単のために、各動画パターンを４×
４ドットで示す。この場合、左上端のドットについて見
れば、重合するすべての動画パターンＰ１〜Ｐ３におい
てデータ“１”となっており、この結果、上述した３種
のカラーコードのビット毎の論理和がとられる。したが
って、このドットはカラーコード「１１１１」（白）に
よって表示される。また、左上端のドットの右隣のドッ
トについてみれば、動画パターンＰ３においてデータ
“０”となっているため、動画パターンＰ３のカラーコ
ードは加算されず、この結果、同ビットはカラーコード
「１０１１」（マゼンダ）によって表示される。

この色混合処理によれば、動画パターンをドット単位で
色分けすることができ、また、４つの動画パターンを重
ね、各動画パターンのカラーコードを各々「１００
０」、「０１００」、「００１０」、「０００１」とす
れば、最大１６色の色によって動画パターンを表示する
ことができる。

衝突検出処理 この処理は、衝突検出を行う動画パターンを予め設定し
ておき、この設定された動画パターンについてのみ衝突
検出を行い、さらに、その衝突座標を検出するという処
理である。例えば、第９図において、Ｐ５、Ｐ６、Ｐ７
が衝突検出を行なわない動画パターン、斜線を付したＰ
８、Ｐ９、Ｐ１０が衝突検出を行う動画パターンであっ
たとすると、この場合において衝突が検出されるのは動
画パターンＰ９、Ｐ１０の衝突の場合だけである。そし
て、衝突が検出されると、衝突が起っているドットの座
標（Ｘ１、Ｙ１）が検出される。なお、前述した色混合
処理を行う場合はこの衝突検出は行なわない、また、第
１０図に示す動画パターンＰ１１、Ｐ１２の衝突のよう
に、データ“０”の部分の衝突については、衝突と判定
しない。

次にこの実施例の動作を説明する。

第１１図はこの実施例における表示画面と、この画面を
走査する電子ビームのラインとの関係を示す図であり、
図示のように水平方向にＤＳ＃０〜ＤＳ＃３１の表示区
画に仕切られている。そして、１つの表示区画には、水
平方向に８ビットが描画されるようになっており、ま
た、この８ドットを描画する間に、第１図に示す画像デ
ータ処理回路１０はＶＲＡＭ４を５回アクセスするよう
になっている。そして、この５回のアクセスのうち４回
は静止画表示および他の表示処理に用いられ、５回のう
ち１回が動画表示のためのアクセスとなっている。この
場合、静止画表示のための画像データは、１つ手前の表
示区画において準備される。

次に動画処理のためのアクセス動作について説明する。
今、電子ビームが第１１図に示すラインｌ_０の表示区間
ＤＳ＃０を走査しているとすると、画像データ処理回路
１０は１段下のラインｌ_１上に、Ｎo ．０の動画制御テ
ーブル（第４図参照）が指定する動画パターンが存在す
るか否かを調べる。すなわち、Ｎo ．０の動画表示テー
ブルの第０バイト目をアクセスしてＹ座標データを読み
込み、このＹ座標が次式を満すかどうか調べる。

０≦（Ｖ＋１）−Ｙ＜８……（１） （ただし、Ｖは走査中のラインｌの番号であり、この
（１）式は最上段のライン番号を０とした場合の式であ
る。なお、この実施例の表示領域にはラインｌ０〜ｌ１
９１（０≦Ｖ≦１９１）が表示されるようになっている
が、（１）式に示す判定は、実際にはラインｌ０の１段
上のライン（Ｖ＝−１）を走査する時から行なわれ
る。） そして、この（１）式が満たされた場合に、動画パター
ンが存在すると判定する。（１）式における｛（Ｖ＋
１）−Ｙ｝の値は、１段下のラインにおいて動画パター
ンの何バイト目を表示すればよいかを示しており、例え
ば、０の場合は、１段下のラインに動画パターンの第０
バイト目が表示され、また、７の場合は動画パターンの
第７バイト目が表示されることになる（第１２図参
照）。

次に、画像データ処理回路１０は、上述の場合と同様に
して、表示区画ＤＳ＃１を走査している時に、１段下の
ライン上にＮo ．１動画制御テーブルが指定する動画パ
ターンが存在するか否かを判定し、以後同様にして表示
区間ＤＳ＃２〜ＤＳ＃３１を走査する間に、各々Ｎo ．
２〜Ｎo ．３１の動画制御テーブルが指定する動画パタ
ーンの存在を調べる。このようにして、ラインｌ０の表
示区間ＤＳ＃０〜ＤＳ＃３１を走査する間に、画像デー
タ処理回路１０は、Ｎo ．０〜Ｎo ．３１の動画制御テ
ーブルの第０バイト目を順次アクセスし、１段下のライ
ン上の動画パターンの有無を調べる。ただし、この場合
において、存在する動画パターンが８個検出されると、
それ以後においては存在の有無の判定を行なわず、たと
え存在する動画パターンがあったとしても無視するよう
にしている。したがって、１ラインの走査が終了した時
点においては、最大８個の動画パターンの存在が検出さ
れる。そして、存在が検出された動画パターンに対し、
画像データ処理回路１０は水平非表示期間において以下
に述べる処理を行なう。今、仮りにＮo ０〜Ｎo ７の動
画制御テーブルが指定する動画パターンの存在が、各々
１段下のラインにおいて検出されたとすると（この場合
はＮo ．８以後の動画制御テーブルが指定する動画パタ
ーンの存在は無視される）、画像データ処理回路１０
は、まずＮo ．０の動画制御テーブルの第１バイト目の
Ｘ座標データおよび第３バイト目のデータを、各々動画
プロセッサ２０のＸカウンタおよびカラーコードレジス
タ３５に転送する。次に画像データ処理回路１０はＮo
．０の動画制御テーブルの第２バイト目をアクセスし
て、パターン名称を読み込み、このパターン名称と、前
述した（１）式における｛（Ｖ＋１）−Ｙ｝の値とか
ら、次の走査に必要なデータが、指定された動画パター
ン（第３図参照）の第何バイト目なのかを算出し、算出
結果に対応する１バイトデータを、動画プロセッサ２０
のパターンシフタ３２に転送する。以後同様にして、画
像データ処理回路１０はＮo １〜Ｎo ７の動画制御テー
ブルの第１バイトおよび第３バイトのデータを各々動画
プロセッサ２１〜２７のＸカウンタおよびカラーコード
レジスタ３５内へ転送し、また、次の描画に必要な動画
パターンの１バイト分のデータをパターンシフタ３２へ
転送する。以上が水平非表示期間において、画像データ
処理回路１０が行う処理である。

次に、水平非表示期間が終了して、１段下のラインｌ_１
を走査する動作について説明する。

今説明のために、動画プロセッサ２０に注目し、また、
この動画プロセッサ２０内のＸカウンタ３０に転送され
ているデータが「５」であったとする。まず、ラインｌ
_１を走査する電子ビームが表示区間ＤＳ＃０に入ると、
表示面上のドットが左から１つずつ表示されるタイミン
グに同期して、Ｘカウンタ３０がクロック信号ＣＫをダ
ウンカウントしてゆく。この結果、５カウント目におい
てＸカウンタ３０のカウント出力が「０」になり、０検
出回路３１が“１”信号を出力し、アンドゲート３３が
開となってクロック信号ＣＫがパターンシフタ３２へ供
給される。これにより、パターンシフタ３２は。クロッ
ク信号ＣＫに同期してその最上位ビットから順次データ
をシフトして出力する。したがって、パターン信号ＳＰ
ＰＴは表示面上の左から６ドット目（Ｘ座標の５に対
応）の表示タイミングに同期して出力される。このよう
に、パターン信号ＳＰＰＴの出力開始タイミングはＸカ
ウンタ３０に転送されているＸ座標データに一致する。
なお、パターン信号ＳＰＰＴは動画パターンデータをパ
ラレル−シリアル変換した信号となる。

次に、動画プロセッサ２０のＣＣビットが“０”に設定
され、また、カラーコードが「０００」（透明）でない
場合を考えてみる。この場合は、第６図に示す動画プロ
セッサ２０から、動画パターンに対応して“０”か
“１”となるパターン信号ＳＰＰＴが出力される。そし
て、このパターン信号ＳＰＰＴはアンドゲートＡＮ１を
介してアンドゲートＡＮ２の一方の入力端に供給される
とともに、アンドゲードイＮ１→オアゲートＯＲ１→ア
ンドゲートＡＮ３→アンドゲートＡＮ４→オアゲートＯ
Ｒ２なる経路を経てアンドゲートＡＮ２の他方の入力端
に供給される。この結果、アンドゲートＡＮ２の出力信
号はパターン信号ＳＰＰＴと全く同様となる。このアン
ドゲートＡＮ２の出力信号は、第７図に示す３ステート
バッファ３６〜３９に開閉信号ＥＮとして供給されるか
ら、上述の場合は、動画パターンのデータ“１”の時の
みバッファ３６〜３９が開となり、カラーコードレジス
タ３５内のカラーコードＣ０〜Ｃ３が、オアゲートＯＲ
３〜ＯＲ６を各々介してカラーパレット１３に供給され
る。この結果、動画パターンのデータ“１”に対応する
表示画面上の所定位置に、カラーコードＣ０〜Ｃ３によ
って指定された色のドットが順次表示される。

上述した動作は、他の動画プロセッサ２１〜２７におい
ても同様に行なわれ、アンドゲートＡＮ５〜ＡＮ１１か
らは、各々動画プロセッサ２１〜２７が出力するパター
ン信号ＳＰＰＴと同様の開閉信号ＥＮが出力される。

ただし、動画プロセッサ２０〜２７のいずれか２つ以上
において、同時にパターン信号ＳＰＰＴが“１”となっ
た場合や、ＣＣビットに“１”が立てられている場合は
その動作が異ってくる。以下にこの場合について説明す
る。

（a ）ＣＣビットが“０”で２以上の動画プロセッサの
パターン信号が同時に“１”となった場合。なお、以下
の説明においては、動画プロセッサ２０〜２７内のカラ
ーコードがいずれも「００００」（透明）でないとする
（すなわち、透明検出信号ＳＰＴＰが“０”であるとす
る。） この場合において、例えば動画プロセッサ２０のパター
ン信号ＳＰＰＴが“１”になったとすると、アンドゲー
トＡＮ３の出力信号が“１”となり、この結果、インバ
ータＩＮＶ１の出力信号が“０”になる。これにより、
アンドゲートＡＮ１２〜ＡＮ１８は各々その入力端子の
１つに“０”信号が供給されるため“０”信号を出力
し、また、動画プロセッサ２１〜２７のＣＣビットはす
べて“０”に設定されているから、アンドゲートＡＮ１
９〜ＡＮ２４は各々一方の入力端に“０”信号が供給さ
れて“０”信号を出力する。この結果、オアゲートＯＲ
７〜ＯＲ１３の出力信号は必ず“０”となり、したがっ
て、アンドゲートＡＮ５〜ＡＮ１１の出力信号は、動画
プロセッサ２０〜２７のパターン信号ＳＰＰＴに依らず
に必ず“０”となる。このように、動画プロセッサ２０
のパターン信号ＳＰＰＴが“１”の場合は、動画プロセ
ッサ２１〜２７のパターン信号ＳＰＰＴが“１”となっ
ても無視される。また、動画プロセッサ２０、２１のパ
ターン信号ＳＰＰＴが共に“０”で、動画プロセッサ２
２のパターン信号ＳＰＰＴが“１”になった場合は、上
述の動作と同様にして、アンドゲートＡＮ７〜ＡＮ１１
の出力信号（開閉信号ＥＮ）が、動画プロセッサ２３〜
２７のパターン信号ＳＰＰＴに依らずに必ず“０”とな
る。

上述の説明から明らかなように、動画プロセッサ２０〜
２７には、動画プロセッサ２０、２１、２２……、２７
なる順で優先順位が設定されており、優先度の高い動画
プロセッサのパターン信号ＳＰＰＴが“１”である場合
は、それより低い優先順位にある動画プロセッサのパタ
ーン信号はすべて無視される。

したがって、表示画面上の視覚効果としては、優先度の
高い動画プロセッサの扱う動画が画面手順側に見え、優
先度の低い動画プロセッサの扱う動画が画面奥側に見え
るようになる。

なお、動画プロセッサ２０〜２７のパターン信号ＳＰＰ
Ｔがすべて“０”の場合は、アンドゲートＡＮ２５のす
べての入力端に“１”信号が供給され、この結果、アン
ドゲートＡＮ２５からは“１”信号が出力される。この
アンドゲート２５から出力される“１”信号は前述した
静止画表示指令信号Ｓ_２（第１図参照）であり、画像デ
ータ処理回路１０は、この静止画表示指令信号Ｓ_２が供
給された時のみ、静止画のカラーコードをカラーパレッ
ト１３に供給する。

したがって、静止画は、最も優先度の低い動画よりさら
に奥側に表示される。

（b ）ＣＣビットが“１”の場合（この場合は前述した
色混合処理を行う場合である。） 今、一例として次表に示すように、動画プロセッサ２
０、２３、２４のＣＣビットが“０”、動画プロセッサ
２１、２２、２５〜２７のＣＣビットが“１”であった
とし、また、動画プロセッサ２０〜２７内の色コードが
同表に示す通りであったとする。

ここで、まず動画プロセッサ２０〜２２に着目して説明
を行う。

今、動画プロセッサ２１のパターン信号ＳＰＰＴのみが
“１”信号になったとすると、この“１”信号はアンド
ゲートＡＮ３０→オアゲートＯＲ２０→アンドゲートＡ
Ｎ３１→オアゲートＯＲ１→アンドゲートＡＮ３→アン
ドゲートＡＮ４→オアゲートＯＲ２→アンドゲートＡＮ
１９→オアゲートＯＲ７なる経路を通ってアンドゲート
ＡＮ５の一方の入力端に供給されるとともに、アンドゲ
ートＡＮ３０を介してアンドゲートＡＮ５の他方の入力
端に供給される。この結果、アンドゲートＡＮ５が出力
する開閉信号ＥＮが“１”となって、動画プロセッサ２
１内のカラーコードＣ０〜Ｃ３がオアゲートＯＲ３〜Ｏ
Ｒ６を介してカラーパレット１３に供給される。したが
って、この場合の表示画面のドットの色は動画プロセッ
サ２１内のカラーコード「１０１０」によって決まり、
すなわち、赤となる。

また、動画プロセッサ２２のパターン信号ＳＰＰＴのみ
が“１”信号になったとすると、この“１”信号はアン
ドゲートＡＮ３２→オアゲートＯＲ２１→アンドゲート
ＡＮ３３→オアゲートＯＲ２０→アンドゲートＡＮ３１
→オアゲートＯＲ１→アンドゲートＡＮ３→アンドゲー
トＡＮ４→オアゲートＯＲ２→アンドゲートＡＮ１９→
オアゲートＯＲ７→アンドゲートＡＮ２０→オアゲート
ＯＲ８なる経路を通ってアンドゲートＡＮ６の一方の入
力端に供給されるとともに、アンドゲートＡＮ３２を介
してアンドゲートＡＮ６の他方の入力端に供給される。
この結果、アンドゲートＡＮ６が出力する開閉信号ＥＮ
が“１”となって、動画プロセッサ２２内のカラーコー
ドが出力され、表示画面上のドットの色が動画プロセッ
サ２２内のカラーコード「１１００」によって決定さ
れ、すなわち、黄色となる。

そして、動画プロセッサ２１と２２のパターン信号ＳＰ
ＰＴが同時に“１”になった場合は、この“１”信号を
アンドゲートＡＮ５、ＡＮ６の各入力端に伝達する信号
経路が上述の場合と同様に存在し、この結果、アンドゲ
ートＡＮ５とＡＮ６が出力する開閉信号ＥＮが共に
“１”となり、動画プロセッサ２１および２２内のカラ
ーコードが共に出力される。これにより、オアゲートＯ
Ｒ３、ＯＲ４、ＯＲ５、ＯＲ６の各出力信号は各々
“０”、“１”、“１”、“１”となり、表示画面上の
ドットの色はカラーコード「１１１０」によって決定さ
れ、すなわち、シアン（第５図参照）となる。このよう
に、動画プロセッサ２１と２２のパターン信号ＳＰＰＴ
が同時に“１”となると、双方のカラーコードが同時に
出力されるとともに、これらのカラーコードのビット毎
の論理和がとられ、この論理和が新たなカラーコードと
なって、表示画面上のドットの色を決定する。

そして、動画プロセッサ２０と２１、あるいは動画プロ
セッサ２０と２２のパターン信号ＳＰＰＴが同時に
“１”になると、上述の場合と同様にしてアンドゲート
ＡＮ２とＡＮ５あるいはアンドゲートＡＮ２とＡＮ６が
出力する開閉信号ＥＮが“１”となり、この結果、動画
プロセッサ２０と２１内のカラーコード、あるいは動画
プロセッサ２０と２２内のカラーコードのビット毎の論
理和がとられ、この論理和によって表示画面上のドット
の色が決定される。また、動画プロセッサ２０〜２２の
すべてのパターン信号ＳＰＰＴが同時に“１”になれ
ば、これらの動画プロセッサ２０〜２２内のカラーコー
ドのビット毎の論理和がとられる。このようにして、色
混合処理（第８図参照）が行なわれるわけである。

また、動画プロセッサ２０〜２２のいずれか一つのパタ
ーン信号ＳＰＰＴが“１”になると前述のようにアンド
ゲートＡＮ３の出力信号が、“１”になり、この結果、
インバータＩＮＶ１が“０”信号を出力する。これによ
り、アンドゲートＡＮ１２〜ＡＮ１８の入力端の一つに
“０”信号が供給され、アンドゲートＡＮ１２〜ＡＮ１
８の出力信号が“０”になる。一方、動画プロセッサ２
３のＣＣビットは“０”であるから（第１表参照）、ア
ンドゲートＡＮ３５の出力信号は常に“０”となる。そ
して、アンドゲートＡＮ１４〜ＡＮ１８の出力信号が
“０”であり、かつ、アンドゲートＡＮ３５の出力信号
が“０”であることから、アンドゲートＡＮ７〜ＡＮ１
１の一方の入力端には“０”信号が供給されることにな
り、この結果、アンドゲートＡＮ７〜ＡＮ１１が出力す
る開閉信号ＥＮはすべて“０”になる。したがって、動
画プロセッサ２０〜２２のいずれかのパターン信号ＳＰ
ＰＴが“１”の場合は、動画プロセッサ２３〜２７から
出力される各パターン信号ＳＰＰＴはすべて無視され
る。すなわち、動画プロセッサ２０〜２２から成るグル
ープが、最優先される。

また、動画プロセッサ２０〜２２のすべてのパターン信
号ＳＰＰＴが“０”の場合において、動画プロセッサ２
３のパターン信号ＳＰＰＴが“１”になると、この
“１”信号はアンドゲートＡＮ３６→オアゲートＯＲ２
３→アンドゲートＡＮ３７→アンドゲートＡＮ１４→オ
アゲートＯＲ９なる経路を通ってアンドゲートＡＮ７の
一方の入力端に供給されるとともに、アンドゲートＡＮ
３６を介してアンドゲートＡＮ７の他方の入力端に供給
される。この結果、アンドゲートＡＮ７が出力する開閉
信号ＥＮが“１”になり、表示画面上のドットの色が動
画プロセッサ２３内のカラーコードによって決定され
る。また、この場合においては、インバータＩＮＶ２の
出力信号が“０”となってアンドゲートＡＮ１５〜ＡＮ
１８の出力信号が“０”になり、かつ、アンドゲートＡ
Ｎ３８の出力信号が“０”であるため（動画プロセッサ
２４のＣＣビットが“０”であるから）、アンドゲート
ＡＮ８〜ＡＮ１１の一方の入力端には必ず“０”信号が
供給される。したがって、動画プロセッサ２４〜２７の
パターン信号ＳＰＰＴはすべて無視される。

次に、動画プロセッサ２０〜２３のすべてのパターン信
号ＳＰＰＴが“０”である場合における動画プロセッサ
２４〜２７の動作について説明すると、第１表に示すよ
うに動画プロセッサ２４のＣＣビットは“０”動画プロ
セッサ２５〜２７のＣＣビットは各々“１”に設定され
ているから、動画プロセッサ２４〜２７は、前述した動
画プロセッサ２０〜２２のグループと同様のグループを
構成していることが判る。したがって、動画プロセッサ
２４〜２７のグループ内において、２以上のパターン信
号ＳＰＰＴが同時に“１”になると、前述した色合成処
理が行なわれる。このように、色混合を行う場合は、動
画プロセッサをいくつかまとめてグループにし、グルー
プ内で最も優先度の高い動画プロセッサのＣＣビットが
０、他の動画プロセッサのＣＣビットが“１”となるよ
うにすればよい。

次に衝突検出処理について説明する。

動画プロセッサ２０〜２７のＣＣビットおよびＩＣビッ
トを共に“０”とし、この状態において、仮りに動画プ
ロセッサ２０と２１のパターン信号ＳＰＰＴが共に
“１”になったとする。この場合第６図に示すアンドゲ
ートＡＮ４０の一方の入力端にはインバータＩＮＶ３を
介してＩＣビットの“０”信号が供給され、また、アン
ドゲートＡＮ４０の他方の入力端にはアンドゲートＡＮ
１から“１”信号が供給される。この結果、アンドゲー
トＡＮ４０の出力端から加算器５０の入力端Ａに“１”
信号が供給され、同加算器５０の出力端Ｓから“１”信
号が出力される。また、アンドゲートＡＮ４１の一方の
入力端には動画プロセッサ２１のＩＣビットの“０”信
号がインバータＩＮＶ４を介して供給され、アンドゲー
トＡＮ４１の他方の入力端にはアンドゲートＡＮ３９か
ら“１”信号が供給される。この結果、加算器５１の入
力端Ａ，Ｂには共に“１”信号が供給され、同加算器５
１のキャリー出力端Ｃ０から“１”信号が出力される。
これにより、オアゲート２５からディレイ回路Ｄ４を介
して“１”信号が出力される。この“１”信号は前述し
た衝突検出信号である。

そして、上述した場合と同様にして、２以上の動画プロ
セッサのパターン信号ＳＰＰＴが同時に“１”になる
と、加算器５１〜５７のキャリー出力端から“１”信号
が出力され、これにより、オアゲート２５から衝突検出
信号Ｓ１が出力される。そして、衝突検出信号Ｓ１が出
力されると、第１図に示す画像データ処理回路１０は、
水平カウンタ９と垂直カウンタ１１のカウント出力をイ
ンターフェイス回路１２を介してＣＰＵ２に供給し、こ
の結果、ＣＰＵ１２は衝突しているドットの座標を知る
ことができる。なお、衝突しているドットの色は前述し
たように最も優先度の高い動画プロセッサ内のカラーコ
ードによって決まる。

一方、動画プロセッサ２０のＩＣビットが“１”、動画
プロセッサ２１のＩＣビットが“０”であったとする
と、アンドゲートＡＮ４０の一方の入力端には、インバ
ータＩＮＶ３を介してＩＣビットの“１”信号が供給さ
れるから、アンドゲート４０の出力信号は常に“０”で
あり、したがって、動画プロセッサ２０、２１のパター
ン信号ＳＰＰＴが同時に“１”となって、加算器５１の
キャリー出力端Ｃ０から“１”信号が出力されることは
なく、よって衝突検出信号Ｓ１も出力されない。すなわ
ち、表示画面上では衝突が起っているにもかかわらず、
衝突検出信号Ｓ１は出力されない。

上述したことから判るように、衝突検出信号Ｓ１が出力
されるのは、ＩＣビットが“０”となっている２以上の
動画プロセッサにおいて、同時にパターン信号ＳＰＰＴ
が“１”となった場合のみである。

また、動画プロセッサ２０〜２７のいずれかのＣＣビッ
トが“１”であると、アンドゲートＡＮ４０〜ＡＮ４７
のいずれか他方の入力端に“０”信号が供給されるた
め、これらのアンドゲートＡＮ４０〜ＡＮ４７の出力信
号が“１”になることはない。すなわち、ＣＣビットが
“１”になっている動画プロセッサの衝突は検出されな
い。これは、ＣＣビットが“１”になっている場合は前
述した色混合処理を行う場合であり、色混合が行なわれ
るビット毎に衝突検出信号Ｓ１が出力されると、不都合
だからである。

なお、第６図に示す信号ＴＰは、透明検出信号ＳＰＴＰ
の有効、無効を、決定する信号であり、透明検出信号Ｓ
ＰＴＰは信号ＴＰが“１”の時に無効、“０”の時に有
効となる。そして、透明検出信号ＳＰＴＰが“１”信号
で、なおかつ、有効である場合は、第６図から容易に判
るように、パターン信号ＳＰＰＴはインヒビットされ
る。また、透明検出信号ＳＰＴＰを無効にすると、透明
に対応するカラーコード（この実施例の場合は「０００
０」）に他の色を設定することができる。

以上説明したように、この発明による表示装置は、動画
表示のための情報を記憶する記憶手段と、この記憶手段
に記憶された情報に基づいて表示面に動画を表示させる
ディスプレイコントローラとを有する表示装置におい
て、前記記憶手段が、複数の動画パターンおよびこれら
の動画パターンの各々を表示制御するために使用される
情報であって、 （ａ）前記表示面に表示すべき動画パターンを動画パタ
ーンに付与される識別情報で指示する指定情報、 （ｂ）当該動画パターンの前記表示面における表示位置
を決定する情報、 （ｃ）当該動画パターンの前記表示面における表示色を
決定するカラーコードおよび （ｄ）当該動画パターンの表示モードを指定する表示コ
ード からなる複数の動画制御テーブルを記憶し、前記ディス
プレイコントローラが、前記複数の動画制御テーブルに
基づいて表示制御される各動画パターンのうち少なくと
も２つの動画パターンが前記表示画面上で重なり合って
いる場合に、これらの重なり合った動画パターンに対応
した各動画制御テーブルの前記表示コードによって色混
合表示モードが指定された場合には当該動画制御テーブ
ル内の各カラーコードを用いた論理演算により前記重な
り合った動画パターンの重合部分のカラーコードを決定
する色混合処理を行い、前記重なり合った動画パターン
に対応した各動画制御テーブルの前記表示コードによっ
て優先表示モードが指定された場合には前記複数の動画
制御テーブルに対応して予め割り当てられた優先順位に
基づき前記重なり合った動画パターンのうち優先順位の
高い動画パターンに対応した動画制御テーブル内のカラ
ーコードを前記重なり合った動画パターンの重合部分の
カラーコードとする優先処理を行うものであるので、１
つの動画パターンを複数色で表示できるとともに、その
配色の単位を１ドット毎にすることができ、これによ
り、表示画面上の表現能力を著しく向上させることがで
きる。また、重合部分の色が変化することを利用すれ
ば、今までにない新たなグラフィック上の効果を奏する
こともできる。

【図面の簡単な説明】

第１図（イ）はこの発明の一実施例の構成を示すブロッ
ク図、第１図（ロ）は画像データ処理回路の構成を示す
ブロック図、第２図は第１図（イ）に示すＶＲＡＭ４の
内容を示すメモリマップ、第３図は第２図に示す動画パ
ターンテーブル４d の記憶内容の一例を示す概念画、第
４図は動画表示テーブル群４e の記憶内容の一例を示す
概念図、第５図はカラーコード、カラーデータ、表示色
の各々の対応関係の一例を示す図、第６図は動画処理回
路１５の具体的な構成を示すブロック図、第７図は動画
プロセッサ２０（あるいは２１〜２７）の構成を示すブ
ロック図、第８図はこの実施例における色混合処理の概
要を示す説明図、第９図、第１０図は各々同実施例にお
ける衝突検出処理の概要を示す説明図、第１１図は同実
施例における表示画面と電子ビームのラインの関係を示
す図、第１２図は同実施例における動画パターンの表示
動作を説明するための説明図である。 ４e ……動画制御テーブル群、１５……動画処理回路、
５８……色混合、優先回路（色混合処理手段）、ＯＲ３
〜ＯＲ６……オアゲート（色混合処理手段）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 孝寿 東京都港区南青山５丁目11番５号 株式会 社アスキー内 (72)発明者 山下 良蔵 東京都港区南青山５丁目11番５号 株式会 社アスキー内 (72)発明者 奥村 隆俊 静岡県浜松市中沢町10番１号 日本楽器製 造株式会社内 (72)発明者 山岡 成光 静岡県浜松市中沢町10番１号 日本楽器製 造株式会社内 (56)参考文献 特開 昭58−95786（ＪＰ，Ａ) 特開 昭58−54378（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】動画表示のための情報を記憶する記憶手段
   と、この記憶手段に記憶された情報に基づいて表示面に
   動画を表示させるディスプレイコントローラとを有する
   表示装置において、 前記記憶手段が、 複数の動画パターンおよびこれらの動画パターンの各々
   を表示制御するために使用される情報であって、 （ａ）前記表示面に表示すべき動画パターンを動画パタ
   ーンに付与される識別情報で指示する指定情報、 （ｂ）当該動画パターンの前記表示面における表示位置
   を決定する情報、 （ｃ）当該動画パターンの前記表示面における表示色を
   決定するカラーコードおよび （ｄ）当該動画パターンの表示モードを指定する表示コ
   ード からなる複数の動画制御テーブルを記憶し、 前記ディスプレイコントローラが、 前記複数の動画制御テーブルに基づいて表示制御される
   各動画パターンのうち少なくとも２つの動画パターンが
   前記表示画面上で重なり合っている場合に、これらの重
   なり合った動画パターンに対応した各動画制御テーブル
   の前記表示コードによって色混合表示モードが指定され
   た場合には当該動画制御テーブル内の各カラーコードを
   用いた論理演算により前記重なり合った動画パターンの
   重合部分のカラーコードを決定する色混合処理を行い、
   前記重なり合った動画パターンに対応した各動画制御テ
   ーブルの前記表示コードによって優先表示モードが指定
   された場合には前記複数の動画制御テーブルに対応して
   予め割り当てられた優先順位に基づき前記重なり合った
   動画パターンのうち優先順位の高い動画パターンに対応
   した動画制御テーブル内のカラーコードを前記重なり合
   った動画パターンの重合部分のカラーコードとする優先
   処理を行うことを特徴とする表示装置。