JPH0654808B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0654808B2 JPH0654808B2 JP60022145A JP2214585A JPH0654808B2 JP H0654808 B2 JPH0654808 B2 JP H0654808B2 JP 60022145 A JP60022145 A JP 60022145A JP 2214585 A JP2214585 A JP 2214585A JP H0654808 B2 JPH0654808 B2 JP H0654808B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- donor
- dopant
- crystal
- bulk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000002019 doping agent Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/084—Ion implantation of compound devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/14—Schottky barrier contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/915—Amphoteric doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は金属間即ち多重元素半導体デバイスに係る。
多重元素即ち金属間タイプの半導体は多くの利点を有
し、本技術分野に於いて注目されている技術である。し
かしながら、この技術を実施する場合の主な障害は、半
導体の表面上に金属外部回路電極が配置される場合、オ
ーミック接点がデバイス技術に固有のキヤリヤ流に対す
るバリヤ（障壁）を含み、これがデバイスの性能に対す
る重大な抑制要素となる抵抗を導入する点にある。
し、本技術分野に於いて注目されている技術である。し
かしながら、この技術を実施する場合の主な障害は、半
導体の表面上に金属外部回路電極が配置される場合、オ
ーミック接点がデバイス技術に固有のキヤリヤ流に対す
るバリヤ（障壁）を含み、これがデバイスの性能に対す
る重大な抑制要素となる抵抗を導入する点にある。
既に金属間半導体の表面に於ける電流に対するバリヤの
存在が認識されており、この問題を改善するための努力
がなされてきた。
存在が認識されており、この問題を改善するための努力
がなされてきた。
現時点の技術に於いては、ほとんどの接点が合金化ない
し接点及び金属間結晶間の中間層の導入を伴う。いくつ
かの合金タイプの接点のうちのあるものはｎ型GaAsに対
して金及びゲルマニウムを用いている。これらの接点は
熱的な安定性及び再現性の点で問題がある。他のタイプ
の接点は金属と結晶の間に中間層を有している。
し接点及び金属間結晶間の中間層の導入を伴う。いくつ
かの合金タイプの接点のうちのあるものはｎ型GaAsに対
して金及びゲルマニウムを用いている。これらの接点は
熱的な安定性及び再現性の点で問題がある。他のタイプ
の接点は金属と結晶の間に中間層を有している。
オーミック接点技術の主たる推進力は、低抵抗、寸法の
安定性並びに高温工程に於ける安定性が要求される大規
模集積化に向けられている。
安定性並びに高温工程に於ける安定性が要求される大規
模集積化に向けられている。
従来用いられている技術の主な不利点は、最終的な金属
付着工程に於いて金属を溶融するためもしくは結晶の損
傷をいやすために加熱が行なわれ、よつて大規模集積化
に必要な寸法的及び熱的な安定度の制御ができなくなる
点にある。この様な問題を呈示するために、結晶バルク
全体に６×１０19／ｃｃのＳｎのドナー濃度を呈するGa
Asに対するオーミツク接点について報告した文献がある
（アプライド・フイジツクス・レターズ・３３・７・１
Oct・７８・Ｐ６５１）。しかしながら、その後、分
子ビーム・エピタキシ法を用いてその様な濃度で元素Ｓ
ｎを導入する場合、表面が粗面となつてデバイスに用い
得ないという不利点のある事が見出された。
付着工程に於いて金属を溶融するためもしくは結晶の損
傷をいやすために加熱が行なわれ、よつて大規模集積化
に必要な寸法的及び熱的な安定度の制御ができなくなる
点にある。この様な問題を呈示するために、結晶バルク
全体に６×１０19／ｃｃのＳｎのドナー濃度を呈するGa
Asに対するオーミツク接点について報告した文献がある
（アプライド・フイジツクス・レターズ・３３・７・１
Oct・７８・Ｐ６５１）。しかしながら、その後、分
子ビーム・エピタキシ法を用いてその様な濃度で元素Ｓ
ｎを導入する場合、表面が粗面となつてデバイスに用い
得ないという不利点のある事が見出された。
本発明の目的は金属間半導体結晶のための非常に抵抗率
の低いオーミツク接点を有する半導体装置を提供する事
である。
の低いオーミツク接点を有する半導体装置を提供する事
である。
本発明に従い、空乏層幅程度の距離の金属間結晶の狭い
表面領域に於いて両性ドーパントがアクセプタとしての
機能でなく実質的にドナーとしての機能を呈する様にさ
れ、熱的な溶融を伴う事なく金属を付着する事によつて
１０−６Ω／cm2程度の非常に抵抗率の低いオーミツク
接点を形成する事ができる。
表面領域に於いて両性ドーパントがアクセプタとしての
機能でなく実質的にドナーとしての機能を呈する様にさ
れ、熱的な溶融を伴う事なく金属を付着する事によつて
１０−６Ω／cm2程度の非常に抵抗率の低いオーミツク
接点を形成する事ができる。
両性の特性を呈するドーパントを用いる事によつて、ド
ーパントは金属間結晶の異なるサブラテイスに局在しう
る。アクセプタもしくはドナーとしての働きはドーパン
トがどのサブラテイス位置を占めるか（ひいてはこれは
自由キヤリヤ濃度及びサブラテイス空孔濃度によつて決
定される）によつて決定される。
ーパントは金属間結晶の異なるサブラテイスに局在しう
る。アクセプタもしくはドナーとしての働きはドーパン
トがどのサブラテイス位置を占めるか（ひいてはこれは
自由キヤリヤ濃度及びサブラテイス空孔濃度によつて決
定される）によつて決定される。
本発明に従つて、両性ドーパントの助長されたドナー機
能が分子ビーム・エピタキシ技術を用いる事によつて達
成される。もしも陰イオン蒸気圧と、表面に於ける伝導
帯及び表面フエルミ準位の離隔とが十分に大きいなら
ば、表面領域に於けるドーパント原子は、たとえ結晶の
バルクに於ける電子の濃度が比較的低くても、低抵抗の
オーミツク接点を形成するために十分なドナー位置選択
（ｄｏｎｏｒ ｓｉｔｅ ｓｅｌｅｃｔｉｏｎ）を呈す
る。
能が分子ビーム・エピタキシ技術を用いる事によつて達
成される。もしも陰イオン蒸気圧と、表面に於ける伝導
帯及び表面フエルミ準位の離隔とが十分に大きいなら
ば、表面領域に於けるドーパント原子は、たとえ結晶の
バルクに於ける電子の濃度が比較的低くても、低抵抗の
オーミツク接点を形成するために十分なドナー位置選択
（ｄｏｎｏｒ ｓｉｔｅ ｓｅｌｅｃｔｉｏｎ）を呈す
る。
ドナー位置に於けるドーパント原子の濃度からアクセプ
タ位置に於けるドーパント原子の濃度を引いたものが５
×１０１９以上の非常に高い値になる様な表面領域に対
してオーミツク接点が形成される。
タ位置に於けるドーパント原子の濃度を引いたものが５
×１０１９以上の非常に高い値になる様な表面領域に対
してオーミツク接点が形成される。
トンネリング・バリヤ型のオーミツク接点に於いては、
トンネリング距離が減少するにつれてエクスポネンシヤ
ルに性能が改善される。現在の技術に於いて、ほとんど
の非溶融型トンネリング・バリヤ接点は２×１０１９／
ｃｃよりも低い正味のドナー密度を呈する材料に対して
形成され、１００オングストローム以上の空乏距離を有
する。この発明に於けるトンネリング距離は２０ないし
５０オングストロームであるが、これは他の場合に於い
ては達成するのが非常に困難である。
トンネリング距離が減少するにつれてエクスポネンシヤ
ルに性能が改善される。現在の技術に於いて、ほとんど
の非溶融型トンネリング・バリヤ接点は２×１０１９／
ｃｃよりも低い正味のドナー密度を呈する材料に対して
形成され、１００オングストローム以上の空乏距離を有
する。この発明に於けるトンネリング距離は２０ないし
５０オングストロームであるが、これは他の場合に於い
ては達成するのが非常に困難である。
本発明のオーミツク接点は、金属が中間層及び溶融を伴
う事なく結晶の表面に設けられる点で他のオーミツク接
点と対比される。
う事なく結晶の表面に設けられる点で他のオーミツク接
点と対比される。
第１図に於いて、金属間半導体結晶に於けるエネルギー
帯関係を示すエネルギー準位図と関連して本発明のオー
ミツク接点を機能的に説明する。周知の様に、金属間半
導体結晶２の表面に金属電極１を置くと、表面３に於い
てフエルミ準位ＥＦがピニング（ｐｉｎｎｉｎｇ）さ
れ、電流を流さない様なバリヤ４が生じる。伝導帯ＥＣ
及び価電子帯ＥＶは界面３から結晶２内部へ向つて深さ
が変化し、その変化が生じる距離はバリヤの幅５であつ
て、空乏層幅として知られる。従来技術に於いて、約１
００オングストロームの空乏層幅５は約１０-4Ωcm2の
接触抵抗を生じた。しかしながら、この値は高速度のデ
バイスのためには大き過ぎると考えられる。現時点に於
いて、回路設計者は有用な接点抵抗をうるためのおよそ
の上限は２×１０-6Ωcm2であると考えている。
帯関係を示すエネルギー準位図と関連して本発明のオー
ミツク接点を機能的に説明する。周知の様に、金属間半
導体結晶２の表面に金属電極１を置くと、表面３に於い
てフエルミ準位ＥＦがピニング（ｐｉｎｎｉｎｇ）さ
れ、電流を流さない様なバリヤ４が生じる。伝導帯ＥＣ
及び価電子帯ＥＶは界面３から結晶２内部へ向つて深さ
が変化し、その変化が生じる距離はバリヤの幅５であつ
て、空乏層幅として知られる。従来技術に於いて、約１
００オングストロームの空乏層幅５は約１０-4Ωcm2の
接触抵抗を生じた。しかしながら、この値は高速度のデ
バイスのためには大き過ぎると考えられる。現時点に於
いて、回路設計者は有用な接点抵抗をうるためのおよそ
の上限は２×１０-6Ωcm2であると考えている。
本発明に従い、およそ３０オングストロームの空乏層幅
が得られる様に短かい距離にわたつて７×１０19／ｃｃ
の正味のドナー濃度を呈せしめる事によつて１×１０-6
Ωcm2の抵抗を有する接点が形成される。その正味ドナ
ー濃度は全ドナー濃度から全アクセプタ濃度を引いたも
のである。
が得られる様に短かい距離にわたつて７×１０19／ｃｃ
の正味のドナー濃度を呈せしめる事によつて１×１０-6
Ωcm2の抵抗を有する接点が形成される。その正味ドナ
ー濃度は全ドナー濃度から全アクセプタ濃度を引いたも
のである。
説明の便宜上材料ＧａＡｓ及び両性ドーパントとしての
Ｓｉを用いて説明するが、他の金属間材料及び両性ドー
パントを用いてもよい事は云うまでもない。
Ｓｉを用いて説明するが、他の金属間材料及び両性ドー
パントを用いてもよい事は云うまでもない。
通常の状況の下に於いては、表面に於ける正味のドナー
濃度は所要の極端に薄いバリヤを生ぜしめるためには不
十分である。結晶が成長する際に表面に於いてピニング
（Ｐｉｎｎｉｎｇ）されたフエルミ準位の状態と組合せ
て両性ドーパントを用いる事によつて、ドーパント原子
のうちの意想外に大きな割合の原子が表面空乏層幅の内
部に於いてドナーとして振舞う。バルク・ドナー濃度よ
りも高いドナー濃度によつてバリヤが薄くなるので、通
常のオーミツク接点の抵抗よりも低い抵抗が得られる。
濃度は所要の極端に薄いバリヤを生ぜしめるためには不
十分である。結晶が成長する際に表面に於いてピニング
（Ｐｉｎｎｉｎｇ）されたフエルミ準位の状態と組合せ
て両性ドーパントを用いる事によつて、ドーパント原子
のうちの意想外に大きな割合の原子が表面空乏層幅の内
部に於いてドナーとして振舞う。バルク・ドナー濃度よ
りも高いドナー濃度によつてバリヤが薄くなるので、通
常のオーミツク接点の抵抗よりも低い抵抗が得られる。
表面フエルミ準位ピニングの機能は、平衡特性を呈する
表面空乏層領域をバルク結晶平衡特性とは相当に異なら
せる事にある。この様にして、表面空乏層領域に於ける
正味ドナー濃度は、正味バルク・ドナー濃度を相当超過
する事になる。更に、それは平衡状態にあるので、この
より高い正味表面ドナー濃度は安定である。
表面空乏層領域をバルク結晶平衡特性とは相当に異なら
せる事にある。この様にして、表面空乏層領域に於ける
正味ドナー濃度は、正味バルク・ドナー濃度を相当超過
する事になる。更に、それは平衡状態にあるので、この
より高い正味表面ドナー濃度は安定である。
成長の際の結晶の表面に於ける帯域の屈曲は金属化（メ
タライゼーシヨン）による帯域の屈曲とほぼ同じである
ので、接点抵抗は安定状態を保つ。これは合金処理もし
くはパルス・ビーム処理の様な過渡的な技術によつて形
成する接点と対照的である。
タライゼーシヨン）による帯域の屈曲とほぼ同じである
ので、接点抵抗は安定状態を保つ。これは合金処理もし
くはパルス・ビーム処理の様な過渡的な技術によつて形
成する接点と対照的である。
次に第２図のグラフは、ドナーの正味の数ＮD +−ＮA -対
全シリコン濃度ＮＳｉの対数グラフである。第２図の実
線で示す曲線Ｂはバルクに於いて達成される値を示す。
曲線Ｂは、分子ビーム・エピタキシによつて成長された
ＧａＡｓに関して、約８×１０18／ｃｃの最大値まで直
線的に増加し、その後減少する。破線で示す曲線Ｓは、
表面空乏層領域に於ける平衡な正味のドナー濃度を示
し、少くとも７×１０19／ｃｃまで全シリコン濃度に比
例して増加する。この濃度値は最大の正味バルク・ドナ
ー濃度（分子ビーム・エピタキシ−ＭＢＥ−成長に関し
ては約８×１０18／ｃｃであり、任意の公知の成長技術
によるシリコン・ドーピングに関しては２×１０19／ｃ
ｃを超過しない）をはるかに越えている。この比例状態
は２×１０20原子／ｃｃのシリコン溶融度の限界まで伸
びる事が期待される。
全シリコン濃度ＮＳｉの対数グラフである。第２図の実
線で示す曲線Ｂはバルクに於いて達成される値を示す。
曲線Ｂは、分子ビーム・エピタキシによつて成長された
ＧａＡｓに関して、約８×１０18／ｃｃの最大値まで直
線的に増加し、その後減少する。破線で示す曲線Ｓは、
表面空乏層領域に於ける平衡な正味のドナー濃度を示
し、少くとも７×１０19／ｃｃまで全シリコン濃度に比
例して増加する。この濃度値は最大の正味バルク・ドナ
ー濃度（分子ビーム・エピタキシ−ＭＢＥ−成長に関し
ては約８×１０18／ｃｃであり、任意の公知の成長技術
によるシリコン・ドーピングに関しては２×１０19／ｃ
ｃを超過しない）をはるかに越えている。この比例状態
は２×１０20原子／ｃｃのシリコン溶融度の限界まで伸
びる事が期待される。
次の式はバルクＧａＡｓに於ける元素シリコンの両性の
振舞いを示す。
振舞いを示す。
ＮD +／ＮA -＝ｋ（Ｔ）ＰAs2（ｎi 2／ｎ２） この式に於いて、ＮD +及びＮA -は夫々イオン化したドナ
ー及びアクセプタの濃度であり、それらの和はＧａＡｓ
に於けるシリコンの濃度に等しい。ｋ（Ｔ）は温度に依
存する定数である。ｎｉは真性キヤリヤ濃度、ｎは電子
濃度、ＰAs2は砒素過剰圧力である。
ー及びアクセプタの濃度であり、それらの和はＧａＡｓ
に於けるシリコンの濃度に等しい。ｋ（Ｔ）は温度に依
存する定数である。ｎｉは真性キヤリヤ濃度、ｎは電子
濃度、ＰAs2は砒素過剰圧力である。
本発明に従い、表面に於けるフエルミ準位ピニングの制
御によつて、ドーパント濃度とは独立してｎi 2／ｎ２が
一定にされる。ＭＢＥの場合に関しては、このピニング
は陰イオン表面安定化によつて行なわれ、ｎi 2／ｎ２は
その表面に於いてほぼ１である。ＭＢＥに関して、他の
項の積はおよそ３である。よつて、フエルミ準位ピニン
グに関して、ＮD +／ＮA -の値はｋ（Ｔ）ＰAs2の値によ
つて固定される。
御によつて、ドーパント濃度とは独立してｎi 2／ｎ２が
一定にされる。ＭＢＥの場合に関しては、このピニング
は陰イオン表面安定化によつて行なわれ、ｎi 2／ｎ２は
その表面に於いてほぼ１である。ＭＢＥに関して、他の
項の積はおよそ３である。よつて、フエルミ準位ピニン
グに関して、ＮD +／ＮA -の値はｋ（Ｔ）ＰAs2の値によ
つて固定される。
前記のバルク平衡状態式について更に具体的に説明する
と、低いドーピング・レベルではｎｉ＝ｎであるので、
ｎi 2／ｎ２＝１となり、ＮD +／ＮA -は積ｋ（Ｔ）ＰAs2
（シリコンをドープしたバルク結晶の成長に関しては約
５５に等しく、ＭＢＥに関しては幾分低い値となる）に
よつて決定される。ドーピング・レベルが増加するにつ
れて、ｎはｎｉよりも大きくなり、よつてＮD +／ＮA -は
１に近づき、ひいては正味ドナー濃度ＮD +−ＮA -が飽和
する。ＧａＡｓのシリコンをドープしたバルク結晶の場
合、飽和した濃度は約１×１０19／ｃｃであり、２×１
０19／ｃｃを越えない。
と、低いドーピング・レベルではｎｉ＝ｎであるので、
ｎi 2／ｎ２＝１となり、ＮD +／ＮA -は積ｋ（Ｔ）ＰAs2
（シリコンをドープしたバルク結晶の成長に関しては約
５５に等しく、ＭＢＥに関しては幾分低い値となる）に
よつて決定される。ドーピング・レベルが増加するにつ
れて、ｎはｎｉよりも大きくなり、よつてＮD +／ＮA -は
１に近づき、ひいては正味ドナー濃度ＮD +−ＮA -が飽和
する。ＧａＡｓのシリコンをドープしたバルク結晶の場
合、飽和した濃度は約１×１０19／ｃｃであり、２×１
０19／ｃｃを越えない。
本発明に従い、表面フエルミ準位の制御によつてｎi 2／
ｎ２は表面に於いて固定され、ドーパンド濃度に依存し
ない。これによつて、表面空乏層領域に於けるＮD +−Ｎ
A -は高ドーパント濃度に関してそのドーパント濃度に比
例した状態を継続する事ができる。ＮＢＥの場合、フエ
ルミ準位はＮD +／ＮA -が３ないしそれ以上になる様にピ
ニングされる。
ｎ２は表面に於いて固定され、ドーパンド濃度に依存し
ない。これによつて、表面空乏層領域に於けるＮD +−Ｎ
A -は高ドーパント濃度に関してそのドーパント濃度に比
例した状態を継続する事ができる。ＮＢＥの場合、フエ
ルミ準位はＮD +／ＮA -が３ないしそれ以上になる様にピ
ニングされる。
よつて本発明に従い、金属間半導体に於けるオーミツク
接点の抵抗はバルク・キヤリヤ濃度ではなく表面電荷濃
度に依存する事によつて減少させる事ができる。たとえ
バルク・キャリヤ濃度が両性特性によって飽和しても、
表面空間電荷層はその電荷の密度が減少するにつれてそ
の厚さが縮少し続ける。従つて、もしもこの空乏層に対
して接触がなされるならば、ｎの飽和もしくは低下に関
係なくオーミツク接点の抵抗は低下し続けるであろう。
この低い接触抵抗は、分子ビーム・エピタキシ、気相エ
ピタキシ並びに液相エピタキシなどの標準的な半導体成
長技術のものを用いる事による高い両性ドーパント原子
濃度、表面フエルミ準位ピニング並びに酸化処理してな
い表面のメタライゼーシヨンによつて得る事ができる。
接点の抵抗はバルク・キヤリヤ濃度ではなく表面電荷濃
度に依存する事によつて減少させる事ができる。たとえ
バルク・キャリヤ濃度が両性特性によって飽和しても、
表面空間電荷層はその電荷の密度が減少するにつれてそ
の厚さが縮少し続ける。従つて、もしもこの空乏層に対
して接触がなされるならば、ｎの飽和もしくは低下に関
係なくオーミツク接点の抵抗は低下し続けるであろう。
この低い接触抵抗は、分子ビーム・エピタキシ、気相エ
ピタキシ並びに液相エピタキシなどの標準的な半導体成
長技術のものを用いる事による高い両性ドーパント原子
濃度、表面フエルミ準位ピニング並びに酸化処理してな
い表面のメタライゼーシヨンによつて得る事ができる。
Ａｓの過剰圧力のもとに於いて、ＧａＡｓを分子ビーム
エピタキシャル成長させる場合のピニングされた表面フ
エルミ準位の条件のもとで両性ドーパントを用いて結晶
を成長させる事によつて本発明のいくつかの要件が達成
される。接点を形成するために、１×１０20cm-3のＳｉ
でドープしたＧａＡｓの層を５５０℃の温度で1/2時間
にわたつて１μｍ／時の速度で成長させる。バルク電子
密度は５×１０18cm-3である。もしも表面のＮD +−ＮA -
が電子密度で指示されるレベルにあるならば、0.8ｅＶ
のバリヤにおける接触抵抗は２×１０-2Ω−cm2であつ
てほとんどの応用面に用い得ない。そのままの状態でそ
の表面をＡｇでメタライズする。これは高いＮD +−ＮA -
ドナー密度を呈する薄い表面層の空気による酸化を回避
するためである。接触抵抗は1.1×１０-6Ω−cm2と判定
された。これは表面層に於けるＮD +−ＮA -が約７×１０
19cm-3、ひいてはＮＤ／ＮＡが約６である事を示す。こ
の値は、ドナーの豊富な表面層がおよそ３０オングスト
ロームの非常に薄いものであつて、もしも接触抵抗を小
さくしたいならば、メタライゼーシヨンの前に空気中で
酸化しない様に保護処理しなければならないものである
事を示す。
エピタキシャル成長させる場合のピニングされた表面フ
エルミ準位の条件のもとで両性ドーパントを用いて結晶
を成長させる事によつて本発明のいくつかの要件が達成
される。接点を形成するために、１×１０20cm-3のＳｉ
でドープしたＧａＡｓの層を５５０℃の温度で1/2時間
にわたつて１μｍ／時の速度で成長させる。バルク電子
密度は５×１０18cm-3である。もしも表面のＮD +−ＮA -
が電子密度で指示されるレベルにあるならば、0.8ｅＶ
のバリヤにおける接触抵抗は２×１０-2Ω−cm2であつ
てほとんどの応用面に用い得ない。そのままの状態でそ
の表面をＡｇでメタライズする。これは高いＮD +−ＮA -
ドナー密度を呈する薄い表面層の空気による酸化を回避
するためである。接触抵抗は1.1×１０-6Ω−cm2と判定
された。これは表面層に於けるＮD +−ＮA -が約７×１０
19cm-3、ひいてはＮＤ／ＮＡが約６である事を示す。こ
の値は、ドナーの豊富な表面層がおよそ３０オングスト
ロームの非常に薄いものであつて、もしも接触抵抗を小
さくしたいならば、メタライゼーシヨンの前に空気中で
酸化しない様に保護処理しなければならないものである
事を示す。
ドナーの豊富な表面の空気酸化の効果を強調するため
に、５×１０19cm-3のレベルにシリコンでもつてドープ
したＧａＡｓの層を６００℃に於いて１μｍ／時の速度
で成長させた。バルク電子濃度は５×１０18cm-3であ
る。空気に露出したのち接点材としてＣｒを蒸着た。そ
の層に対して非合金オーミツク接点を設ける事によつて
2.2×１０-5Ω−cm2の接触抵抗が得られた。一方もとの
状態のままでメタライズした場合の同様の層は５×１０
-6Ω−cm2の接触抵抗を生じた。これはその層の薄さ並
びに空気にさらす事による有害な効果を示す。
に、５×１０19cm-3のレベルにシリコンでもつてドープ
したＧａＡｓの層を６００℃に於いて１μｍ／時の速度
で成長させた。バルク電子濃度は５×１０18cm-3であ
る。空気に露出したのち接点材としてＣｒを蒸着た。そ
の層に対して非合金オーミツク接点を設ける事によつて
2.2×１０-5Ω−cm2の接触抵抗が得られた。一方もとの
状態のままでメタライズした場合の同様の層は５×１０
-6Ω−cm2の接触抵抗を生じた。これはその層の薄さ並
びに空気にさらす事による有害な効果を示す。
以上、両性ドーパントが表面に於ける非常に狭い領域に
於ける意想外に多数のドナー位置を占有する、金属間半
導体材に対する非常に抵抗率の小さいオーミツク接点を
有する半導体装置について説明した。
於ける意想外に多数のドナー位置を占有する、金属間半
導体材に対する非常に抵抗率の小さいオーミツク接点を
有する半導体装置について説明した。
本発明によつて、金属間半導体結晶のための１０-6Ω／
cm2程度の非常に抵抗率の低いオーミツク接点を有する
半導体装置が提供される。
cm2程度の非常に抵抗率の低いオーミツク接点を有する
半導体装置が提供される。
第１図は本発明のオーミツク接点の物理的な要件を説明
するエネルギー準位の図、第２図は材料に於けるドーパ
ントの濃度対ドナーの正味の濃度を説明するグラフであ
る。 １……金属電極、２……金属間半導体結晶、３……表
面、４……バリヤ、５……ババヤ幅（空乏層幅）。
するエネルギー準位の図、第２図は材料に於けるドーパ
ントの濃度対ドナーの正味の濃度を説明するグラフであ
る。 １……金属電極、２……金属間半導体結晶、３……表
面、４……バリヤ、５……ババヤ幅（空乏層幅）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジエリー・マツク・フアーソン・ウツドー ル アメリカ合衆国ニユーヨーク州ベツドフオ ード・ヒルズ、チエリー・ストリート336 番地 (56)参考文献 特開 昭55−4999（ＪＰ，Ａ) 米国特許4188710（ＵＳ，Ａ)
Claims (2)
- 【請求項１】８ｘ１０18／cc以下のバルク・キャリア濃
度を有するＧａＡｓ半導体層と、 上記半導体層の表面中に該表面から２０−５０Åの深さ
で形成された、両性ドーパントを不純物として含み、８
ｘ１０18／cc以上２ｘ１０20／cc以下の正味のドナー濃
度を有するバリア領域と、 上記半導体層上に設けられ、上記バリア領域と接触する
金属接点と、を含む半導体装置。 - 【請求項２】上記両性ドーパントがＳｉ、Ｇｅ及びこれ
らの化合物の中の少なくとも１つである請求項１記載の
半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/620,591 US4583110A (en) | 1984-06-14 | 1984-06-14 | Intermetallic semiconductor ohmic contact |
| US620591 | 1984-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614278A JPS614278A (ja) | 1986-01-10 |
| JPH0654808B2 true JPH0654808B2 (ja) | 1994-07-20 |
Family
ID=24486543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022145A Expired - Lifetime JPH0654808B2 (ja) | 1984-06-14 | 1985-02-08 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4583110A (ja) |
| EP (1) | EP0164720B1 (ja) |
| JP (1) | JPH0654808B2 (ja) |
| DE (1) | DE3567555D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666454B2 (ja) * | 1985-04-23 | 1994-08-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス |
| US4794444A (en) * | 1986-04-10 | 1988-12-27 | General Electric Company | Ohmic contact and method for making same |
| US4772934A (en) * | 1986-06-06 | 1988-09-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Delta-doped ohmic metal to semiconductor contacts |
| US4780748A (en) * | 1986-06-06 | 1988-10-25 | American Telephone & Telegraph Company, At&T Bell Laboratories | Field-effect transistor having a delta-doped ohmic contact |
| US5098859A (en) * | 1986-06-19 | 1992-03-24 | International Business Machines Corporation | Method for forming distributed barrier compound semiconductor contacts |
| US5045408A (en) * | 1986-09-19 | 1991-09-03 | University Of California | Thermodynamically stabilized conductor/compound semiconductor interfaces |
| US4833042A (en) * | 1988-01-27 | 1989-05-23 | Rockwell International Corporation | Nonalloyed ohmic contacts for n type gallium arsenide |
| US5024967A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Doping procedures for semiconductor devices |
| US5013685A (en) * | 1989-11-02 | 1991-05-07 | At&T Bell Laboratories | Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon |
| US5063174A (en) * | 1990-09-18 | 1991-11-05 | Polaroid Corporation | Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor |
| US5323022A (en) * | 1992-09-10 | 1994-06-21 | North Carolina State University | Platinum ohmic contact to p-type silicon carbide |
| JPH07307306A (ja) * | 1994-05-10 | 1995-11-21 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| SE9600199D0 (sv) * | 1996-01-19 | 1996-01-19 | Abb Research Ltd | A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer |
| CN100359638C (zh) * | 2001-10-22 | 2008-01-02 | 耶鲁大学 | 超掺杂半导体材料的方法以及超掺杂的半导体材料和器件 |
| US7179731B2 (en) * | 2002-01-22 | 2007-02-20 | Eric Harmon | Hypercontacting |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US20080087906A1 (en) * | 2005-02-25 | 2008-04-17 | Dowa Electronics Materials Co., Ltd. | Algaas-Based Light Emitting Diode Having Double Hetero Junction and Manufacturing Method of the Same |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| US10170627B2 (en) | 2016-11-18 | 2019-01-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
| WO2019147602A1 (en) | 2018-01-29 | 2019-08-01 | Northwestern University | Amphoteric p-type and n-type doping of group iii-vi semiconductors with group-iv atoms |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4188710A (en) | 1978-08-11 | 1980-02-19 | The United States Of America As Represented By The Secretary Of The Navy | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2230078B1 (ja) * | 1973-05-18 | 1977-07-29 | Radiotechnique Compelec | |
| US3914785A (en) * | 1973-12-03 | 1975-10-21 | Bell Telephone Labor Inc | Germanium doped GaAs layer as an ohmic contact |
| US3959036A (en) * | 1973-12-03 | 1976-05-25 | Bell Telephone Laboratories, Incorporated | Method for the production of a germanium doped gas contact layer |
| US3984261A (en) * | 1974-06-10 | 1976-10-05 | Rca Corporation | Ohmic contact |
| US4011583A (en) * | 1974-09-03 | 1977-03-08 | Bell Telephone Laboratories, Incorporated | Ohmics contacts of germanium and palladium alloy from group III-V n-type semiconductors |
| US4024569A (en) * | 1975-01-08 | 1977-05-17 | Rca Corporation | Semiconductor ohmic contact |
| US4223336A (en) * | 1978-03-14 | 1980-09-16 | Microwave Semiconductor Corp. | Low resistivity ohmic contacts for compound semiconductor devices |
| US4186410A (en) * | 1978-06-27 | 1980-01-29 | Bell Telephone Laboratories, Incorporated | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors |
| US4414561A (en) * | 1979-09-27 | 1983-11-08 | Bell Telephone Laboratories, Incorporated | Beryllium-gold ohmic contact to a semiconductor device |
| US4426765A (en) * | 1981-08-24 | 1984-01-24 | Trw Inc. | Process for fabrication of ohmic contacts in compound semiconductor devices |
| JPS6015970A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
-
1984
- 1984-06-14 US US06/620,591 patent/US4583110A/en not_active Expired - Fee Related
-
1985
- 1985-02-08 JP JP60022145A patent/JPH0654808B2/ja not_active Expired - Lifetime
- 1985-06-11 EP EP85107128A patent/EP0164720B1/en not_active Expired
- 1985-06-11 DE DE8585107128T patent/DE3567555D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4188710A (en) | 1978-08-11 | 1980-02-19 | The United States Of America As Represented By The Secretary Of The Navy | Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0164720B1 (en) | 1989-01-11 |
| EP0164720A3 (en) | 1987-08-26 |
| US4583110A (en) | 1986-04-15 |
| DE3567555D1 (en) | 1989-02-16 |
| JPS614278A (ja) | 1986-01-10 |
| EP0164720A2 (en) | 1985-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0654808B2 (ja) | 半導体装置 | |
| US4710788A (en) | Modulation doped field effect transistor with doped Six Ge1-x -intrinsic Si layering | |
| US5153557A (en) | Magnetic field sensor contacts | |
| EP0042489B1 (en) | Semiconductor devices and use of said devices | |
| EP0256360B1 (en) | Gated tunnel diode | |
| JPH0652812B2 (ja) | 金属−絶縁体−金属接合構造の製造方法 | |
| JP3361061B2 (ja) | 半導体装置 | |
| US6287946B1 (en) | Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers | |
| KR970013057A (ko) | 반도체 표면상의 전극 제조 방법 및 그 구조물 | |
| US5272357A (en) | Semiconductor device and electronic device by use of the semiconductor | |
| JPH081896B2 (ja) | ガリウムヒ素への接触構造及びその製造方法 | |
| US4724223A (en) | Method of making electrical contacts | |
| EP0646970B1 (en) | Semiconductor device having a deep impurity level for high temperature range operation | |
| EP0042066B1 (en) | Intermetallic semiconductor devices | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| US4984037A (en) | Semiconductor device with conductive rectifying rods | |
| JP3360945B2 (ja) | 電極構造及びその製造方法 | |
| US3121828A (en) | Tunnel diode devices and the method of fabrication thereof | |
| JP2522892B2 (ja) | ＺｎＳｅ層上にオ―ム接点を設ける方法 | |
| EP0271346B1 (en) | Transistor employing composite of semiconductor material and conductive material | |
| CA1200621A (en) | Field effect transistor for integrated circuits | |
| Werner et al. | Low‐temperature ohmic Au/Sb contacts to n‐type Si | |
| EP0431836B1 (en) | Semiconductor device and electronic device by use of the semiconductor | |
| JP2720461B2 (ja) | オーミックコンタクト構造 | |
| US4755484A (en) | Method of making a semimetal semiconductor contact |