JPH0654805B2 - ハイブリツド光導波回路 - Google Patents
ハイブリツド光導波回路Info
- Publication number
- JPH0654805B2 JPH0654805B2 JP61085260A JP8526086A JPH0654805B2 JP H0654805 B2 JPH0654805 B2 JP H0654805B2 JP 61085260 A JP61085260 A JP 61085260A JP 8526086 A JP8526086 A JP 8526086A JP H0654805 B2 JPH0654805 B2 JP H0654805B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- waveguide circuit
- optical
- active layer
- element holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 94
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000010410 layer Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012792 core layer Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 238000009429 electrical wiring Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光通信、光情報処理において必要となる光集
積回路に関するものである。
積回路に関するものである。
光導波回路と光半導体素子等を同一基板上で複合一体化
したハイブリツド光導波回路は、光スイツチ、光合分波
器等の光通信、光情報処理用光回路の実現手段として期
待されている。しかし、この分野は未だ基礎研究段階に
あり、これまでに実用に用いられている光回路はほとん
どない。
したハイブリツド光導波回路は、光スイツチ、光合分波
器等の光通信、光情報処理用光回路の実現手段として期
待されている。しかし、この分野は未だ基礎研究段階に
あり、これまでに実用に用いられている光回路はほとん
どない。
ところで、この種のハイブリツド光集積回路のプロツト
タイプとして、Ｓｉ基板上に形成した石英系光導波路と
半導体レーザとを複合一体化した例が報告されている
〔Ｈ．テルイ その他（Ｈ．Terui etal，）エレクトロ
ニクス レターズ（Electron.Lett.）２１刊（１９８
５）６４６ページ〕。
タイプとして、Ｓｉ基板上に形成した石英系光導波路と
半導体レーザとを複合一体化した例が報告されている
〔Ｈ．テルイ その他（Ｈ．Terui etal，）エレクトロ
ニクス レターズ（Electron.Lett.）２１刊（１９８
５）６４６ページ〕。
第５図(a)〜(c)は、この際の半導体レーザと光導波路と
の複合化方法を示したものである。図中符号１はＳｉ基
板、１ａは基板表面、２は石英系光導波路、２ａは導波
路コア層、２ｂはバツフア層、２ｃはクラツド層であ
る。また、３はレーザ・ガイド、４は半導体レーザであ
り、これは(b)に示すように基板４ａ上にエピタキシヤ
ル成長層４ｂが形成された構造になつている。５は活性
層である。また６は給電用金ワイヤ、７は導電膜であ
る。
の複合化方法を示したものである。図中符号１はＳｉ基
板、１ａは基板表面、２は石英系光導波路、２ａは導波
路コア層、２ｂはバツフア層、２ｃはクラツド層であ
る。また、３はレーザ・ガイド、４は半導体レーザであ
り、これは(b)に示すように基板４ａ上にエピタキシヤ
ル成長層４ｂが形成された構造になつている。５は活性
層である。また６は給電用金ワイヤ、７は導電膜であ
る。
半導体レーザ４の活性層５と基板裏面４ｃ間の距離ｌ１
と、導波路コア層２ａの中心とＳｉ基板１の表面１ａ間
の距離ｌ２とは、ｌ１＝ｌ２のように設定する。したが
つて、半導体レーザ４をＳｉ基板上に塔載することによ
り、レーザ導波路間の位置合せができる。現在、ｌ１の
寸法設定は、基板４ａを所望の厚さに研磨することによ
り行ない、ｌ２の寸法設定は、石英系光導波路のバツフ
ア層２ｂの厚さを制御することにより行なつている。こ
れにより、ｌ１＝ｌ２±２μｍ程度の精度で寸法合わせ
ができるので、多モード光導波回路への適用は十分可能
である。なお、半導体レーザ４の電気配線については活
性層側（ｐサイド）は、金ワイヤ６によつて行ない、基
板側（ｎサイザ）は、導電膜６ａを介してＳｉ基板側よ
り行なつている。このようにすれば、複数個のレーザが
並列になつたレーザ・アレイを塔載しても、ｐサイドは
各素子毎に独立して配線できるので電気配線が可能であ
る。
と、導波路コア層２ａの中心とＳｉ基板１の表面１ａ間
の距離ｌ２とは、ｌ１＝ｌ２のように設定する。したが
つて、半導体レーザ４をＳｉ基板上に塔載することによ
り、レーザ導波路間の位置合せができる。現在、ｌ１の
寸法設定は、基板４ａを所望の厚さに研磨することによ
り行ない、ｌ２の寸法設定は、石英系光導波路のバツフ
ア層２ｂの厚さを制御することにより行なつている。こ
れにより、ｌ１＝ｌ２±２μｍ程度の精度で寸法合わせ
ができるので、多モード光導波回路への適用は十分可能
である。なお、半導体レーザ４の電気配線については活
性層側（ｐサイド）は、金ワイヤ６によつて行ない、基
板側（ｎサイザ）は、導電膜６ａを介してＳｉ基板側よ
り行なつている。このようにすれば、複数個のレーザが
並列になつたレーザ・アレイを塔載しても、ｐサイドは
各素子毎に独立して配線できるので電気配線が可能であ
る。
ところで、単一モード系光導波回路と光半導体素子との
光結合を行なう場合、両者の位置合せ精度は±0.5μｍ
以内とする必要があり、上記手段では、この精度は実現
できない。
光結合を行なう場合、両者の位置合せ精度は±0.5μｍ
以内とする必要があり、上記手段では、この精度は実現
できない。
位置合せ精度の向上をはかる手段としては半導体レーザ
４の活性層側上面（ｐサイド）４ｄを下向きにしてＳｉ
基板１上に塔載し、この面４ｄと活性層５との距離ｌ０
が、光導波回路側の距離ｌ２と等しくなるようにするこ
とが考えられる。この場合、距離ｌ０の制御は、エピタ
キシヤル成長層４ｂの厚さを制御することにより実現で
き、しかもエピタキシヤル成長層４ｂの厚さは、0.1μ
ｍの精度での設定が可能である。したがつて、半導体レ
ーザ４の活性層側上面４ｄを基準とすることにより、大
幅な位置決め精度の向上が期待できる。
４の活性層側上面（ｐサイド）４ｄを下向きにしてＳｉ
基板１上に塔載し、この面４ｄと活性層５との距離ｌ０
が、光導波回路側の距離ｌ２と等しくなるようにするこ
とが考えられる。この場合、距離ｌ０の制御は、エピタ
キシヤル成長層４ｂの厚さを制御することにより実現で
き、しかもエピタキシヤル成長層４ｂの厚さは、0.1μ
ｍの精度での設定が可能である。したがつて、半導体レ
ーザ４の活性層側上面４ｄを基準とすることにより、大
幅な位置決め精度の向上が期待できる。
しかしながらこの場合には、レーザ・アレイを塔載する
際ガイド３及び導波路３を形成した後の数１０μｍの段
差のある基板表面に、各素子のｐサイドの電気配線パタ
ンを形成することが困難であることから、各素子毎の電
気的絶縁が非常に難しいという問題があつた。
際ガイド３及び導波路３を形成した後の数１０μｍの段
差のある基板表面に、各素子のｐサイドの電気配線パタ
ンを形成することが困難であることから、各素子毎の電
気的絶縁が非常に難しいという問題があつた。
このように従来技術では、同一基板上での光導波回路と
光半導体素子との複合一体化にあたり、光導波回路と光
半導体素子の精密位置合せ、特にアレイ化した光半導体
素子において、各素子間の電気的絶縁を保つたままでの
精密位置合せが困難であるという問題点があつたが、本
発明の目的は、このような素子間絶縁と精密位置合せの
問題を解決したハイブリツド光導波回路を提供すること
にある。
光半導体素子との複合一体化にあたり、光導波回路と光
半導体素子の精密位置合せ、特にアレイ化した光半導体
素子において、各素子間の電気的絶縁を保つたままでの
精密位置合せが困難であるという問題点があつたが、本
発明の目的は、このような素子間絶縁と精密位置合せの
問題を解決したハイブリツド光導波回路を提供すること
にある。
本発明は、光導波回路と光半導体素子とのハイブリツド
集積化にあたり、単一モード系光導波回路に適用できる
位置決め精度を実現するため、およびアレイ化した光半
導体素子を配設する場合各素子間の電気的絶縁を保つた
めに、光半導体素子を活性層側上面を下（ｐサイド・ダ
ウン）にして基板上に突出させた保持台に塔載するよう
にしている。
集積化にあたり、単一モード系光導波回路に適用できる
位置決め精度を実現するため、およびアレイ化した光半
導体素子を配設する場合各素子間の電気的絶縁を保つた
めに、光半導体素子を活性層側上面を下（ｐサイド・ダ
ウン）にして基板上に突出させた保持台に塔載するよう
にしている。
第１図及び第２図は本発明の第１実施例であり、光導波
回路と、半導体レーザ・アレイをハイブリツド集積化し
たものである。
回路と、半導体レーザ・アレイをハイブリツド集積化し
たものである。
第１図(a)は光導波回路ハイブリツド集積部分の構造を
示したもので、図中符号１はＳｉ基板、２は石英系光導
波路、２ｂはバツフア層である。また、７は光半導体素
子保持台、８は光導波路２と同軸上に光導波路２から離
間して設けられた電気配線台、６ａは導電膜である。
示したもので、図中符号１はＳｉ基板、２は石英系光導
波路、２ｂはバツフア層である。また、７は光半導体素
子保持台、８は光導波路２と同軸上に光導波路２から離
間して設けられた電気配線台、６ａは導電膜である。
この回路において、バツフア層２ｂの上面高さｌ11は素
子保持台７の上面高さｌ12と等しくなつている。これ
は、バツフア層２ｂと保持台７とが同一条件下でのエツ
チングにより得られる関係上、必然的に成るものであ
る。また、導波路コア層２ａ中心と素子保持台７の上面
間の距離ｌ13は、後述する半導体レーザ４の活性層５側
端面と活性層５間の距離ｌ14に略等しくなるよう設定し
てある。
子保持台７の上面高さｌ12と等しくなつている。これ
は、バツフア層２ｂと保持台７とが同一条件下でのエツ
チングにより得られる関係上、必然的に成るものであ
る。また、導波路コア層２ａ中心と素子保持台７の上面
間の距離ｌ13は、後述する半導体レーザ４の活性層５側
端面と活性層５間の距離ｌ14に略等しくなるよう設定し
てある。
このように、多段の段差を有する石英系光導波路を得る
には、例えば、２種類の異なる材質からなるマスク材を
用いて、等一層目に第１のマスク材をバツフア層２ｂ、
素子保持台７及び電気配線台８の形状にパタン化し、そ
の上に第２のマスク材を導波路２の形状にパタン化し積
載した後に、一度のドライエツチングにより石英系光導
波膜の不要部分を除去するといつた方法（段差付エツチ
ング法・特願昭６０−２０５０１２）がある。
には、例えば、２種類の異なる材質からなるマスク材を
用いて、等一層目に第１のマスク材をバツフア層２ｂ、
素子保持台７及び電気配線台８の形状にパタン化し、そ
の上に第２のマスク材を導波路２の形状にパタン化し積
載した後に、一度のドライエツチングにより石英系光導
波膜の不要部分を除去するといつた方法（段差付エツチ
ング法・特願昭６０−２０５０１２）がある。
第１図(b)は半導体レーザ・アレイ部の構造を示したも
のであり、４は半導体レーザ・アレイ、５は前記導波路
コア層２ａに合わせて所定間隔置に配設された活性層、
９はヒートシンク、１０は上部電極である。上記半導体
レーザ・アレイ４の各活性層５間は素子間分離溝１１で
電気的に絶縁されている。
のであり、４は半導体レーザ・アレイ、５は前記導波路
コア層２ａに合わせて所定間隔置に配設された活性層、
９はヒートシンク、１０は上部電極である。上記半導体
レーザ・アレイ４の各活性層５間は素子間分離溝１１で
電気的に絶縁されている。
第２図は、半導体レーザ・アレイ４を石英系光導波回路
上に塔載した図である。半導体レーザ・アレイ４の活性
層側端面（ｐサイド）が素子保持台７の上面に接するよ
うに、ｐサイド・ダウン状態にレーザ・アレイ４を搭載
した。保持台７上へのレーザ・アレイの固定は接着剤に
よつても、また、半田等によつてもよい。電気配線につ
いては、上部電極１０と電気配線台８上の導電膜６ａと
の間を金線６で接続することにより、ｐサイドの配線を
行ない、下部電極は各素子とも共通電極として、ヒート
シンク９側より取り出す。
上に塔載した図である。半導体レーザ・アレイ４の活性
層側端面（ｐサイド）が素子保持台７の上面に接するよ
うに、ｐサイド・ダウン状態にレーザ・アレイ４を搭載
した。保持台７上へのレーザ・アレイの固定は接着剤に
よつても、また、半田等によつてもよい。電気配線につ
いては、上部電極１０と電気配線台８上の導電膜６ａと
の間を金線６で接続することにより、ｐサイドの配線を
行ない、下部電極は各素子とも共通電極として、ヒート
シンク９側より取り出す。
このように、本実施例では、光回路基板に多段の段差を
つけて素子保持台７を凸状としているので、半導体レー
ザと光導波回路をハイブリツド集積化するにあたり、位
置決め精度の高いｐサイド・ダウンでこの素子装着が行
なえると同時に、アレイ化した素子においても、基板上
に電気配線パターンを形成することなく、半導体レーザ
４の下側の空間を利用し金線６により電気的接続を行な
つているため、各素子間の電気的絶縁を保つたままでの
電気配線が可能となるというメリツトがある。さらに、
本実施例においては、保持台上への素子固定に先立つ
て、光導体素子の電気配線を完了することができ、この
ためレーザ・アレイを発光させながら、光導波回路との
位置合せを行なうことが可能となり、極めて高い位置決
め精度を実現できるという効果も得られる。
つけて素子保持台７を凸状としているので、半導体レー
ザと光導波回路をハイブリツド集積化するにあたり、位
置決め精度の高いｐサイド・ダウンでこの素子装着が行
なえると同時に、アレイ化した素子においても、基板上
に電気配線パターンを形成することなく、半導体レーザ
４の下側の空間を利用し金線６により電気的接続を行な
つているため、各素子間の電気的絶縁を保つたままでの
電気配線が可能となるというメリツトがある。さらに、
本実施例においては、保持台上への素子固定に先立つ
て、光導体素子の電気配線を完了することができ、この
ためレーザ・アレイを発光させながら、光導波回路との
位置合せを行なうことが可能となり、極めて高い位置決
め精度を実現できるという効果も得られる。
第３図は本発明の第２実施例である。同図において１は
Ｓｉ基板、２は左右（図中Ｘ方向）に所定間隔をあけて
同軸上に配された複数列の石英系光導波路、２１はそれ
ら複数列の光導波路２の下側に一体に形成された光半導
体素子保持台、８は電気配線台、６ａは導電膜、５は金
線、２２は保持台２１上に光導波路２に隣接して設けら
れた素子間分離溝である。この実施例は光をしや断また
は透過するための光ゲートスイツチのゲート装着部であ
り、導波路２の間に第１図で示すものと全く同様の構造
をした半導体ゲートスイツチをｐサイド・ダウン状態で
装着するようになつている。この実施例においては、導
波路２のコア層の中心部と素子保持台２１の上面、すな
わち導電膜６ａとの間の距離ｌ15が、第１図で示す構造
をした半導体ゲートスイツチにおける活性層側上面と活
性層間の距離に等しくなるように設定してある。したが
つて、半導体ゲートスイツチをｐサイド・ダウンで素子
保持台２１上に装着することにより、光導波路２及び活
性層５の高さ方向の精密位置合せが実現できる。また、
横方向（図中Ｙ方向）の位置合せは、光導波路２と半導
体ゲートスイツチの上部電極とを合せることにより実現
する。半導体ゲートスイツチ２３は熱圧着等を用いて、
素子支持台２１上に固定され、このとき同時に、ｐサイ
ドの電極と導電膜６ａとが電気的に接続される。第４図
に、半導体光ゲート２３を光導波回路上に装着した時の
斜視図を示す。この際素子支持台２１には、素子間分離
溝２２が形成されているので、半導体ゲート・アレイの
各素子毎に、導伝膜６ａは電気的に絶縁されることとな
る。
Ｓｉ基板、２は左右（図中Ｘ方向）に所定間隔をあけて
同軸上に配された複数列の石英系光導波路、２１はそれ
ら複数列の光導波路２の下側に一体に形成された光半導
体素子保持台、８は電気配線台、６ａは導電膜、５は金
線、２２は保持台２１上に光導波路２に隣接して設けら
れた素子間分離溝である。この実施例は光をしや断また
は透過するための光ゲートスイツチのゲート装着部であ
り、導波路２の間に第１図で示すものと全く同様の構造
をした半導体ゲートスイツチをｐサイド・ダウン状態で
装着するようになつている。この実施例においては、導
波路２のコア層の中心部と素子保持台２１の上面、すな
わち導電膜６ａとの間の距離ｌ15が、第１図で示す構造
をした半導体ゲートスイツチにおける活性層側上面と活
性層間の距離に等しくなるように設定してある。したが
つて、半導体ゲートスイツチをｐサイド・ダウンで素子
保持台２１上に装着することにより、光導波路２及び活
性層５の高さ方向の精密位置合せが実現できる。また、
横方向（図中Ｙ方向）の位置合せは、光導波路２と半導
体ゲートスイツチの上部電極とを合せることにより実現
する。半導体ゲートスイツチ２３は熱圧着等を用いて、
素子支持台２１上に固定され、このとき同時に、ｐサイ
ドの電極と導電膜６ａとが電気的に接続される。第４図
に、半導体光ゲート２３を光導波回路上に装着した時の
斜視図を示す。この際素子支持台２１には、素子間分離
溝２２が形成されているので、半導体ゲート・アレイの
各素子毎に、導伝膜６ａは電気的に絶縁されることとな
る。
以上述べたように、本実施例においては、導電膜６ａを
形成した素子保持台２１上に、凹状の素子間分離溝２２
を設け、光導波路２とこの素子間分離溝２２とにより、
導電膜６ａ間の電気的絶縁を行なうようにしたので、光
導波回路２と光半導体素子２３とをハイブリツド集積化
するにあたり、アレイ化した光半導体素子２３をｐサイ
ド・ダウンで装着でき、かつ各素子間の電気的絶縁がで
きるという効果がある。
形成した素子保持台２１上に、凹状の素子間分離溝２２
を設け、光導波路２とこの素子間分離溝２２とにより、
導電膜６ａ間の電気的絶縁を行なうようにしたので、光
導波回路２と光半導体素子２３とをハイブリツド集積化
するにあたり、アレイ化した光半導体素子２３をｐサイ
ド・ダウンで装着でき、かつ各素子間の電気的絶縁がで
きるという効果がある。
以上説明したように、本発明では、ハイブリツド光導波
回路において、基板上に光導波回路部と素子保持部とを
光導波回路部が素子保持部よりも高くなるように双方突
出させて設けたので、極めて高い位置決め精度が得られ
るｐサイド・ダウンでの素子装着を行ない、かつ、アレ
イ状の光半導体素子の場合であつても、各素子間の電気
的絶縁をとることができるという利点がある。
回路において、基板上に光導波回路部と素子保持部とを
光導波回路部が素子保持部よりも高くなるように双方突
出させて設けたので、極めて高い位置決め精度が得られ
るｐサイド・ダウンでの素子装着を行ない、かつ、アレ
イ状の光半導体素子の場合であつても、各素子間の電気
的絶縁をとることができるという利点がある。
本発明は、光半導体素子と導波路の精密位置合せが容易
なことから特に、光ゲートスイツチ等の単一モード系の
ハイブリツド光導波回路への応用に有効である。
なことから特に、光ゲートスイツチ等の単一モード系の
ハイブリツド光導波回路への応用に有効である。
第１図は本発明の第１の実施例の(a)光導波回路部分の
斜視図、(b)光半導体素子の斜視図である。第２図は第
１図の光導波回路と光半導体素子とをハイブリツド集積
化した光回路の斜視図、第３図は本発明の第２実施例の
光導波回路の斜視図、第４図は第３図の光導波回路に光
ゲート素子を装着した状態の斜視図、第５図はｐサイド
・アツプで半導体素子を装着する従来提案されているハ
イブリツド光導波回路の説明図である。 １……Ｓｉ基板、２……石英系光導波路、２ｂ……バツ
フア層、４……半導体レーザ・アレイ、５……活性層、
６……金線、６ａ……導電膜、７……素子保持台、１０
……上部電極、１１……溝、２１……素子保持台、２２
……溝、２３……半導体ゲートスイツチ。
斜視図、(b)光半導体素子の斜視図である。第２図は第
１図の光導波回路と光半導体素子とをハイブリツド集積
化した光回路の斜視図、第３図は本発明の第２実施例の
光導波回路の斜視図、第４図は第３図の光導波回路に光
ゲート素子を装着した状態の斜視図、第５図はｐサイド
・アツプで半導体素子を装着する従来提案されているハ
イブリツド光導波回路の説明図である。 １……Ｓｉ基板、２……石英系光導波路、２ｂ……バツ
フア層、４……半導体レーザ・アレイ、５……活性層、
６……金線、６ａ……導電膜、７……素子保持台、１０
……上部電極、１１……溝、２１……素子保持台、２２
……溝、２３……半導体ゲートスイツチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 姫野 明 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (72)発明者 小林 盛男 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (72)発明者 山田 誠 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内
Claims (2)
- 【請求項１】基板上に光導波回路部と素子保持部とを、
光導波回路部が素子保持部よりも高くなるよう双方突出
させて設け、かつ、素子保持部の上面と光導波回路部の
コア層の中心部の高さの差を、塔載すべき光半導体素子
の活性層側の端面と活性層との高さの差に等しくなるよ
うに設定し、光半導体素子の活性層側の端面を素子保持
部の上面に接触させて、光導波回路部のコア層の中心と
光半導体素子の活性層とが一致するよう光半導体素子を
保持していることを特徴とするハイブリツド光導波回
路。 - 【請求項２】基板上に光導波回路部と素子保持部とを、
光導波回路部が素子保持部よりも高くなるよう双方突出
させて設け、かつ、素子保持部の上面と光導波回路部の
コア層の中心部の高さの差を、塔載すべき光半導体素子
の活性層側の端面と活性層との高さの差に等しくなるよ
うに設定し、素子保持部上面に所望形状の溝を形成する
とともに同上面に導電膜を形成し、光半導体素子の活性
層側の端面を素子保持台上の導電膜に機械的かつ電気的
に接触させて、光導波回路部のコア層の中心と光半導体
素子の活性層とが一致するよう光半導体素子を保持して
いることを特徴とするハイブリツド光導波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085260A JPH0654805B2 (ja) | 1986-04-14 | 1986-04-14 | ハイブリツド光導波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085260A JPH0654805B2 (ja) | 1986-04-14 | 1986-04-14 | ハイブリツド光導波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242362A JPS62242362A (ja) | 1987-10-22 |
| JPH0654805B2 true JPH0654805B2 (ja) | 1994-07-20 |
Family
ID=13853601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61085260A Expired - Lifetime JPH0654805B2 (ja) | 1986-04-14 | 1986-04-14 | ハイブリツド光導波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654805B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0638829B1 (en) * | 1993-08-09 | 1999-11-24 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform |
| WO2002088812A1 (de) | 2001-04-30 | 2002-11-07 | Infineon Technologies Ag | Anordnung zur detektion von optischen signalen eines planaren optischen schaltkreises |
-
1986
- 1986-04-14 JP JP61085260A patent/JPH0654805B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62242362A (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990846B2 (ja) | 面型光素子、その製造方法、およびこれを用いた装置 | |
| US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
| KR19980071602A (ko) | 하이브리드 광학 장치의 조립 방법 | |
| US5659648A (en) | Polyimide optical waveguide having electrical conductivity | |
| JPH071792B2 (ja) | 光学通信システム | |
| JP2003517630A (ja) | Ｓｉ基板上の能動光学素子および受動光学素子のハイブリッド集積 | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| KR19980069992A (ko) | 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법 | |
| US20230228953A1 (en) | Self-Aligned Fanout Waveguide Structure on Interposer with Linear Multicore Optical Fiber | |
| US7146080B2 (en) | Method of connecting an optical element to a PLC | |
| JP2001007403A (ja) | 並列伝送型光モジュールおよびその製造方法 | |
| JPH087288B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| EP1211532A2 (en) | Optical device for mounting optical elements | |
| JP2001343560A (ja) | 光モジュール | |
| JPH0654805B2 (ja) | ハイブリツド光導波回路 | |
| US20020028046A1 (en) | Self aligned optical component in line connection | |
| JP3230506B2 (ja) | 受光モジュール | |
| JP2527054B2 (ja) | 光モジュ―ル用サブマウント及びその製造方法 | |
| JP3389226B2 (ja) | 光サブモジュール | |
| JP2000137148A (ja) | 光モジュール及びその製造方法 | |
| JP2001203427A (ja) | 波長多重面型発光素子装置、その製造方法およびこれを用いた波長多重伝送システム | |
| JPH0638490B2 (ja) | ハイブリツド光集積回路 | |
| JP2000323649A (ja) | ハイブリッド集積素子およびその製造方法 | |
| JPH05249340A (ja) | 光部品の結合装置 | |
| JPH08122589A (ja) | 光素子サブマウント構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |