JPH0653464A - ハイブリッド光集積回路の製造方法 - Google Patents
ハイブリッド光集積回路の製造方法Info
- Publication number
- JPH0653464A JPH0653464A JP4201624A JP20162492A JPH0653464A JP H0653464 A JPH0653464 A JP H0653464A JP 4201624 A JP4201624 A JP 4201624A JP 20162492 A JP20162492 A JP 20162492A JP H0653464 A JPH0653464 A JP H0653464A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transparent substrate
- ridge
- optical
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 ファンデルワールス力を利用して正確に光軸
合わせのできる端面結合方式のハイブリッド光集積回路
の製造方法を提供する。 【構成】 光学部品２と位置合わせ用マーカ８，９とを
集積化用の基板１の所定位置に形成し、光学部品と対応
する寸法のリッジを有する半導体基板上にエッチングス
トッパとして機能する半導体膜６を堆積し、半導体基板
の非リッジ領域の半導体膜上の所定位置に機能性光学素
子３と位置合わせ用マーカ８，９とを形成し、それらを
一時支持用の透明基板４上に樹脂で固定する。リッジを
含む半導体基板とエッチングストッパ半導体膜をエッチ
ング除去し、機能性光学素子３がリッジ跡に対向するよ
うに、４を１上に配置し、透明基板４側からモニタして
位置合わせする。４を１に圧接して、ファンデルワール
ス力により機能性光学素子を基板の所定位置に結合さ
せ、樹脂９と透明基板４を取り除く。
合わせのできる端面結合方式のハイブリッド光集積回路
の製造方法を提供する。 【構成】 光学部品２と位置合わせ用マーカ８，９とを
集積化用の基板１の所定位置に形成し、光学部品と対応
する寸法のリッジを有する半導体基板上にエッチングス
トッパとして機能する半導体膜６を堆積し、半導体基板
の非リッジ領域の半導体膜上の所定位置に機能性光学素
子３と位置合わせ用マーカ８，９とを形成し、それらを
一時支持用の透明基板４上に樹脂で固定する。リッジを
含む半導体基板とエッチングストッパ半導体膜をエッチ
ング除去し、機能性光学素子３がリッジ跡に対向するよ
うに、４を１上に配置し、透明基板４側からモニタして
位置合わせする。４を１に圧接して、ファンデルワール
ス力により機能性光学素子を基板の所定位置に結合さ
せ、樹脂９と透明基板４を取り除く。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ハイブリッド光集積回
路に関し、特に導波路構造と受光素子等の能動素子を集
積化したハイブリッド光集積回路の製造方法に関する。
路に関し、特に導波路構造と受光素子等の能動素子を集
積化したハイブリッド光集積回路の製造方法に関する。
【０００２】近年、光通信技術の高度化に伴って、多機
能型光導波路と高性能発光素子、受光素子変調素子等を
ハイブリッドに集積化する技術が重要になってきた。こ
の場合、微小な光学部品を精度よく基板上に配置し、そ
れぞれのもつ性能を最大限に引き出すには、ハイブリッ
ド集積化技術の洗練が必要である。
能型光導波路と高性能発光素子、受光素子変調素子等を
ハイブリッドに集積化する技術が重要になってきた。こ
の場合、微小な光学部品を精度よく基板上に配置し、そ
れぞれのもつ性能を最大限に引き出すには、ハイブリッ
ド集積化技術の洗練が必要である。
【０００３】その重要な個別技術として、ファンデルワ
ールス力を利用した光学素子の結合技術がある。十分に
平滑で清浄な２つの物質表面を合わせ、圧力、熱、電圧
等を印加して密着させれば、ファンデルワールス力によ
って十分な強度を有する接着が可能である。
ールス力を利用した光学素子の結合技術がある。十分に
平滑で清浄な２つの物質表面を合わせ、圧力、熱、電圧
等を印加して密着させれば、ファンデルワールス力によ
って十分な強度を有する接着が可能である。
【０００４】
【従来の技術】微小な集積化光学部品間の光伝送方法に
は、大別すると、エバネセント結合方式と端面結合方式
がある。エバネセント結合方式は、隣接する光伝送媒体
への洩れ電界モードを利用するもので、位置決め精度は
低くて済む利点をもつが、受光感度が比較的低いので、
大面積の受光面を要する。このために、受光器の接合容
量が増大し、高速動作においては不利となる。
は、大別すると、エバネセント結合方式と端面結合方式
がある。エバネセント結合方式は、隣接する光伝送媒体
への洩れ電界モードを利用するもので、位置決め精度は
低くて済む利点をもつが、受光感度が比較的低いので、
大面積の受光面を要する。このために、受光器の接合容
量が増大し、高速動作においては不利となる。
【０００５】特に、光伝送媒体間の界面に空気の層や酸
化膜等の挾雑物や結晶欠陥、構成原子の未結合手等が存
在すると、界面の屈折率が変化するので、高効率の光結
合を得ることは困難である。
化膜等の挾雑物や結晶欠陥、構成原子の未結合手等が存
在すると、界面の屈折率が変化するので、高効率の光結
合を得ることは困難である。
【０００６】したがって、ファンデルワールス力を利用
して密着した光学部品間の光伝送にエバネセント結合方
式を用いるのは不利である。エバネセント結合方式は、
モノリシック光集積回路に適した方法といえる。
して密着した光学部品間の光伝送にエバネセント結合方
式を用いるのは不利である。エバネセント結合方式は、
モノリシック光集積回路に適した方法といえる。
【０００７】これに対して、端面結合方式は光軸合わせ
さえできれば、光エネルギを直接授受することができる
ので、受光面積が小さくても高効率の光結合が得られ
る。この場合は、光学部品間の界面が直接伝送光の電界
に与える影響は少ないので、ハイブリッド集積化に適し
た方式といえる。
さえできれば、光エネルギを直接授受することができる
ので、受光面積が小さくても高効率の光結合が得られ
る。この場合は、光学部品間の界面が直接伝送光の電界
に与える影響は少ないので、ハイブリッド集積化に適し
た方式といえる。
【０００８】
【発明が解決しようとする課題】ハイブリッド光集積回
路において、光学部品間の光伝送を端面結合方式によっ
て行なう場合、前記したように光軸合わせが極めて重要
となる。光軸は、微小な光学部品の場合、サブミクロン
オーダの調整さえ必要とするので、位置合わせが非常に
難しい。
路において、光学部品間の光伝送を端面結合方式によっ
て行なう場合、前記したように光軸合わせが極めて重要
となる。光軸は、微小な光学部品の場合、サブミクロン
オーダの調整さえ必要とするので、位置合わせが非常に
難しい。
【０００９】ハイブリッド集積を行なう場合、基板上に
異なる性質の光学部品を簡単に結合する方法としてファ
ンデルワールス力の利用は魅力的である。しかし、従来
は適切な位置合わせの方法が開発されていなかったの
で、端面結合方式にファンデルワールス力を利用した結
合法（ファンデルワールスボンディング）を用いること
が難しかった。
異なる性質の光学部品を簡単に結合する方法としてファ
ンデルワールス力の利用は魅力的である。しかし、従来
は適切な位置合わせの方法が開発されていなかったの
で、端面結合方式にファンデルワールス力を利用した結
合法（ファンデルワールスボンディング）を用いること
が難しかった。
【００１０】本発明の目的は、ファンデルワールス力を
利用して正確に光軸合わせのできる端面結合方式のハイ
ブリッド光集積回路の製造方法を提供することである。
利用して正確に光軸合わせのできる端面結合方式のハイ
ブリッド光集積回路の製造方法を提供することである。
【００１１】
【課題を解決するための手段】本発明のハイブリッド光
集積回路の製造方法は、光学部品と位置合わせ用マーカ
とを集積化用の基板の所定位置に形成する工程と、前記
光学部品と対応する寸法のリッジを有する半導体基板上
にエッチングストッパとして機能する半導体膜を堆積す
る工程と、前記半導体基板の非リッジ領域の半導体膜上
の所定位置に機能性光学素子と位置合わせ用マーカとを
形成する工程と、前記半導体基板上に形成された機能性
光学素子およびマーカを一時支持用の透明基板上に樹脂
で固定する工程と、前記リッジを含む半導体基板と前記
エッチングストッパ半導体膜をエッチング除去する工程
と、前記機能性光学素子がリッジ跡に対向するように、
前記透明基板を前記基板上に配置し、前記透明基板側か
らモニタして前記位置合わせ用マーカおよびを位置合わ
せする工程と、前記透明基板を前記基板上に圧接して、
ファンデルワールス力により前記機能性光学素子を前記
基板の所定位置に結合させる工程と、前記樹脂を除去し
て前記透明基板を取り除く工程とを含む。
集積回路の製造方法は、光学部品と位置合わせ用マーカ
とを集積化用の基板の所定位置に形成する工程と、前記
光学部品と対応する寸法のリッジを有する半導体基板上
にエッチングストッパとして機能する半導体膜を堆積す
る工程と、前記半導体基板の非リッジ領域の半導体膜上
の所定位置に機能性光学素子と位置合わせ用マーカとを
形成する工程と、前記半導体基板上に形成された機能性
光学素子およびマーカを一時支持用の透明基板上に樹脂
で固定する工程と、前記リッジを含む半導体基板と前記
エッチングストッパ半導体膜をエッチング除去する工程
と、前記機能性光学素子がリッジ跡に対向するように、
前記透明基板を前記基板上に配置し、前記透明基板側か
らモニタして前記位置合わせ用マーカおよびを位置合わ
せする工程と、前記透明基板を前記基板上に圧接して、
ファンデルワールス力により前記機能性光学素子を前記
基板の所定位置に結合させる工程と、前記樹脂を除去し
て前記透明基板を取り除く工程とを含む。
【００１２】
【作用】被集積化光学素子を転載した支持用の基板また
は光集積回路形成用の基板のいずれかを透明基板とし、
両基板の所定位置に位置合わせ用マーカを設けて透明基
板側からモニタしながら、位置合わせを行なうことによ
って高精度でファンデルワールスボンディングを行なう
ことが容易となる。
は光集積回路形成用の基板のいずれかを透明基板とし、
両基板の所定位置に位置合わせ用マーカを設けて透明基
板側からモニタしながら、位置合わせを行なうことによ
って高精度でファンデルワールスボンディングを行なう
ことが容易となる。
【００１３】半導体基板上にテーパ状端面を持つ機能性
光学素子を形成し、そのまま集積化用の基板に貼り合わ
せると、端面は逆テーパ状になってしまう。一旦、機能
性光学素子を一時支持用の基板に移し、その後集積化用
の基板に結合させることでテーパ形状が保持される。
光学素子を形成し、そのまま集積化用の基板に貼り合わ
せると、端面は逆テーパ状になってしまう。一旦、機能
性光学素子を一時支持用の基板に移し、その後集積化用
の基板に結合させることでテーパ形状が保持される。
【００１４】以下、本発明を実施例に基づき、より詳し
く述べる。
く述べる。
【００１５】
【実施例】図１〜３は、本発明の実施例による光集積回
路の製造方法の主要工程を説明するための図である。
路の製造方法の主要工程を説明するための図である。
【００１６】図１（Ａ）、（Ｂ）に示すように、たとえ
ばＳｉ単結晶ウエハで形成した集積化用基板１上に光学
部品２、たとえば光導波路を形成する。まず、図１
（Ａ）で示すように、基板１上に低屈折率媒質層２１、
パターニングした高屈折率媒質層２２、低屈折率媒質層
２３を積層する。次に、図１（Ｂ）で示すように、積層
構造の不要部を除去して光学部品２を形成する。
ばＳｉ単結晶ウエハで形成した集積化用基板１上に光学
部品２、たとえば光導波路を形成する。まず、図１
（Ａ）で示すように、基板１上に低屈折率媒質層２１、
パターニングした高屈折率媒質層２２、低屈折率媒質層
２３を積層する。次に、図１（Ｂ）で示すように、積層
構造の不要部を除去して光学部品２を形成する。
【００１７】図１に示した例は、方向性光結合器のパタ
ーンを示す。２本の導波路の近接部分は、伝送光の波長
の５倍程度の距離であり、導波路の曲がり角度は１〜２
度である（図では誇張して描いてある）。たとえば、１
つの入力ポートから光を入射すると２つの出力ポートか
ら光が出射する。
ーンを示す。２本の導波路の近接部分は、伝送光の波長
の５倍程度の距離であり、導波路の曲がり角度は１〜２
度である（図では誇張して描いてある）。たとえば、１
つの入力ポートから光を入射すると２つの出力ポートか
ら光が出射する。
【００１８】このような光導波路は、ガラス膜の堆積に
よって形成することができる。たとえば、高屈折率の光
伝送路すなわち、コアはＧｅドープのＳｉＯ2 、低屈折
率のクラッド層はアンドープＳｉＯ2 で形成することが
できる。高屈折率材料、低屈折率材料は、この他種々の
組み合わせから選ぶことができる。たとえば、ＳｉＮ、
ＳｉＮＯ、ＳｉＯ2 等を用いてもよい。
よって形成することができる。たとえば、高屈折率の光
伝送路すなわち、コアはＧｅドープのＳｉＯ2 、低屈折
率のクラッド層はアンドープＳｉＯ2 で形成することが
できる。高屈折率材料、低屈折率材料は、この他種々の
組み合わせから選ぶことができる。たとえば、ＳｉＮ、
ＳｉＮＯ、ＳｉＯ2 等を用いてもよい。
【００１９】なお、このガラス膜堆積に先立って、集積
化用の基板１の所定位置に位置合わせ用マーカ８を形成
しておく。マーカは凹凸や異種物質によって形成できる
が、光学的に検出可能なものとする。
化用の基板１の所定位置に位置合わせ用マーカ８を形成
しておく。マーカは凹凸や異種物質によって形成できる
が、光学的に検出可能なものとする。
【００２０】１つの光集積回路当たりの基板１のサイズ
は、通常一辺が１〜５ｍｍ程度であり、たとえば１枚の
ウエハに多数の光集積回路を同時に作成する。図２は、
受光素子を製作する工程を示す断面図である。まず、図
２（Ａ）に示すように、たとえばＩｎＰウエハである半
導体基板５の所定位置にホトリソグラフィの技術を用い
てリッジ加工を行なう。リッジの寸法は、光学部品２の
寸法と対応させ、ほぼ同程度とする。
は、通常一辺が１〜５ｍｍ程度であり、たとえば１枚の
ウエハに多数の光集積回路を同時に作成する。図２は、
受光素子を製作する工程を示す断面図である。まず、図
２（Ａ）に示すように、たとえばＩｎＰウエハである半
導体基板５の所定位置にホトリソグラフィの技術を用い
てリッジ加工を行なう。リッジの寸法は、光学部品２の
寸法と対応させ、ほぼ同程度とする。
【００２１】この加工された半導体基板５上に、たとえ
ば厚さ１〜２μｍのＩｎＧａＡｓ膜で形成した薄いエッ
チングストッパ半導体膜６をＭＯＣＶＤ法等を用いてエ
ピタキシャルに堆積する。エッチングストッパ半導体膜
６は、ＩｎＧａＡｓに限らず、半導体基板５とエッチン
グ特性が異なり、半導体基板５上にエピタキシャル成長
できるものであればよい。
ば厚さ１〜２μｍのＩｎＧａＡｓ膜で形成した薄いエッ
チングストッパ半導体膜６をＭＯＣＶＤ法等を用いてエ
ピタキシャルに堆積する。エッチングストッパ半導体膜
６は、ＩｎＧａＡｓに限らず、半導体基板５とエッチン
グ特性が異なり、半導体基板５上にエピタキシャル成長
できるものであればよい。
【００２２】次いで、非リッジ領域を埋めるように選択
的に、たとえばｎ+ 型ＩｎＰで形成したダイオード用半
導体層１１をＭＯＣＶＤ法等でエピタキシャルに堆積す
る。この時、ホトリソグラフィの技術を用いて、選択成
長用マスクをリッジ上面に予め形成しておき、半導体層
１１を選択成長後、選択成長用マスクをエッチングして
除去する。エピタキシャル成長後に平坦化処理を行なっ
てもよい。このようにして、図２（Ａ）の状態が得られ
る。
的に、たとえばｎ+ 型ＩｎＰで形成したダイオード用半
導体層１１をＭＯＣＶＤ法等でエピタキシャルに堆積す
る。この時、ホトリソグラフィの技術を用いて、選択成
長用マスクをリッジ上面に予め形成しておき、半導体層
１１を選択成長後、選択成長用マスクをエッチングして
除去する。エピタキシャル成長後に平坦化処理を行なっ
てもよい。このようにして、図２（Ａ）の状態が得られ
る。
【００２３】次に、図２（Ｂ）に示すように、たとえば
ｎ+ 型ＩｎＰであるダイオード用半導体層１１の選択エ
ッチングを行い、テーパ状端面を形成する。ｎ+ 型Ｉｎ
Ｐの選択エッチングは、ホトリソグラフィを用いて選択
エッチング用マスクを形成後、（Ｈ3 ＰＯ4 ＋ＨＣｌ）
エッチング液によって行なう。この時、ＩｎＧａＡｓが
エッチングストッパとして働くので、エッチングはエッ
チングストッパ半導体膜６で自動停止する。
ｎ+ 型ＩｎＰであるダイオード用半導体層１１の選択エ
ッチングを行い、テーパ状端面を形成する。ｎ+ 型Ｉｎ
Ｐの選択エッチングは、ホトリソグラフィを用いて選択
エッチング用マスクを形成後、（Ｈ3 ＰＯ4 ＋ＨＣｌ）
エッチング液によって行なう。この時、ＩｎＧａＡｓが
エッチングストッパとして働くので、エッチングはエッ
チングストッパ半導体膜６で自動停止する。
【００２４】このダイオード用半導体層１１の選択エッ
チングによって、基板１上のマーカ８と位置合わせを行
なう位置合わせ用マーカ９および受光ダイオード３の一
部が形成される。
チングによって、基板１上のマーカ８と位置合わせを行
なう位置合わせ用マーカ９および受光ダイオード３の一
部が形成される。
【００２５】受光ダイオードの受光面を光入射方向に対
して傾斜せしめ、反射光の戻りを防止するために、テー
パ面を面方位によるエッチング速度の差を利用して形成
する。通常、前記エッチング液では（３１１）面が現れ
る条件下でエッチングを行なう。
して傾斜せしめ、反射光の戻りを防止するために、テー
パ面を面方位によるエッチング速度の差を利用して形成
する。通常、前記エッチング液では（３１１）面が現れ
る条件下でエッチングを行なう。
【００２６】次に、図２（Ｃ）で示すように、受光ダイ
オード３の形成を行なう。露出したｎ+ 型ＩｎＰの（３
１１）面領域以外の領域を選択成長用マスクで覆い、ｎ
+ 型ＩｎＰの（３１１）面上にＭＯＣＶＤ法によりＩｎ
Ｐに格子整合するアンドープＩｎＧａＡｓ、ｐ+ 型Ｉｎ
Ｐの連続選択エピタキシャル成長を行なう。
オード３の形成を行なう。露出したｎ+ 型ＩｎＰの（３
１１）面領域以外の領域を選択成長用マスクで覆い、ｎ
+ 型ＩｎＰの（３１１）面上にＭＯＣＶＤ法によりＩｎ
Ｐに格子整合するアンドープＩｎＧａＡｓ、ｐ+ 型Ｉｎ
Ｐの連続選択エピタキシャル成長を行なう。
【００２７】なお、ＭＯＣＶＤにおけるソースは、トリ
エチルインジウム、トリメチルインジウム、トリエチル
ガリウム、トリメチルガリウム、砒化水素、燐化水素等
で構成する。
エチルインジウム、トリメチルインジウム、トリエチル
ガリウム、トリメチルガリウム、砒化水素、燐化水素等
で構成する。
【００２８】また、ドーパントはドナー不純物としてＳ
ｅ、アクセプタ不純物としてＺｎ等を用いる。ＩｎＰに
格子整合するアンドープＩｎＧａＡｓ層の厚みは、たと
えば１μｍ、その上のｐ+ 型ＩｎＰの厚みは、たとえば
約０．５μｍとする。
ｅ、アクセプタ不純物としてＺｎ等を用いる。ＩｎＰに
格子整合するアンドープＩｎＧａＡｓ層の厚みは、たと
えば１μｍ、その上のｐ+ 型ＩｎＰの厚みは、たとえば
約０．５μｍとする。
【００２９】図３は、２枚の基板の貼り合わせ工程を示
す断面図である。図３（Ａ）に示すように、受光ダイオ
ード３および位置合わせ用マーカ９を形成した半導体基
板５を反転してアップサイドダウンの状態で平坦な透明
基板４、たとえば石英ガラス板上に樹脂７、たとえばＡ
Ｚレジストで固定する。
す断面図である。図３（Ａ）に示すように、受光ダイオ
ード３および位置合わせ用マーカ９を形成した半導体基
板５を反転してアップサイドダウンの状態で平坦な透明
基板４、たとえば石英ガラス板上に樹脂７、たとえばＡ
Ｚレジストで固定する。
【００３０】ここで、透明基板４は、ダイオード３を基
板１上に転送する際、一時的支持を与えるための中間基
板である。透明基板４は、モニタできる程度に透明であ
ればよく、必ずしも無色透明である必要はない。
板１上に転送する際、一時的支持を与えるための中間基
板である。透明基板４は、モニタできる程度に透明であ
ればよく、必ずしも無色透明である必要はない。
【００３１】次に、図３（Ｂ）で示すように、透明基板
４上のＩｎＰ半導体基板５をＨＣｌでエッチオフする。
この時、ＩｎＧａＡｓエッチングストッパ半導体膜６で
エッチングは自動停止する。
４上のＩｎＰ半導体基板５をＨＣｌでエッチオフする。
この時、ＩｎＧａＡｓエッチングストッパ半導体膜６で
エッチングは自動停止する。
【００３２】次に、ＩｎＧａＡｓをＨ2 ＳＯ4 とＨ2 Ｏ
2 の混液を水で１００〜２００倍に稀釈したエッチング
液でエッチオフする。稀釈エッチング液を用いるのは、
樹脂７がエッチングされるのを防ぐためである。この結
果、樹脂７によって保持された機能性光学素子３および
位置合わせ用マーカ９のみが透明基板４上に残る。
2 の混液を水で１００〜２００倍に稀釈したエッチング
液でエッチオフする。稀釈エッチング液を用いるのは、
樹脂７がエッチングされるのを防ぐためである。この結
果、樹脂７によって保持された機能性光学素子３および
位置合わせ用マーカ９のみが透明基板４上に残る。
【００３３】次に、図３（Ｃ）に示すように、透明基板
４を反転してアップサイドダウンの状態で図１に示した
基板１上に配置する。位置合わせ用マーカ８と９が一致
するようにして位置合わせして重ね合わせる。この工程
は、透明基板４側からマーカをモニタしながら行なえる
ので、きわめて容易にかつ正確に行なうことができる。
４を反転してアップサイドダウンの状態で図１に示した
基板１上に配置する。位置合わせ用マーカ８と９が一致
するようにして位置合わせして重ね合わせる。この工程
は、透明基板４側からマーカをモニタしながら行なえる
ので、きわめて容易にかつ正確に行なうことができる。
【００３４】位置合わせを完全に行なってから、透明基
板４上に錘をのせて圧接すると、ファンデルワールス力
が作用して機能性光学部品３およびマーカ９は、基板１
の所定位置に結合固着される。
板４上に錘をのせて圧接すると、ファンデルワールス力
が作用して機能性光学部品３およびマーカ９は、基板１
の所定位置に結合固着される。
【００３５】その後、図示していないが、溶剤によって
前記樹脂７を除去し、前記透明基板４を取り除く。溶剤
として、たとえばアセントを用いれば、樹脂７、すなわ
ち、ＡＺレジストは容易に溶解する。
前記樹脂７を除去し、前記透明基板４を取り除く。溶剤
として、たとえばアセントを用いれば、樹脂７、すなわ
ち、ＡＺレジストは容易に溶解する。
【００３６】この結果、ダイオード３は集積化用基板１
に正確に転送される。次に、電極付けを行なう。図４
（Ａ）に示すように、ｐ型ＩｎＰ上にＡｕ／Ｚｎ／Ａｕ
を真空蒸着してｐ層電極１５を形成する。ｐ層電極１５
をパターニング後、ｎ+ 型ＩｎＰ上面にＡｕＧｅ／Ａｕ
をパターニングしてｎ層電極１２を形成する。ポリイミ
ド樹脂１３によって層間絶縁膜を形成した後、配線１４
の形成を行なう。このようにして、図４（Ａ）に示すよ
うなハイブリッド光集積回路ができる。
に正確に転送される。次に、電極付けを行なう。図４
（Ａ）に示すように、ｐ型ＩｎＰ上にＡｕ／Ｚｎ／Ａｕ
を真空蒸着してｐ層電極１５を形成する。ｐ層電極１５
をパターニング後、ｎ+ 型ＩｎＰ上面にＡｕＧｅ／Ａｕ
をパターニングしてｎ層電極１２を形成する。ポリイミ
ド樹脂１３によって層間絶縁膜を形成した後、配線１４
の形成を行なう。このようにして、図４（Ａ）に示すよ
うなハイブリッド光集積回路ができる。
【００３７】導波路等の光学部品２と外部光ファイバ１
６の光軸を合わせて設置すれば、外部からの光（信号光
や局部発振光等）を、ハイブリッド光集積回路に取り込
むことができる。
６の光軸を合わせて設置すれば、外部からの光（信号光
や局部発振光等）を、ハイブリッド光集積回路に取り込
むことができる。
【００３８】以上述べた実施例では、光学部品２と機能
性光学素子３とが空間的に分離していた。しかし、上述
の位置合わせ技術を用いれば、ファンデルワールスボン
ディングを利用しても、両者をほぼ密着させた状態で集
積化することもできる。図４（Ｂ）に、その構成例を示
す。
性光学素子３とが空間的に分離していた。しかし、上述
の位置合わせ技術を用いれば、ファンデルワールスボン
ディングを利用しても、両者をほぼ密着させた状態で集
積化することもできる。図４（Ｂ）に、その構成例を示
す。
【００３９】図４（Ｂ）においては、基板１上に、導波
路を構成する光学部品２と、受光ダイオードを構成する
機能性光学部品３とがほぼ密着した状態で形成されてい
る。受光ダイオード３は、ｎ+ 型層３１、ｉ型光吸収層
３２、ｐ+ 型層３３を含む。受光ダイオード３および導
波路２の端面はほぼ垂直でほぼ密着している。他の部分
は前述の実施例と同様である。
路を構成する光学部品２と、受光ダイオードを構成する
機能性光学部品３とがほぼ密着した状態で形成されてい
る。受光ダイオード３は、ｎ+ 型層３１、ｉ型光吸収層
３２、ｐ+ 型層３３を含む。受光ダイオード３および導
波路２の端面はほぼ垂直でほぼ密着している。他の部分
は前述の実施例と同様である。
【００４０】また、前記実施例では、機能性光学素子３
を転送するための一時支持用中間基板として、透明基板
４を用いた。これは集積化用の基板１が不透明基板のた
めである。
を転送するための一時支持用中間基板として、透明基板
４を用いた。これは集積化用の基板１が不透明基板のた
めである。
【００４１】もし、集積化用基板１が透明性、たとえば
ガラスやＡｌ2 Ｏ3 、ＬｉＮｂＯ3、ＭｇＯ、Ｔｉ
Ｏ2 、ＳｒＴｉＯ3 等の透明結晶である場合は、中間基
板４は透明基板である必要はない。中間基板として不透
明基板を用いた場合、図３（Ｃ）の工程を以下のように
修正する。
ガラスやＡｌ2 Ｏ3 、ＬｉＮｂＯ3、ＭｇＯ、Ｔｉ
Ｏ2 、ＳｒＴｉＯ3 等の透明結晶である場合は、中間基
板４は透明基板である必要はない。中間基板として不透
明基板を用いた場合、図３（Ｃ）の工程を以下のように
修正する。
【００４２】集積化用基板１を反転してアップサイドダ
ウンの状態で不透明な中間基板４の上方に配置し、基板
１側からモニタする。位置合わせ用マーカ８および９を
位置合わせした後、圧接して、ファンデルワールス力に
より機能性光学素子３を基板１の所定位置に結合、固着
する。
ウンの状態で不透明な中間基板４の上方に配置し、基板
１側からモニタする。位置合わせ用マーカ８および９を
位置合わせした後、圧接して、ファンデルワールス力に
より機能性光学素子３を基板１の所定位置に結合、固着
する。
【００４３】なお、透明基板を下にして下側からモニタ
することも可能である。いずれにしても、透光性のある
基板を相手方（不透明）基板と近接して配置し、位置合
わせ用マーカの整合を行なって貼り合わせを行なうこと
により、導波路等の光学部品と受光素子等の機能素子を
正確に位置合わせすることができる。
することも可能である。いずれにしても、透光性のある
基板を相手方（不透明）基板と近接して配置し、位置合
わせ用マーカの整合を行なって貼り合わせを行なうこと
により、導波路等の光学部品と受光素子等の機能素子を
正確に位置合わせすることができる。
【００４４】機能性光学素子を半導体基板上に形成する
場合、より好ましくは機能性光学素子の厚みを集積化用
基板上に形成された光学部品の厚みより厚くしておく。
このようにすると、機能性光学素子を集積化用基板上に
転送する際、光学部品２を損傷することなく、十分な重
さを持つ錘によってファンデルワールス力による結合固
着を行なうことが容易になる。
場合、より好ましくは機能性光学素子の厚みを集積化用
基板上に形成された光学部品の厚みより厚くしておく。
このようにすると、機能性光学素子を集積化用基板上に
転送する際、光学部品２を損傷することなく、十分な重
さを持つ錘によってファンデルワールス力による結合固
着を行なうことが容易になる。
【００４５】なお、以上の実施例では、機能性光学素子
として受光ダイオードを用いたが、機能性光学素子は受
光ダイオードに限らない。たとえば、変調器やレーザ光
源等を用いることも可能である。
として受光ダイオードを用いたが、機能性光学素子は受
光ダイオードに限らない。たとえば、変調器やレーザ光
源等を用いることも可能である。
【００４６】また、集積化用基板１は、平坦な表面を有
していたが、機能性光学素子３を受ける個所が平坦であ
り、かつファンデルワールスボンディング時に、他の領
域が損傷を受けないものであればよい。この条件を満た
せば他の部分に凹凸があっても問題はない。
していたが、機能性光学素子３を受ける個所が平坦であ
り、かつファンデルワールスボンディング時に、他の領
域が損傷を受けないものであればよい。この条件を満た
せば他の部分に凹凸があっても問題はない。
【００４７】たとえば、予め集積化用基板１上に外部光
ファイバ１６設置用の溝を形成しておいてもよい。この
場合、ファイバの位置決めが容易となる。以上実施例に
沿って本発明を説明したが、本発明はこれらに制限され
るものではない。たとえば、種々の変更、改良、組み合
わせ等が可能なことは当業者に自明であろう。
ファイバ１６設置用の溝を形成しておいてもよい。この
場合、ファイバの位置決めが容易となる。以上実施例に
沿って本発明を説明したが、本発明はこれらに制限され
るものではない。たとえば、種々の変更、改良、組み合
わせ等が可能なことは当業者に自明であろう。
【００４８】
【発明の効果】ハイブリッド光集積回路の製造を高精
度、かつ容易に行なうことができる。したがって、端面
結合方式による高性能のハイブリッド集積回路を提供す
ることができる。
度、かつ容易に行なうことができる。したがって、端面
結合方式による高性能のハイブリッド集積回路を提供す
ることができる。
【図１】本発明の実施例によるハイブリッド光集積回路
の製造工程を説明するための断面図および平面図であ
る。
の製造工程を説明するための断面図および平面図であ
る。
【図２】本発明の実施例によるハイブリッド光集積回路
の製造工程を説明するための断面図である。
の製造工程を説明するための断面図である。
【図３】本発明の実施例によるハイブリッド光集積回路
の製造工程を説明するための断面図および平面図であ
る。
の製造工程を説明するための断面図および平面図であ
る。
【図４】ハイブリッド光集積回路の構成例を示す断面図
である。
である。
１ （集積化用）基板 ２ 光学部品（導波路） ３ 機能性光学部品（受光ダイオード） ４ 中間基板（透明基板） ５ 半導体基板 ６ エッチングストッパ半導体膜 ７ 樹脂（ＡＺレジスト） ８、９ 位置合わせ用マーカ １１ ダイオード用半導体層 １２ ｎ層電極 １３ ポリイミド樹脂 １４ ｐ層電極配線 １５ ｐ層電極 １６ 光ファイバ ３１ ｎ+ 層 ３２ 光吸収層 ３３ ｐ+ 層
Claims (2)
- 【請求項１】 光学部品（２）と位置合わせ用マーカ
（８）とを集積化用の基板（１）の所定位置に形成する
工程と、 前記光学部品（２）と対応する寸法のリッジを有する半
導体基板（５）上にエッチングストッパとして機能する
半導体膜（６）を堆積する工程と、 前記半導体基板（５）の非リッジ領域の半導体膜（６）
上の所定位置に機能性光学素子（３）と位置合わせ用マ
ーカ（９）とを形成する工程と、 前記半導体基板（５）上に形成された機能性光学素子
（３）およびマーカ（９）を一時支持用の透明基板
（４）上に樹脂（７）で固定する工程と、 前記リッジを含む半導体基板（５）と前記エッチングス
トッパ半導体膜（６）をエッチング除去する工程と、 前記機能性光学素子（３）がリッジ跡に対向するよう
に、前記透明基板（４）を前記基板（１）上に配置し、
前記透明基板（４）側からモニタして前記位置合わせ用
マーカ（８）および（９）を位置合わせする工程と、 前記透明基板（４）を前記基板（１）上に圧接して、フ
ァンデルワールス力により前記機能性光学素子（３）を
前記基板（１）の所定位置に結合させる工程と、 前記樹脂（７）を除去して前記透明基板（４）を取り除
く工程とを含むハイブリッド光集積回路の製造方法。 - 【請求項２】 光学部品（２）と位置合わせ用マーカ
（８）とを集積化用の透明基板（１）の所定位置に形成
する工程と、 前記光学部品（２）と対応する寸法のリッジを有する半
導体基板（５）上にエッチングストッパとして機能する
半導体膜（６）を堆積する工程と、 前記半導体基板（５）の非リッジ領域の半導体膜（６）
上の所定位置に機能性光学素子（３）と位置合わせ用マ
ーカ（９）とを形成する工程と、 前記半導体基板（５）上に形成された機能性光学素子
（３）およびマーカ（９）を一時支持用の支持基板
（４）上に樹脂（７）で固定する工程と、 前記リッジを含む半導体基板（５）と前記エッチングス
トッパ半導体膜（６）をエッチング除去する工程と、 前記機能性光学素子（３）がリッジ跡に対向するよう
に、前記支持基板（４）を前記透明基板（１）上に配置
し、前記透明基板（１）側からモニタして前記位置合わ
せ用マーカ（８）および（９）を位置合わせする工程
と、 前記透明基板（１）を前記支持基板（４）上に圧接し
て、ファンデルワールス力により前記機能性光学素子
（３）を前記透明基板（１）の所定位置に結合させる工
程と、 前記樹脂（７）を除去して前記支持基板（４）を取り除
く工程とを含むハイブリッド光集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201624A JPH0653464A (ja) | 1992-07-28 | 1992-07-28 | ハイブリッド光集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201624A JPH0653464A (ja) | 1992-07-28 | 1992-07-28 | ハイブリッド光集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653464A true JPH0653464A (ja) | 1994-02-25 |
Family
ID=16444154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201624A Withdrawn JPH0653464A (ja) | 1992-07-28 | 1992-07-28 | ハイブリッド光集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013170A1 (fr) * | 1995-10-02 | 1997-04-10 | Hitachi, Ltd. | Module optoelectronique, procede de montage d'un dispositif optoelectronique et systeme optique comprenant ledit module optoelectronique |
-
1992
- 1992-07-28 JP JP4201624A patent/JPH0653464A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013170A1 (fr) * | 1995-10-02 | 1997-04-10 | Hitachi, Ltd. | Module optoelectronique, procede de montage d'un dispositif optoelectronique et systeme optique comprenant ledit module optoelectronique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7454102B2 (en) | Optical coupling structure | |
| KR100277695B1 (ko) | 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법 | |
| US5122852A (en) | Grafted-crystal-film integrated optics and optoelectronic devices | |
| JP3100584B2 (ja) | 光電子集積回路およびその作製方法 | |
| EP3308206B1 (en) | Self-alignment for apparatus comprising photonic device | |
| JPH05196844A (ja) | 光結合回路 | |
| JPH10274729A (ja) | ハイブリッド光デバイスの組み立て方法 | |
| US20170254954A1 (en) | Integration of V-grooves on Silicon-On-Insulator (SOI) Platform for Direct Fiber Coupling | |
| US7213978B2 (en) | Optical device receiving substrate and optical device holding carrier | |
| US5535295A (en) | Coupling structure for waveguide connection and process of forming the same | |
| JPS63131104A (ja) | ハイブリツド光集積回路 | |
| US20020164129A1 (en) | Optical fiber passive alignment fixture | |
| JPH05304306A (ja) | 電気・光モジュール及びその製造方法 | |
| JPH03290606A (ja) | 光半導体装置 | |
| US20230194911A1 (en) | Heterogeneous integration and electro-optic modulation of iii-nitride photonics on a silicon photonic platform | |
| JPH0653464A (ja) | ハイブリッド光集積回路の製造方法 | |
| US11934007B2 (en) | Assembly of an active semiconductor component and of a silicon-based passive optical component | |
| Vusirikala et al. | Flip-chip optical fiber attachment to a monolithic optical receiver chip | |
| JPH07142699A (ja) | 半導体光集積素子及びその製造方法 | |
| Fedeli et al. | Photonics and Electronics Integration | |
| KR100472382B1 (ko) | 평면도파로형광회로모듈및그제조방법 | |
| JP3608763B2 (ja) | 半導体受光素子及び半導体受光装置の製造方法 | |
| KR20000067245A (ko) | 평면도파로형 광모듈 제작방법 | |
| KR100280978B1 (ko) | 광통신용 레이저 다이오드 칩의 제조방법 | |
| OKANO et al. | Passive aligned hybrid integrated WDM transceiver module using planar lightwave circuit platform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |