JPH0652769B2 - High memory density package - Google Patents

High memory density package

Info

Publication number
JPH0652769B2
JPH0652769B2 JP3214222A JP21422291A JPH0652769B2 JP H0652769 B2 JPH0652769 B2 JP H0652769B2 JP 3214222 A JP3214222 A JP 3214222A JP 21422291 A JP21422291 A JP 21422291A JP H0652769 B2 JPH0652769 B2 JP H0652769B2
Authority
JP
Japan
Prior art keywords
chip
heat sink
circuit board
sink means
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3214222A
Other languages
Japanese (ja)
Other versions
JPH04234157A (en
Inventor
モリス・アンシェル
ホセ・アグスチン・バーボサ
エリック・ポール・ディッブル
ジョセフ・フナリ
ジョン・スティーブン・クレスゲ
チャールズ・ロバート・ラム
リチャード・ジェラルド・マーフィー
スコット・デビッド・レノルズ
バーガット・ガーレブ・サマキア
ターマー・アラン・ショルツ
ウェイン・ラッセル・ストール・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04234157A publication Critical patent/JPH04234157A/en
Publication of JPH0652769B2 publication Critical patent/JPH0652769B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

HIGH MEMORY DENSITY PACKAGE Disclosed is a high density microelectronic circuit package. The circuit package includes a plurality of IC chips, as memory chips, on a circuitized flexible tape, which is, in turn, bonded to a printed circuit board. The circuitized flexible tape extends outwardly from the printed circuit board and has a plurality of IC chips mounted on I/O pads on the tape. The individual IC chips are in thermal contact with a heat sink means on the surfaces thereof opposite the circuitized flexible tape. The circuitized flexible tape and the heat sink are bonded to a printed circuit board.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は超小形電子回路パッケー
ジに関し、詳細にいえば、マルチチップ・メモリ・パッ
ケージに関する。回路パッケージは入出力回路の効率的
な利用、高メモリ密度、及び効率的な熱管理を特徴とす
る。
FIELD OF THE INVENTION This invention relates to microelectronic circuit packages and, more particularly, to multi-chip memory packages. The circuit package features efficient utilization of input / output circuits, high memory density, and efficient thermal management.

【0002】[0002]

【従来の技術】電子パッケージの一般的な構造及び製造
工程は、たとえば、ドナルド・P・セラフィン(Donald
P. Seraphim)、ロナルド・ラスキィ(Ronald Lask
y)、及びチェヨー・リー(Che-Yo Li)の「電子パッケ
ージの原理(Principles ofElectronic Packagin
g)」、マグロウヒル・ブック・カンパニー(McGraw-Hi
ll BookCompany)、ニューヨーク州ニューヨーク(19
88年)、ならびにラオ・R・ツマーラ(Rao R. Tumma
la)及びユージン・J・リマセウスキー(EugeneJ. Rym
aszewski)の「超小形電子パッケージング・ハンドブッ
ク(Microelectronic Packaging Handbook)」ヴァン・
ノストランド・レインホールド(Van NostrandReinhol
d)、ニューヨーク州ニューヨーク(1988年)に記
載されている。
2. Description of the Related Art The general structure and manufacturing process of electronic packages are described in, for example, Donald P. Serafin.
P. Seraphim), Ronald Lask
y) and Che-Yo Li's "Principles of Electronic Packagin
g) ”, McGraw-Hill Book Company (McGraw-Hi
ll BookCompany), New York, NY (19
1988), and Rao R. Tumma
la) and Eugene J. Rymasewski
aszewski) "Microelectronic Packaging Handbook" Van
Van NostrandReinhol
d), New York, NY (1988).

【0003】セラフィン他及びツマーラ他が述べている
ように、電子回路は多数の独立した電子回路構成要素、
たとえば数千さらには数百万の独立した抵抗、コンデン
サ、誘導子、ダイオード及びトランジスタを含んでい
る。これらの独立した回路構成要素は相互接続され、回
路を形成し、個々の回路は相互接続されて、機能装置を
形成する。電力及び信号の分配はこれらの相互接続を介
して行われる。個々の機能装置には機械的な支持及び構
造的な保護を必要とする。電気回路は機能を果たすため
の電気エネルギー、及び機能を維持するための熱エネル
ギーの除去を必要とする。チップ、モジュール、コネク
タ、ケーブル、回路カード、及び回路板などの超小形電
子パッケージを使用して、回路構成要素及び回路を保護
し、収納し、冷却し、相互接続する。
As described by Serafin et al. And Zumara et al., An electronic circuit consists of a number of independent electronic circuit components,
For example, it contains thousands or even millions of independent resistors, capacitors, inductors, diodes and transistors. These independent circuit components are interconnected to form a circuit and the individual circuits are interconnected to form a functional device. Power and signal distribution is done through these interconnections. Each functional device requires mechanical support and structural protection. Electrical circuits require the removal of electrical energy to perform a function and thermal energy to maintain a function. Microelectronic packages such as chips, modules, connectors, cables, circuit cards, and circuit boards are used to protect, house, cool, and interconnect circuit components and circuits.

【0004】集積回路内では、回路構成要素間及び回路
間の相互接続、熱放散ならびに機械的保護が、集積回路
チップによって提供される。モジュール内に封入された
このチップを、第1レベルのパッケージと呼ぶ。
Within integrated circuits, interconnections between circuit components and circuits, heat dissipation and mechanical protection are provided by integrated circuit chips. This chip encapsulated in the module is called the first level package.

【0005】少なくとももう1レベルのパッケージがあ
る。第2レベルのパッケージは回路カードである。回路
カードは少なくとも4つの機能を果たす。まず、所望の
機能を果たすために必要な総回路数またはビット・カウ
ントが、第1レベルのパッケージすなわちチップのビッ
ト・カウントを超えるため、回路カードが用いられる。
第2に、第2レベルのパッケージすなわち回路カード
は、第1レベルのパッケージすなわちチップまたはモジ
ュールに簡単に集積できない構成要素のための場所を提
供する。これらの構成要素はたとえば、コンデンサ、精
密抵抗、誘導子、電気機械的スイッチ、光カップラなど
を含んでいる。第3に、回路カードは他の回路要素に信
号の相互接続をもたらす。第4に、第2レベルのパッケ
ージは熱管理すなわち熱放散を行う。
There is at least another level of packaging. The second level package is a circuit card. The circuit card serves at least four functions. First, a circuit card is used because the total number of circuits or bit count required to perform the desired function exceeds the bit count of the first level package or chip.
Second, the second level package or circuit card provides a place for components that cannot be easily integrated into the first level package or chip or module. These components include, for example, capacitors, precision resistors, inductors, electromechanical switches, optocouplers, and the like. Third, the circuit card provides the interconnection of signals to other circuit elements. Fourth, the second level package provides heat management or heat dissipation.

【0006】ほとんどの用途、特に高性能のワークステ
ーション、中規模コンピュータ、及びメイン・フレーム
・コンピュータには、第3レベルのパッケージがある。
これは回路板レベルのパッケージである。回路板は複数
枚のカードを受け入れるためのコネクタ、カード間の通
信をもたらす回路、外部との通信を行う入出力装置を含
んでおり、また複雑な熱管理システムをしばしば含んで
いる。
Most applications, especially high performance workstations, medium-sized computers, and mainframe computers, have third level packages.
This is a circuit board level package. The circuit board contains connectors for receiving multiple cards, circuits that provide communication between the cards, input / output devices for external communication, and often complex thermal management systems.

【0007】最近の適用業務プログラム、複雑なオペレ
ーティング・システム、及び多重タスク処理によって、
多量のランダム・アクセス・メモリを使用できるように
なった。これはメモリの大きさ及びメモリの密度を絶え
ることなく増加させるものである。メモリ密度の増加は
回路密度、配線密度、及び入出力密度の増加を伴ってお
り、これらはすべて電子パッケージに高い熱負荷を負わ
せる。
With modern application programs, complex operating systems, and multitasking,
A large amount of random access memory can now be used. This continually increases the memory size and memory density. The increase in memory density is accompanied by an increase in circuit density, wiring density, and input / output density, all of which impose a high thermal load on electronic packages.

【0008】セラフィン、ラスキィ及びリーの「電子パ
ッケージの原理」(参照することによって本明細書の一
部となされた)の第127ページの「電子パッケージの
熱管理(Thermal Management in Electronic Packagin
g)」において、F・E・アンドロス(Andros)及びB
・G・サマキア(Sammakia)が述べているところによれ
ば、データ処理機器の性能を改善するため、電子パッケ
ージの設計の傾向は、回路チップのサイズをより大きく
し、チップあたりの入出力密度をより高くし、チップあ
たりの回路密度をより高くし、システムの信頼性をより
高くしようとするものとなっている。チップ・サイズ、
入出力密度、回路密度、及び信頼性のこれらの増加は、
特に、電気線長及び2点間の飛翔時間を短縮することに
よって性能の改善をもたらしている。同時に、これらの
改善は電力密度の大幅な増加ももたらしている。たとえ
ば、参照することによって本明細書の一部となされた、
ツマーラ及びリマセウスキーの「超小形電子パッケージ
ング・ハンドブック」167ページの「電子パッケージ
(Electronic Packages)」においてアントネッティ(A
ntonetti)、オクタイ(Oktay)およびサイモンス(Sim
ons)は、5ミリメートル×5ミリメートルのチップが
1平方メートルあたり400キロワットの熱流束に対し
て10ワットを散逸することを報告している。
[0008] Cerafin, Ruski and Lee, "The Principles of Electronic Packaging" (incorporated herein by reference), page 127, "Thermal Management in Electronic Packagin.
g) ”, FE Andros and B
-G. Sammakia states that in order to improve the performance of data processing equipment, the trend of electronic package design is to increase the size of the circuit chip and increase the input / output density per chip. Higher, higher circuit density per chip, and higher system reliability. Chip size,
These increases in input / output density, circuit density, and reliability
In particular, the performance is improved by shortening the electric wire length and the flight time between two points. At the same time, these improvements have also resulted in a significant increase in power density. For example, made by reference,
In the "Electronic Packages" on page 167 of Zumara and Limaseusky's "Miniature Electronic Packaging Handbook," Antonetti (A
ntonetti), Octay and Simons (Sim
ons) reports that a 5 mm x 5 mm chip dissipates 10 watts for a heat flux of 400 kilowatts per square meter.

【0009】個々のデバイスの電力需要の急激な減少に
もかかわらず、チップ及びパッケージ・レベルの熱負荷
のきわめて急激な増加が生じている。これはデバイスの
密度や集積度がさらに急激だからである。ソリッド・ス
テート・デバイスが初めて発表されたとき、ソリッド・
ステート・デバイスが真空管や鉄心メモリに比較して個
々に必要とする電力が少ないことによって、熱管理の問
題を除去しないまでも、最小限のものとすると考えられ
た。実際はそうはならなかったが、これは集積回路の充
填密度及びこれに付随する電力密度が年がたつにしたが
って急激に増加したからである。たとえば、CMOSデ
バイスのデバイスあたりに電力需要はバイポーラ・デバ
イスよりも少ないが、最新のCMOS集積回路あたりの
CMOSデバイスの数は、旧型のバイポーラ集積回路あ
たりのバイポーラ・デバイスの数の何倍にもなってい
る。
Despite the sharp decrease in the power demand of individual devices, there is a very rapid increase in chip and package level thermal loading. This is because the density and the degree of integration of devices are more rapid. When solid state devices were first announced,
It was thought that the state device would require minimal, if not eliminate, thermal management issues due to the lower individual power requirements compared to vacuum tubes and iron core memories. In reality, this was not the case, because the packing density of the integrated circuit and its associated power density increased exponentially over the years. For example, while the power demand per device for CMOS devices is less than that for bipolar devices, the number of CMOS devices per modern CMOS integrated circuit is many times the number of bipolar devices per older bipolar integrated circuit. ing.

【0010】なお、パッケージ設計、すなわちカード及
び基板の設計は、より小さな面積における上述した論理
回路及びメモリの絶えることなく増加している密度、な
らびにこれに付随した相互接続の増加に適合する必要性
によって推進されてきた。アンドロス及びサマキアが述
べているように、これらの高密度カード及び基板の電力
密度は高く、したがって、複雑な熱管理を必要とする。
It should be noted that the package design, that is, the card and board design, needs to accommodate the ever-increasing density of logic circuits and memories mentioned above in a smaller area, and the attendant increase in interconnections. Has been promoted by. As Andros and Samakia note, these high density cards and boards have high power densities and therefore require complex thermal management.

【0011】パッケージ・レベルの熱管理が特に重要な
のは、集積回路の不良率が作動温度が10℃上がるごと
に2倍ずつ増加するからである。アンドロス及びサマキ
アが指摘するところによれば、パッケージのすべてのレ
ベルにおける信頼性は、温度に正比例している。たとえ
ば、高い作動温度はクリープ、腐食、相互拡散、及び電
気移動などの故障メカニズムを加速する。同様に、アン
ドロス及びサマキアが指摘するところによれば、系とし
て発生する温度差が電源オン状態及び電源オフ状態の間
を循環し、主として、熱膨張係数の異なる材料で形成さ
れた複合構造における疲労によって、電子部品の信頼性
に顕著な影響を及ぼす。
Package-level thermal management is particularly important because integrated circuit failure rates increase by a factor of 2 for every 10 ° C. increase in operating temperature. As Andros and Samakia point out, reliability at all levels of the package is directly proportional to temperature. For example, high operating temperatures accelerate failure mechanisms such as creep, corrosion, interdiffusion, and electromigration. Similarly, Andros and Samakia point out that the temperature difference generated in the system circulates between the power-on state and the power-off state, and fatigue in composite structures formed mainly of materials with different coefficients of thermal expansion. This significantly affects the reliability of electronic components.

【0012】アントネッティ、オクタイ及びサイモンス
の述べているところによれば、電子パッケージの熱管理
が以下の性能基準のいくつか、またはすべてを満たすこ
とが要件である。
As stated by Antonetti, Octay and Simons, it is a requirement that the thermal management of the electronic package meet some or all of the following performance criteria:

【0013】*集積回路デバイスの温度を、「最悪の」
作動条件(すなわち、デバイス及びモジュールの電力及
び熱抵抗、冷媒の流量、環境条件などの最悪な値)にお
いて最大許容限度以下に維持しなければならない。
* The temperature of an integrated circuit device is "worst"
It must be kept below the maximum permissible limit under operating conditions (ie, worst case values of device and module power and thermal resistance, refrigerant flow, environmental conditions, etc.).

【0014】*正規の作動条件において経験する集積回
路デバイスの温度は、信頼性の目標を達成できるもので
なければならない。
* The temperature of the integrated circuit device experienced under normal operating conditions must be such that reliability goals can be achieved.

【0015】*同一の信号ネットワークに属するデバイ
スの温度の変動を、許容限度内に維持しなければならな
い。
* Temperature fluctuations of devices belonging to the same signal network must be kept within acceptable limits.

【0016】*熱管理手法の信頼性は受け入れられるも
のでなければならない。
* The reliability of the thermal management approach must be acceptable.

【0017】*電子雑音の限度を満たさなければならな
い。
The electronic noise limit must be met.

【0018】あらゆる熱管理設計の目的は、規定の温度
及び熱流束の制約内での熱源、すなわち集積回路メモリ
・チップからヒート・シンク、すなわち外部環境への熱
エネルギーの流れを可能とすることによって、この目的
を達成することである。理想的には、これを伝導と自然
対流または強制対流、あるいはこの両方を組み合わせる
ことによって達成することである。
The purpose of any thermal management design is to allow the flow of thermal energy from a heat source, ie, an integrated circuit memory chip, to a heat sink, ie, the external environment, within specified temperature and heat flux constraints. , To achieve this goal. Ideally, this would be achieved by a combination of conduction and natural or forced convection, or both.

【0019】メモリ・パッケージの目的は効率のよい熱
管理を、高メモリ容量及びメモリ密度と組み合わせるこ
とである。
The purpose of the memory package is to combine efficient thermal management with high memory capacity and memory density.

【0020】[0020]

【発明が解決しようとする課題】本発明の主な目的は、
高メモリ容量及び密度に適合した超小形電子パッケージ
を提供し、かつ付随的に、たとえば両面の面実装テクノ
ロジー(SMT)アセンブリの使用を可能とすることで
ある。
The main object of the present invention is to:
It is to provide a microelectronic package adapted to high memory capacities and densities and, incidentally, to enable the use of, for example, double sided surface mount technology (SMT) assemblies.

【0021】本発明の他の目的は、高アドレス・バス容
量及び高データ・バス容量を含む高入出力容量を有する
超小形電子パッケージを提供することである。
Another object of the present invention is to provide a microelectronic package having high input / output capacity including high address bus capacity and high data bus capacity.

【0022】本発明のさらに他の目的は、本発明で意図
するメモリ容量及び入出力容量に適合する熱管理容量を
有する超小形電子パッケージを提供することである。
Yet another object of the present invention is to provide a microelectronic package having a thermal management capacity that matches the memory capacity and input / output capacity contemplated by the present invention.

【0023】本発明のさらに他の目的は、個々に接着さ
れ、組み立てられ、テストされたメモリ・チップを有す
るメモリのための、回路化された可撓性のテープ・キャ
リアを提供し、複数チップの手直しを除去することであ
る。
Yet another object of the present invention is to provide a circuitized flexible tape carrier for a memory having individually bonded, assembled and tested memory chips, and a multi-chip Is to remove the rework.

【0024】本発明のさらに他の目的は、共通制御線及
びデータ線、ならびにディスクリート・デバイスによっ
て占められるパッケージの面積を削減することである。
Yet another object of the present invention is to reduce the area of the package occupied by common control and data lines and discrete devices.

【0025】[0025]

【課題を解決するための手段】高密度超小形電子回路パ
ッケージを開示する。回路パッケージは、回路化された
可撓性のテープに接着され次いでプリント回路板に接着
された複数個のICメモリ・チップを含んでいる。回路
化された可撓性のテープは、プリント回路板から外方へ
延びており、入出力パッドに実装されたメモリ・チップ
などの複数個のICチップを有している。
A high density microelectronic circuit package is disclosed. The circuit package includes a plurality of IC memory chips adhered to a circuitized flexible tape and then adhered to a printed circuit board. The circuitized flexible tape extends outward from the printed circuit board and has a plurality of IC chips such as memory chips mounted on the input / output pads.

【0026】回路化された可撓性のテープ上の入出力パ
ッドは、少なくとも第1及び第2のグループに構成され
ている。入出力パッドの第1のグループは第1コネクタ
の共通バスに接続されている。この第1共通バスは可撓
性テープの縁部の入出力接点ピン・アレイで終端してい
る。
The I / O pads on the circuitized flexible tape are organized into at least first and second groups. The first group of input / output pads are connected to the common bus of the first connector. The first common bus terminates at the I / O contact pin array at the edge of the flexible tape.

【0027】入出力パッドの第2のグループは第2のコ
ネクタのグループに接続されており、このコネクタのグ
ループは入出力チップから入出力接点ピン・アレイへ向
かって外方へ延びている。回路化された可撓性テープの
入出力接点ピン・アレイは、プリント回路板上の接点パ
ッドのアレイと整合し、これに接着されている。
A second group of I / O pads are connected to a second group of connectors, the groups of connectors extending outwardly from the I / O chip to the I / O contact pin array. The input / output contact pin array of the circuitized flexible tape is aligned with and adhered to the array of contact pads on the printed circuit board.

【0028】[0028]

【実施例】本明細書記載の高密度超小形電子回路パッケ
ージ1である。回路パッケージ1は、回路化された可撓
性テープ基板21に接着されかつヒート・シンク41に
伝熱ボンドされた複数個のICメモリ・チップ11を含
んでいる。回路化された可撓性テープ21及びヒート・
シンク41は次いで、プリント回路板31に接着され
る。回路化された可撓性テープ21及びヒート・シンク
41はプリント回路板31からほぼ外方へ延びている。
メモリ・チップなどの複数個のICチップ11は、入出
力パッドに取り付けられる。メモリ・チップ11を回路
化された可撓性テープ21上に単一の列に配列してもか
まわないし、あるいは複数の列に配列してもかまわない
(例えば図4及び図5の11a及び11b)。
EXAMPLE A high density microminiature electronic circuit package 1 described herein. The circuit package 1 includes a plurality of IC memory chips 11 bonded to a circuitized flexible tape substrate 21 and heat-transfer bonded to a heat sink 41. Circuitized flexible tape 21 and heat
The sink 41 is then glued to the printed circuit board 31. The circuitized flexible tape 21 and heat sink 41 extend substantially outward from the printed circuit board 31.
A plurality of IC chips 11 such as memory chips are attached to the input / output pads. The memory chips 11 may be arranged in a single row or in multiple rows on the circuitized flexible tape 21 (eg, 11a and 11b in FIGS. 4 and 5). ).

【0029】回路化された可撓性テープ21は第1入出
力接点パッド・アレイを含んでいる。この第1入出力接
点パッド・アレイはICチップ11の入出力接点(第
1)面の入出力端子アレイを受け入れることができ、こ
れに接着されている。単一接点アレイについて述べる
が、データ3i/3o、アドレス入出力、及び制御に関す
る複数接点パッド・アレイであってもよい。回路化され
た可撓性テープ21は第2入出力接点パッド・アレイも
含んでいる。第2入出力接点パッド・アレイは、プリン
ト回路板31上の入出力パッド34のアレイを受け入れ
ることができ、これに接着されている。
The circuitized flexible tape 21 includes a first array of input / output contact pads. The first input / output contact pad array can receive and is bonded to the input / output terminal array on the input / output contact (first) surface of the IC chip 11. Although described for a single contact array, data 3 i / 3 o, address input, and may be a plurality contact pad array to a control. The circuitized flexible tape 21 also includes a second array of input / output contact pads. The second array of I / O contact pads can receive and is bonded to an array of I / O pads 34 on the printed circuit board 31.

【0030】回路化された可撓性テープ21の入出力パ
ッドを複数の配列、たとえば、少なくとも第1グループ
22a及び第2グループ22bに配置することができ
る。第1グループの入出力パッド22aは第1導線の共
通バス23aに接続されている。この第1共通バス23
aは可撓性テープ21の縁部の入出力接点パッド・アレ
イ24aで終端している。この第1接点パッド・アレイ
24aは次いで、プリント回路板31上の整合第1接点
パッド・アレイ34に接着されている。
The input / output pads of the circuitized flexible tape 21 can be arranged in a plurality of arrays, for example, at least the first group 22a and the second group 22b. The input / output pads 22a of the first group are connected to the common bus 23a of the first conductor. This first common bus 23
A terminates at the input / output contact pad array 24a at the edge of the flexible tape 21. This first contact pad array 24a is then adhered to the matching first contact pad array 34 on the printed circuit board 31.

【0031】第2グループの入出力パッド22bは第2
導線の共通バス23bに接続されており、第2導線はI
Cチップから回路化された可撓性テープ21の縁部上の
第2入出力接点パッド・アレイ24bへ向かって外方へ
延びている。回路化された可撓性テープ21の第2入出
力接点パッド・アレイ24bは、プリント回路板31上
の接点パッド34の第2のアレイと整合し、これに接着
されている。接点パッド・アレイ24a及び24bは回
路化された可撓性テープ21の直角のエッジにあっても
よい。
The second group of input / output pads 22b is the second
The second conductor is connected to the common bus 23b of the conductors.
Extends outwardly from the C-chip toward the second input / output contact pad array 24b on the edge of the circuitized flexible tape 21. The second input / output contact pad array 24b of the circuitized flexible tape 21 is aligned with and adhered to the second array of contact pads 34 on the printed circuit board 31. The contact pad arrays 24a and 24b may be on the right edges of the circuitized flexible tape 21.

【0032】図4に示す他の実施例によれば、より高い
入出力密度がもたらされる。この実施例において、回路
化された可撓性テープ21はその一方表面上に第1入出
力接点パッド・アレイ22a(図示せず)を含んでい
る。この第1入出力接点パッド・アレイ22aはICチ
ップ11の入出力接点(第1)面15の入出力端子アレ
イを受け入れることができ、かつこれに接着されてい
る。回路化された可撓性テープ21はその裏側に第2の
入出力接点パッド・アレイを含んでいてもよい。この第
2入出力接点パッド・アレイはバイアによって、第1入
出力接点パッド・アレイ22aに接続される。第2入出
力接点・パッド・アレイはプリント回路板31上の入出
力パッドのアレイを受け入れることができ、かつこれに
接続される。このようにして、データ線及びアドレス線
に対して別個のバスが設けられる。
Another embodiment, shown in FIG. 4, provides higher input / output density. In this embodiment, the circuitized flexible tape 21 includes a first input / output contact pad array 22a (not shown) on one surface thereof. The first input / output contact pad array 22a can receive the input / output terminal array on the input / output contact (first) surface 15 of the IC chip 11 and is adhered thereto. The circuitized flexible tape 21 may include a second array of input / output contact pads on the back side thereof. The second input / output contact pad array is connected to the first input / output contact pad array 22a by a via. The second I / O contact pad array is capable of receiving and connected to an array of I / O pads on the printed circuit board 31. In this way, separate buses are provided for the data and address lines.

【0033】熱管理がヒート・シンク構造体41によっ
て行われるが、このヒート・シンク構造体は回路化され
た可撓性テープ21とは機械的構造的に分離されている
が、個々のICチップ11には伝熱ボンドされている。
詳細にいうと、ヒート・シンク手段41はプリント回路
板31からほぼ垂直に外方へ延びており、ICチップ1
1の各々は入出力接点第1面15及び熱接点第2面17
を有している。ICチップ11は入出力接点(第1)面
15を介して回路化された可撓性テープ21に接着さ
れ、またICチップ熱接点(第2)面17を介してヒー
ト・シンク手段41に接着されている。
The heat management is performed by the heat sink structure 41. The heat sink structure is mechanically separated from the flexible tape 21 formed into a circuit, but the individual IC chips. 11 is heat-transfer bonded.
More specifically, the heat sink means 41 extends outward from the printed circuit board 31 substantially vertically, and
Each of 1 is an input / output contact first surface 15 and a thermal contact second surface 17
have. The IC chip 11 is bonded to the circuitized flexible tape 21 via the input / output contact (first) surface 15 and to the heat sink means 41 via the IC chip hot contact (second) surface 17. Has been done.

【0034】この構造は図1、図4及び図5に総括的に
示されている。上述したように、本発明の超小形電子パ
ッケージ1は、プリント回路板31からほぼ垂直に外方
へ延びており、可撓性テープ21上の入出力パッド・ア
レイ24及びプリント回路板31上の入出力パッド・ア
レイ34を介して、プリント回路板31に電気的に接続
されている。本発明の重要な態様はヒート・シンク41
に対するICチップ11の結合である。超小形電子パッ
ケージ1はICチップ11の伝熱(第2)面17を介し
て、プリント回路板31に伝熱的に接続されている。こ
れらのICチップ伝熱面17はヒート・シンク手段に結
合されて、これらの間の伝熱を可能とする。
This structure is generally shown in FIGS. 1, 4 and 5. As described above, the microminiature electronic package 1 of the present invention extends substantially vertically outward from the printed circuit board 31, and the input / output pad array 24 on the flexible tape 21 and the printed circuit board 31. It is electrically connected to the printed circuit board 31 through the input / output pad array 34. An important aspect of the present invention is the heat sink 41.
Is the connection of the IC chip 11 with respect to. The microminiature electronic package 1 is thermally connected to the printed circuit board 31 via the heat transfer (second) surface 17 of the IC chip 11. These IC chip heat transfer surfaces 17 are coupled to heat sink means to allow heat transfer between them.

【0035】各種の方法を使用して、個々のICチップ
11をヒート・シンク41に接続することができる。こ
れらにははんだ付け、熱グリース、熱ペーストなどがあ
るが、これらは例示説明だけのものであって、限定する
ものではない。熱グリース及びペーストには、(1)伝
熱剤の液体ポリマ・シキソトロピー懸濁液、及び(2)
小量のシキソトロピー固形物(発散シリカ、粘土、及び
石鹸など)と混合したシリコン・オイル(たとえば、ジ
フェニレン・シロキサンまたはジメチレン・シロキサ
ン)ないし炭化水素オイルなどのオイルが含まれる。熱
グリース及びペーストは可撓性の熱導体として働き、熱
膨張及び熱収縮の極限において熱伝導経路が維持される
ようにする。
The various IC chips 11 can be connected to the heat sink 41 using various methods. These include soldering, thermal grease, thermal paste, etc., but these are for illustrative purposes only and are not limiting. Thermal greases and pastes include (1) liquid polymer / thixotropic suspensions of heat transfer agents, and (2)
Included are oils such as silicone oils (eg, diphenylene siloxanes or dimethylene siloxanes) or hydrocarbon oils mixed with small amounts of thixotropic solids (such as fumed silica, clays and soaps). The thermal grease and paste act as flexible heat conductors, maintaining the heat conduction path in the limit of thermal expansion and contraction.

【0036】ICチップ11及び回路化された可撓性テ
ープ21は、図1及び図2に示すように、ヒート・シン
ク手段41の単一の側面ないし表面に沿って延びていて
もよいし、図4及び図5に示すように、ヒート・シンク
手段41の両面に沿って延びていてもよい。それ故、図
4及び図5に示す実施例において、ICチップの各々は
ICチップ11の伝熱(第2)面17を介してヒート・
シンク手段41に接着されている。少なくとも1個のI
Cチップ11がヒート・シンク手段41の一方表面に接
着されており、少なくとも1個の他のICチップ11が
ヒート・シンク手段41の反対面に接着されている。こ
の構成において、ICチップ11は背中合わせの構成と
なっている。
The IC chip 11 and the circuitized flexible tape 21 may extend along a single side or surface of the heat sink means 41, as shown in FIGS. As shown in FIGS. 4 and 5, it may extend along both sides of the heat sink means 41. Therefore, in the embodiment shown in FIGS. 4 and 5, each of the IC chips is heated by the heat transfer (second) surface 17 of the IC chip 11.
It is adhered to the sink means 41. At least one I
The C chip 11 is adhered to one surface of the heat sink means 41, and at least one other IC chip 11 is adhered to the opposite surface of the heat sink means 41. In this configuration, the IC chip 11 has a back-to-back configuration.

【0037】ICチップ11が図4及び図5に示すよう
に、背中合わせの構成でヒート・シンク手段41と接着
している場合、これらを図4に示すように単一の回路化
された可撓性テープ21に取り付けることも、あるいは
図5に示すように複数の回路化された可撓性テープ21
(21a、21b)に取り付けることもできる。
When the IC chip 11 is bonded to the heat sink means 41 in a back-to-back configuration as shown in FIGS. 4 and 5, these are combined into a single flexible circuit as shown in FIG. Flexible tape 21 having a plurality of circuits, as shown in FIG.
It can also be attached to (21a, 21b).

【0038】図4は個々のICチップ11(11a、1
1b)及びプリント回路板31が、単一の回路化された
可撓性テープ21を介して、互いに電気的に接続されて
いる実施例を示している。この単一のテープ21はヒー
ト・シンク手段41及びICチップ11を包囲してい
る。
FIG. 4 shows the individual IC chips 11 (11a, 1a, 1a).
1b) and the printed circuit board 31 are electrically connected to one another via a single circuitized flexible tape 21. This single tape 21 surrounds the heat sink means 41 and the IC chip 11.

【0039】図5は個々のICチップ11(11a、1
1b)及びプリント回路板31が、一対の回路化された
可撓性テープ21a、21bを介して、互いに電気的に
接続されている他の実施例を示している。これらの複数
のテープ21a、21bはヒート・シンク手段41の両
面に配列されており、それ故、ヒート・シンク手段41
及びICチップ11(11a、11b)を包囲してい
る。この実施例において、個々のICチップ11(11
a、11b)及びプリント回路板31は一対の回路化さ
れた可撓性テープ21a、21bを介して互いに電気的
に接続されている。一方の回路化された可撓性テープ2
1aはヒート・シンク手段41の一方面にあるICチッ
プ11bに接着されており、他方の回路化された可撓性
テープ21bはヒート・シンク手段41の反対面にある
ICチップ11aに接着されている。
FIG. 5 shows individual IC chips 11 (11a, 1a).
1b) and the printed circuit board 31 are electrically connected to each other via a pair of circuitized flexible tapes 21a, 21b. These plurality of tapes 21a, 21b are arranged on both sides of the heat sink means 41 and therefore the heat sink means 41
And surrounds the IC chip 11 (11a, 11b). In this embodiment, the individual IC chips 11 (11
a, 11b) and the printed circuit board 31 are electrically connected to each other via a pair of circuitized flexible tapes 21a, 21b. One circuitized flexible tape 2
1a is adhered to the IC chip 11b on one surface of the heat sink means 41, and the other circuitized flexible tape 21b is adhered to the IC chip 11a on the opposite surface of the heat sink means 41. There is.

【0040】本発明のさらに他の実施例を図6に示す。
この実施例において、メモリICチップ11、回路化さ
れた可撓性テープ21、及びヒート・シンク41はモジ
ュール・ユニットであって、回路化された可撓性テープ
21がICチップ11とヒート・シンク手段41に巻き
付けられており、ヒート・シンク手段41の基部を包囲
しているので、ヒート・シンク手段41が回路化された
可撓性テープ21の開口を介してプリント回路板31に
接続される。このモジュール・ユニットは、たとえば、
可撓性テープ21上の接点パッド24及びプリント回路
板31の接点パッド34の気相はんだ付けによって、プ
リント回路板31上にバッチはんだ付けすることができ
る。図6に示した実施例において、ヒート・シンク手段
41にはフィンが付けられている。
Yet another embodiment of the present invention is shown in FIG.
In this embodiment, the memory IC chip 11, the circuitized flexible tape 21 and the heat sink 41 are module units, and the circuitized flexible tape 21 is the IC chip 11 and the heat sink. It is wound around the means 41 and surrounds the base of the heat sink means 41 so that the heat sink means 41 is connected to the printed circuit board 31 through the opening of the circuitized flexible tape 21. . This modular unit, for example,
Vapor soldering of the contact pads 24 on the flexible tape 21 and the contact pads 34 of the printed circuit board 31 allows for batch soldering on the printed circuit board 31. In the embodiment shown in FIG. 6, the heat sink means 41 is finned.

【0041】各種の実装技法に関して、構造を図示説明
したが、各種の直接チップ接続(DCA)法を使用し
て、ICチップ11を回路化された可撓性テープ21に
接着できることを理解されたい。典型的なのは個々のチ
ップ11がテープ(銅やポリイミドなどの)上のパター
ン化された金属に、たとえば、熱圧着ボンディングによ
って結合され、この構造体が次いで可撓性の回路化され
たテープ21に、たとえば、外部リード・ボンディング
によって結合されるテープ自動ボンディング(TAB)
である。TABを使用したDCAの利点の1つは、テス
ト、カプセル封入、及びバーンインなどの中間処理を、
TABアセンブリを回路化された可撓性テープ21に接
着する前に行えることである。他のDCA及び薄膜チッ
プ接続法を、本発明の概念から逸脱することなく、利用
することができる。
Although the structures have been illustrated and described with respect to various packaging techniques, it should be understood that various direct chip attach (DCA) methods can be used to adhere the IC chip 11 to the circuitized flexible tape 21. . Typically, the individual chips 11 are bonded to a patterned metal on a tape (such as copper or polyimide), eg, by thermocompression bonding, and the structure is then bonded to a flexible circuitized tape 21. , Tape Automated Bonding (TAB) bonded by, for example, external lead bonding
Is. One of the advantages of DCA using TAB is that it provides intermediate processing such as testing, encapsulation, and burn-in.
What can be done before adhering the TAB assembly to the circuitized flexible tape 21. Other DCA and thin film chip connection methods can be utilized without departing from the inventive concept.

【0042】本発明の装置及び構造は共通制御線及びデ
ータ線、ならびにディスクリート・デバイスが占める面
積が最小限な、高メモリ容量及び密度の超小形電子パッ
ケージをもたらす。付随的に、本発明のパッケージによ
って、両面の面実装テクノロジー(SMT)アセンブリ
が可能となる。開示した超小形電子パッケージは開示し
たメモリ容量及び入出力容量に適合した熱管理容量を備
えた高アドレス・バス容量及び高データ・バス容量を含
む、高入出力容量を有している。本発明をディジタルI
Cチップに関して説明したが、抵抗、コンデンサ、及び
インダクタなどのパッシブ構成部品が超小形電子パッケ
ージ1、ならびにアナログICチップに存在しているこ
とに留意されたい。
The apparatus and structure of the present invention results in a microelectronic package of high memory capacity and density with minimal area occupied by common control and data lines and discrete devices. Additionally, the package of the present invention enables double sided surface mount technology (SMT) assembly. The disclosed microelectronic packages have high I / O capacities, including high address bus capacities and high data bus capacities with thermal management capacities compatible with the disclosed memory capacities and I / O capacities. The present invention is a digital I
Although described with respect to the C chip, it should be noted that passive components such as resistors, capacitors and inductors are present in the microelectronic package 1 as well as the analog IC chip.

【0043】本明細書で説明したように、超小形電子回
路パッケージ1はメモリ・チップのための回路化された
可撓性テープ・キャリア21を含んでおり、メモリ・チ
ップ11が個別に接着され、組み立てられ、かつテスト
されており、これによって複数チップの手直しを回避で
きる。
As described herein, microelectronic circuit package 1 includes a circuitized flexible tape carrier 21 for memory chips, to which memory chips 11 are individually bonded. Assembled and tested, this avoids multiple chip rework.

【0044】[0044]

【発明の効果】本発明は高メモリ容量及び密度に適合し
た超小形電子パッケージを提供し、かつ付随的に、たと
えば両面の面実装テクノロジー(SMT)アセンブリの
使用を可能とすることができる。
The present invention provides a microelectronic package adapted for high memory capacities and densities, and may additionally enable the use of, for example, double sided surface mount technology (SMT) assemblies.

【図面の簡単な説明】[Brief description of drawings]

【図1】外方へ延びている複数個の超小形電子パッケー
ジを有するプリント回路板の等角投影図である。
FIG. 1 is an isometric view of a printed circuit board having a plurality of outwardly extending microminiature electronic packages.

【図2】データ回路及びアドレス回路という2つの態様
の回路を有する可撓性ストリップ基板を含んでいる本発
明の超小形電子パッケージの図である。
FIG. 2 is a diagram of a microelectronic package of the present invention including a flexible strip substrate having two aspects of circuitry, a data circuit and an address circuit.

【図3】ICチップが可撓性ストリップ基板に実装さ
れ、第1及び第2リード線がこれから延びている、超小
形電子回路パッケージの領域の図である。
FIG. 3 is a diagram of an area of a microelectronic circuit package in which an IC chip is mounted on a flexible strip substrate with first and second leads extending therefrom.

【図4】1枚の可撓性回路化テープがヒート・シンクに
巻き付けられた本発明の1実施例の図である。
FIG. 4 is a diagram of one embodiment of the invention in which a sheet of flexible circuitized tape is wrapped around a heat sink.

【図5】ヒート・シンクの各側面に1枚の一対の可撓性
回路化基板を有する、本発明の他の実施例の図である。
FIG. 5 is a diagram of another embodiment of the invention having a pair of flexible circuitized substrates on each side of the heat sink.

【図6】メモリICチップ、回路化された可撓性テー
プ、及びヒート・シンクがプリント回路板に、たとえば
気相はんだ付けによってバッチはんだ付けできるモジュ
ール・ユニットである、本発明のさらに他の実施例の図
である。
FIG. 6 is yet another implementation of the invention in which the memory IC chip, the circuitized flexible tape, and the heat sink are modular units that can be batch soldered to a printed circuit board, for example by vapor phase soldering. FIG.

【符号の説明】[Explanation of symbols]

1 高密度超小形電子回路パッケージ 11 ICメモリ・チップ 21 可撓性テープ基板 22a、22b 第1入出力接点パッド・アレイ 24、24a、24b 第2入出力接点パッド・アレイ 31 プリント回路板 34 入出力パッド 41 ヒート・シンク DESCRIPTION OF SYMBOLS 1 High-density microminiature electronic circuit package 11 IC memory chip 21 Flexible tape substrate 22a, 22b First input / output contact pad array 24, 24a, 24b Second input / output contact pad array 31 Printed circuit board 34 Input / output Pad 41 heat sink

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホセ・アグスチン・バーボサ アメリカ合衆国13760、ニューヨーク州エ ンドウェル、ロイヤル・ロード 3619番地 (72)発明者 エリック・ポール・ディッブル アメリカ合衆国13760、ニューヨーク州エ ンディコット、マサチューセッツ・アベニ ュー 408番地 (72)発明者 ジョセフ・フナリ アメリカ合衆国13850、ニューヨーク州ベ スタル、ミーカー・ロード 149番地 (72)発明者 ジョン・スティーブン・クレスゲ アメリカ合衆国13905、ニューヨーク州ビ ンガムトン、ラスロップ・アベニュー 40 番地 (72)発明者 チャールズ・ロバート・ラム アメリカ合衆国13760、ニューヨーク州エ ンドウェル、アイアンウッド・ドライブ 2929番地 (72)発明者 リチャード・ジェラルド・マーフィー アメリカ合衆国13905、ニューヨーク州ビ ンガムトン、ボーランド・ロード 14番地 (72)発明者 スコット・デビッド・レノルズ アメリカ合衆国13760、ニューヨーク州エ ンドウェル、ローズウッド・テラス 844 番地 (72)発明者 バーガット・ガーレブ・サマキア アメリカ合衆国13811、ニューヨーク州ニ ューアーク・バレイ、ベイリー・ホロー・ ロード 私書箱218号 (72)発明者 ターマー・アラン・ショルツ アメリカ合衆国13760、ニューヨーク州エ ンディコット、ウェスト・メイン・ストリ ート 504−27番地 (72)発明者 ウェイン・ラッセル・ストール・ジュニア アメリカ合衆国18821、ペンシルベニア州 グレート・ベンド、ランドルフ・ロード アール・ディー ナンバー1ボックス54号 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Jose Agustin Barbosa 3619 United States, Royal Road, Endwell, New York 3619 (72) Inventor Eric Paul Dable, United States 13760, Endicott, NY, Massachusetts Avenue 408 (72) Inventor Joseph Funari, USA 13850, Vestal, NY, 149 Meeker Road (72) Inventor John Stephen Cresgue, United States 13905, Binghamton, NY 40, Lathrop Avenue (72) ) Inventor Charles Robert Lamb Ironwood, Endwell, NY 13760, USA D. Drive 2929 (72) Inventor Richard Gerald Murphy United States 13905, Borland Road, Binghamton, NY 14 (72) Inventor Scott David Reynolds United States 13760, Endwell, NY Rosewood Terrace 844 (72) Inventor Burgat Garlev Samakia, USA 13811, Newark Valley, NY, Bailey Hollow Road, PO Box 218 (72) Inventor, Tamer Alan Scholz, United States 13760, West Endicott, NY, West Main Street 504-27 (72) Inventor Wayne Russell Stall, Jr. Randolph Road Earl Dee, Number 54, No. 54, Great Bend, PA 18821, USA

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】(a)個々のICチップが入出力接点第1
面及び熱接点第2面を有している複数個のICチップ
と、 (b)プリント回路板と、 (c)プリント回路板から外方へ延び、かつその上に第
1及び第2入出力パッドを有しており、ICチップが第
1入出力パッドに取り付けられ、第2入出力パッドがプ
リント回路板上の接点パッドのアレイと整合し、これに
接着されている回路化された可撓性テープと、 (d)プリント回路板から外方へ延びているヒートシン
ク手段であって、ICチップがその入出力接点第1面に
よって回路化された可撓性テープに接着され、かつその
ICチップ熱接点第2面によってヒート・シンク手段に
接着される、ヒート・シンク手段とからなる、高密度超
小形電子回路パッケージ。
1. (a) Each IC chip is a first input / output contact.
A plurality of IC chips having a surface and a second surface of a thermal contact, (b) a printed circuit board, (c) extending outward from the printed circuit board, and having first and second input / output thereon. A circuitized flexure having pads, the IC chip attached to the first I / O pads, and the second I / O pads aligned with and bonded to the array of contact pads on the printed circuit board. Tape and (d) heat sink means extending outwardly from the printed circuit board, the IC chip being adhered to a flexible tape circuitized by the first surface of the input / output contact, and the IC chip A high density microelectronic circuit package comprising a heat sink means adhered to the heat sink means by a second surface of the heat contact.
【請求項2】(a)ICチップがその伝熱第2面上のヒ
ート・シンク手段に接着され、少なくとも1個のICチ
ップがヒート・シンク手段の一方面に接着され、少なく
とも1個の他のICチップがヒート・シンク手段の他方
面に接着されており、前記ICチップが背中合わせの構
成となっており、 (b)前記ICチップ及びプリント回路板がヒート・シ
ンク手段及びICチップを包囲する単一の回路化された
可撓性テープを介して互いに電気的に接着されている、
請求項1記載の高密度超小形電子回路パッケージ。
2. (a) An IC chip is adhered to a heat sink means on the heat transfer second surface, and at least one IC chip is adhered to one surface of the heat sink means, and at least one other Is bonded to the other surface of the heat sink means, the IC chip has a back-to-back configuration, and (b) the IC chip and the printed circuit board surround the heat sink means and the IC chip. Electrically bonded together via a single circuitized flexible tape,
The high-density microminiature electronic circuit package according to claim 1.
【請求項3】(a)ICチップがその伝熱第2面上のヒ
ート・シンク手段に接着され、少なくとも1個のICチ
ップがヒート・シンク手段の一方面に接着され、少なく
とも1個の他のICチップがヒート・シンク手段の他方
面に接着されており、前記ICチップが背中合わせの構
成となっており、 (b)前記ICチップ及びプリント回路板が一対の回路
化された可撓性テープを介して互いに電気的に接着され
ており、該テープの一方がヒート・シンク手段の一方面
に接着されており、該テープの他方がヒート・シンク手
段の他方面に接着されている、請求項2記載の高密度超
小形電子回路パッケージ。
3. (a) An IC chip is adhered to a heat sink means on the heat transfer second surface, and at least one IC chip is adhered to one surface of the heat sink means, and at least one other. The IC chip is adhered to the other surface of the heat sink means, the IC chip has a back-to-back structure, and (b) the IC chip and the printed circuit board are a pair of circuitized flexible tapes. Electrically bonded to each other via a tape, one of the tapes being bonded to one surface of the heat sink means and the other of the tapes being bonded to the other surface of the heat sink means. The high-density ultra-small electronic circuit package described in 2.
【請求項4】さらに、 (a)ICチップの入出力接点第1面の入出力端子アレ
イを受け入れることができ、かつこれに接着されてい
る、回路化された可撓性テープ一方面上の第1入出力接
点パッド・アレイと、 (b)バイアによって第1入出力接点パッド・アレイに
接続され、プリント回路板上の入出力パッドのアレイを
受け入れることができ、かつこれに接着されている、回
路化された可撓性テープの他方面上の第2入出力接点パ
ッド・アレイとを含んでいる、請求項1記載の高密度超
小形電子回路パッケージ。
4. A circuitized flexible tape on one side capable of receiving (a) an input / output terminal array on a first side of an input / output contact of an IC chip and being adhered thereto. A first array of input / output contact pads, and (b) connected to the first array of input / output contact pads by vias, capable of receiving and bonded to an array of input / output pads on a printed circuit board. The high density microelectronic circuit package of claim 1, including a second array of input / output contact pads on the other side of the circuitized flexible tape.
【請求項5】パッケージがプリント回路板から外方へ延
びており、かつ (a)回路化された可撓性テープ上の第2入出力パッド
・アレイ、ならびにプリント回路板上の入出力パッドを
介して、プリント回路板に電気的に接続されており、 (b)ヒート・シンク手段に接着されたICチップの伝
熱面を介して、プリント回路板に熱的に接続されてい
る、請求項1記載の高密度超小形電子回路パッケージ。
5. A package extending outwardly from a printed circuit board, and (a) a second array of input / output pads on a circuitized flexible tape, and an input / output pad on the printed circuit board. Electrically connected to the printed circuit board via the (b) heat transfer surface of the IC chip adhered to the heat sink means, and thermally connected to the printed circuit board. 1. The high-density microminiature electronic circuit package described in 1.
【請求項6】回路化された可撓性テープ上の前記入出力
パッドがテープ自動ボンディングされている、請求項1
記載の超小形電子回路パッケージ。
6. The automatic input / output tape bonding of said input / output pad on a circuitized flexible tape.
The described microminiature electronic circuit package.
【請求項7】前記集積回路チップの少なくとも1個と前
記ヒート・シンク手段の間の熱接着剤を含んでいる、請
求項1記載の超小形電子回路パッケージ。
7. The microelectronic circuit package of claim 1, including a thermal adhesive between at least one of said integrated circuit chips and said heat sink means.
【請求項8】前記熱接着剤がはんだからなっている、請
求項7記載の超小形電子回路パッケージ。
8. The microminiature electronic circuit package of claim 7, wherein the thermal adhesive comprises solder.
【請求項9】前記熱接着剤が熱グリースからなってい
る、請求項7記載の超小形電子回路パッケージ。
9. The microminiature electronic circuit package of claim 7, wherein the thermal adhesive comprises thermal grease.
【請求項10】回路化された可撓性テープがヒート・シ
ンク手段の下を延びており、ヒート・シンク手段が回路
化された可撓性テープを介してプリント回路板に接着さ
れている、請求項1記載の高密度超小形電子回路パッケ
ージ。
10. A circuitized flexible tape extends underneath the heat sink means, the heat sink means being bonded to the printed circuit board via the circuitized flexible tape. The high-density microminiature electronic circuit package according to claim 1.
【請求項11】(a)複数個のICメモリ・チップと、 (b)プリント回路板と、 (c)回路化された可撓性テープとからなる、 高密度超小形電子回路パッケージにおいて、 (d)回路化された可撓性テープがプリント回路板から
外方へ延びており、かつその上の入出力パッドに複数個
のICチップが取り付けられており、該入出力パッドが
少なくとも第1及び第2のグループに配置されており、 (1)入出力パッドの第1グループが、第1コネクタの
共通バスに接続されており、該共通バスが可撓性テープ
の縁部の入出力接点パッド・アレイで終端しており、 (2)入出力パッドの第2グループが、入出力チップか
ら入出力パッド・アレイに向かって外方へ延びている第
2導線のグループに接続されており、 (e)回路化された可撓性テープの入出力パッド・アレ
イがプリント回路板上の接点パッドのアレイと整合し、
かつこれに接着されている、高密度超小形電子回路パッ
ケージ。
11. A high density microminiature electronic circuit package comprising: (a) a plurality of IC memory chips; (b) a printed circuit board; and (c) a circuitized flexible tape. d) A circuitized flexible tape extends outward from the printed circuit board, and a plurality of IC chips are attached to the input / output pads on the printed circuit board. Are arranged in a second group, and (1) a first group of input / output pads is connected to a common bus of a first connector, the common bus being an input / output contact pad at an edge of a flexible tape. And (2) a second group of I / O pads is connected to a second group of conductors extending outwardly from the I / O chip towards the I / O pad array, e) circuitized flexibility The input / output pad array on the tape aligns with the array of contact pads on the printed circuit board,
And a high-density micro-miniature electronic circuit package adhered to it.
【請求項12】さらに、 (a)プリント回路板から外方へ延びているヒート・シ
ンク手段と、 (b)各々が入出力接点第1面及び熱接点第2面を有し
ており、入出力接点第1面によって回路化された可撓性
テープに接着され、かつICチップ熱接点第2面によっ
てヒート・シンク手段に接着されているICチップとを
含んでいる、請求項11記載の高密度超小形電子回路パ
ッケージ。
12. A heat sink means extending outwardly from a printed circuit board, and (b) each having an input / output contact first surface and a heat contact second surface. 12. The IC chip of claim 11, including an IC chip adhered to the flexible tape circuitized by the output contact first surface and bonded to the heat sink means by the IC chip thermal contact second surface. Ultra-small density electronic circuit package.
【請求項13】さらに、 (a)ICチップの入出力接点第1面の入出力端子アレ
イを受け入れることができ、かつこれに接着されてい
る、回路化された可撓性テープの第1入出力接点パッド
・アレイの一方面上の第1入出力接点パッド・アレイ
と、 (b)第1入出力接点パッド・アレイにバイアによって
接続され、プリント回路板上の入出力パッドのアレイを
受け入れることができ、かつこれに接続されている、回
路化された可撓性テープの他方面上の第2入出力接点パ
ッド・アレイとを含んでいる、請求項12記載の高密度
超小形電子回路パッケージ。
13. A first insert of a circuitized flexible tape which is capable of receiving (a) an input / output terminal array on a first surface of an input / output contact of an IC chip and adhered thereto. A first I / O contact pad array on one side of the output contact pad array, and (b) receiving an array of I / O pads on the printed circuit board connected by vias to the first I / O contact pad array. And a second I / O contact pad array on the other side of the circuitized flexible tape that is capable of being connected to the high density microminiature electronic circuit package. .
【請求項14】パッケージがプリント回路板から外方へ
延びており、 (a)回路化された可撓性テープ上の第2入出力パッド
・アレイ及びプリント回路板上の入出力パッドを介して
プリント回路板に電気的に接続されており、 (b)ヒート・シンク手段に接着されたICチップの伝
熱面を介してプリント回路板に熱的に接続されている、
請求項13記載の高密度超小形電子回路パッケージ。
14. A package extends outwardly from a printed circuit board via: (a) a second array of input / output pads on a circuitized flexible tape and an input / output pad on the printed circuit board. Electrically connected to the printed circuit board, and (b) thermally connected to the printed circuit board via the heat transfer surface of the IC chip adhered to the heat sink means,
The high-density microminiature electronic circuit package according to claim 13.
【請求項15】(a)各ICチップが熱第2面上でヒー
ト・シンク手段に接着されており、少なくとも1個のI
Cチップがヒート・シンク手段の一方面に接着され、少
なくとも1個のICチップがヒート・シンク手段の他方
面に接着されており、該ICチップが背中合わせの構成
となっており、 (b)前記ICチップ及びプリント回路板がヒート・シ
ンク手段及びICチップを包囲している単一の回路化さ
れた可撓性テープを介して互いに電気的に接続されてい
る、請求項14記載の高密度超小形電子回路パッケー
ジ。
15. (a) Each IC chip is adhered to the heat sink means on the heat second surface, and at least one IC chip is provided.
The C chip is adhered to one surface of the heat sink means, and at least one IC chip is adhered to the other surface of the heat sink means, and the IC chips have a back-to-back structure. 15. The high density super according to claim 14, wherein the IC chip and the printed circuit board are electrically connected to each other via a single circuitized flexible tape surrounding the heat sink means and the IC chip. Small electronic circuit package.
【請求項16】(a)各ICチップが熱第2面上でヒー
ト・シンク手段に接着されており、少なくとも1個のI
Cチップがヒート・シンク手段の一方面に接着され、少
なくとも1個のICチップがヒート・シンク手段の他方
面に接着されており、該ICチップが背中合わせの構成
となっており、 (b)前記ICチップが一対の回路化された可撓性テー
プを介して互いに電気的に接着されており、該テープの
一方がヒート・シンク手段の一方面に接着されており、
該テープの他方がヒート・シンク手段の他方面に接着さ
れている、請求項14記載の高密度超小形電子回路パッ
ケージ。
16. (a) Each IC chip is adhered to a heat sink means on a heat second surface, and at least one I
The C chip is adhered to one surface of the heat sink means, and at least one IC chip is adhered to the other surface of the heat sink means, and the IC chips have a back-to-back structure. IC chips are electrically bonded to each other via a pair of circuitized flexible tapes, one of the tapes being bonded to one surface of the heat sink means,
15. The high density microelectronic circuit package of claim 14, wherein the other side of the tape is adhered to the other side of the heat sink means.
【請求項17】前記の回路化された可撓性テープの接点
パッド・アレイがテープ自動ボンディングされている、
請求項11記載の高密度超小形電子回路パッケージ。
17. The circuitized flexible tape contact pad array is tape self-bonded.
The high-density microminiature electronic circuit package according to claim 11.
【請求項18】前記集積回路チップの少なくとも1個と
前記ヒート・シンク手段の間の熱接着剤を含んでいる、
請求項12記載の超小形電子回路パッケージ。
18. A thermal adhesive between at least one of said integrated circuit chips and said heat sink means.
The microminiature electronic circuit package according to claim 12.
【請求項19】前記熱接着剤がはんだからなっている、
請求項18記載の超小形電子回路パッケージ。
19. The thermal adhesive comprises solder.
The microminiature electronic circuit package according to claim 18.
【請求項20】前記熱接着剤が熱グリースからなってい
る、請求項18記載の超小形電子回路パッケージ。
20. The microminiature electronic circuit package of claim 18, wherein the thermal adhesive comprises thermal grease.
【請求項21】回路化された可撓性テープがヒート・シ
ンク手段の下を延びており、ヒート・シンク手段が回路
化された可撓性テープを介してプリント回路板に接着さ
れている、請求項11記載の高密度超小形電子回路パッ
ケージ。
21. A circuitized flexible tape extends underneath the heat sink means, the heat sink means being bonded to the printed circuit board via the circuitized flexible tape. The high-density microminiature electronic circuit package according to claim 11.
JP3214222A 1990-09-24 1991-08-01 High memory density package Expired - Lifetime JPH0652769B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58781790A 1990-09-24 1990-09-24
US587817 1996-01-05

Publications (2)

Publication Number Publication Date
JPH04234157A JPH04234157A (en) 1992-08-21
JPH0652769B2 true JPH0652769B2 (en) 1994-07-06

Family

ID=24351329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3214222A Expired - Lifetime JPH0652769B2 (en) 1990-09-24 1991-08-01 High memory density package

Country Status (2)

Country Link
JP (1) JPH0652769B2 (en)
CA (1) CA2045227A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103401A1 (en) 2002-06-01 2003-12-18 Rheon Automatic Machinery Co., Ltd. An apparatus and method for beating and rolling a food dough belt
DE10290837B4 (en) * 2001-02-15 2011-03-03 Rheon Automatic Machinery Co., Ltd. Device for rolling out food dough

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10290837B4 (en) * 2001-02-15 2011-03-03 Rheon Automatic Machinery Co., Ltd. Device for rolling out food dough
WO2003103401A1 (en) 2002-06-01 2003-12-18 Rheon Automatic Machinery Co., Ltd. An apparatus and method for beating and rolling a food dough belt

Also Published As

Publication number Publication date
JPH04234157A (en) 1992-08-21
CA2045227A1 (en) 1992-03-10

Similar Documents

Publication Publication Date Title
US5191404A (en) High density memory array packaging
US5252857A (en) Stacked DCA memory chips
US5943213A (en) Three-dimensional electronic module
US5229916A (en) Chip edge interconnect overlay element
US5222014A (en) Three-dimensional multi-chip pad array carrier
JP3560488B2 (en) Chip scale package for multichip
JP3110922B2 (en) Multi-chip module
US5391917A (en) Multiprocessor module packaging
US6707684B1 (en) Method and apparatus for direct connection between two integrated circuits via a connector
EP0555659A2 (en) Multi-chip Module
US7176566B2 (en) Semiconductor package assembly and method for electrically isolating modules
EP0315792B1 (en) Interconnection system for integrated circuit chips
Ginsberg Surface Mount and Related Technologies
JPH0652769B2 (en) High memory density package
JPH04290258A (en) Multichip module
EP0434543A2 (en) High-density memory array packaging
KR100276858B1 (en) Electronic package with enhanced pad design
Ciccio et al. Ultra-high density VLSI modules
Stafford Chip Carriers-Their Application and Future Direction
TW558807B (en) Low profile, high density memory system
Chen et al. An overview of electrical and mechanical aspects of electronic packaging
KR20000052093A (en) Multi-chip chip scale package
KR20000052094A (en) Multi-chip chip scale package