JPH04234157A - High-density memory package - Google Patents

High-density memory package

Info

Publication number
JPH04234157A
JPH04234157A JP3214222A JP21422291A JPH04234157A JP H04234157 A JPH04234157 A JP H04234157A JP 3214222 A JP3214222 A JP 3214222A JP 21422291 A JP21422291 A JP 21422291A JP H04234157 A JPH04234157 A JP H04234157A
Authority
JP
Japan
Prior art keywords
heat sink
chip
input
sink means
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3214222A
Other languages
Japanese (ja)
Other versions
JPH0652769B2 (en
Inventor
Morris Anschel
モリス・アンシェル
Jose A Barbosa
ホセ・アグスチン・バーボサ
Eric P Dibble
エリック・ポール・ディッブル
Joseph Funari
ジョセフ・フナリ
John S Kresge
ジョン・スティーブン・クレスゲ
Charles R Lamb
チャールズ・ロバート・ラム
Richard G Murphy
リチャード・ジェラルド・マーフィー
Scott D Reynolds
スコット・デビッド・レノルズ
Bahgat G Sammakia
バーガット・ガーレブ・サマキア
Tamar A Sholtes
ターマー・アラン・ショルツ
Wayne R Storr Jr
ウェイン・ラッセル・ストール・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04234157A publication Critical patent/JPH04234157A/en
Publication of JPH0652769B2 publication Critical patent/JPH0652769B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: To provide an ultra-compact electronic package that is suited for a high memory capacity and a high memory density, and to use a double-sided surface-mount technology assembly additionally. CONSTITUTION: A package 1 contains a plurality of IC memory chips 11 that are adhered to a circuited flexible tape substrate 21, and the circuited flexible tape substrate 21 is adhered to a printed circuit board 31 later. The circuited flexible tape substrate 21 is extended outward from the printed circuit board 31 and has a plurality of IC memory chips 11 mounted to an I/O pad on it. Each IC memory chip 11 is in contact with a heat sink means 41 on a surface that is opposite to the flexible tape substrate 21. The flexible tape substrate 21 and the heat sink means 41 are joined to the printed circuit board 31.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は超小形電子回路パッケー
ジに関し、詳細にいえば、マルチチップ・メモリ・パッ
ケージに関する。回路パッケージは入出力回路の効率的
な利用、高メモリ密度、及び効率的な熱管理を特徴とす
る。
TECHNICAL FIELD This invention relates to microelectronic circuit packages and, more particularly, to multichip memory packages. The circuit package features efficient utilization of input/output circuitry, high memory density, and efficient thermal management.

【0002】0002

【従来の技術】電子パッケージの一般的な構造及び製造
工程は、たとえば、ドナルド・P・セラフィン(Don
ald P. Seraphim)、ロナルド・ラスキ
ィ(Ronald Lasky)、及びチェヨー・リー
(Che−Yo Li)の「電子パッケージの原理(P
rinciples ofElectronic Pa
ckaging)」、マグロウヒル・ブック・カンパニ
ー(McGraw−Hill BookCompany
)、ニューヨーク州ニューヨーク(1988年)、なら
びにラオ・R・ツマーラ(Rao R. Tummal
a)及びユージン・J・リマセウスキー(Eugene
J. Rymaszewski)の「超小形電子パッケ
ージング・ハンドブック(Microelectron
ic Packaging Handbook)」ヴァ
ン・ノストランド・レインホールド(Van Nost
randReinhold)、ニューヨーク州ニューヨ
ーク(1988年)に記載されている。
BACKGROUND OF THE INVENTION The general structure and manufacturing process of electronic packages are described, for example, by Donald P. Serafin.
ald P. Principles of Electronic Packaging (Principles of Electronic Packaging) by Seraphim, Ronald Lasky, and Che-Yo Li.
Rinciples of Electronic Pa
McGraw-Hill Book Company
), New York, NY (1988), and Rao R. Tummal.
a) and Eugene J. Rimacewski
J. Rymaszewski's Microelectronic Packaging Handbook (Microelectron Packaging Handbook)
ic Packaging Handbook)” Van Nostrand Reinhold (Van Nost
Rand Reinhold), New York, NY (1988).

【0003】セラフィン他及びツマーラ他が述べている
ように、電子回路は多数の独立した電子回路構成要素、
たとえば数千さらには数百万の独立した抵抗、コンデン
サ、誘導子、ダイオード及びトランジスタを含んでいる
。これらの独立した回路構成要素は相互接続され、回路
を形成し、個々の回路は相互接続されて、機能装置を形
成する。電力及び信号の分配はこれらの相互接続を介し
て行われる。個々の機能装置には機械的な支持及び構造
的な保護を必要とする。電気回路は機能を果たすための
電気エネルギー、及び機能を維持するための熱エネルギ
ーの除去を必要とする。チップ、モジュール、コネクタ
、ケーブル、回路カード、及び回路板などの超小形電子
パッケージを使用して、回路構成要素及び回路を保護し
、収納し、冷却し、相互接続する。
As stated by Serafin et al. and Tumara et al., electronic circuits consist of a large number of independent electronic circuit components,
For example, it may contain thousands or even millions of individual resistors, capacitors, inductors, diodes, and transistors. These independent circuit components are interconnected to form circuits, and individual circuits are interconnected to form functional devices. Power and signal distribution takes place through these interconnections. Individual functional devices require mechanical support and structural protection. Electrical circuits require electrical energy to perform their function and the removal of thermal energy to maintain their function. Microelectronic packages such as chips, modules, connectors, cables, circuit cards, and circuit boards are used to protect, house, cool, and interconnect circuit components and circuits.

【0004】集積回路内では、回路構成要素間及び回路
間の相互接続、熱放散ならびに機械的保護が、集積回路
チップによって提供される。モジュール内に封入された
このチップを、第1レベルのパッケージと呼ぶ。
Within integrated circuits, interconnections between circuit components and between circuits, heat dissipation, and mechanical protection are provided by integrated circuit chips. This chip encapsulated within the module is called a first level package.

【0005】少なくとももう1レベルのパッケージがあ
る。第2レベルのパッケージは回路カードである。回路
カードは少なくとも4つの機能を果たす。まず、所望の
機能を果たすために必要な総回路数またはビット・カウ
ントが、第1レベルのパッケージすなわちチップのビッ
ト・カウントを超えるため、回路カードが用いられる。 第2に、第2レベルのパッケージすなわち回路カードは
、第1レベルのパッケージすなわちチップまたはモジュ
ールに簡単に集積できない構成要素のための場所を提供
する。これらの構成要素はたとえば、コンデンサ、精密
抵抗、誘導子、電気機械的スイッチ、光カップラなどを
含んでいる。第3に、回路カードは他の回路要素に信号
の相互接続をもたらす。第4に、第2レベルのパッケー
ジは熱管理すなわち熱放散を行う。
There is at least one more level of packaging. The second level package is a circuit card. Circuit cards serve at least four functions. First, circuit cards are used because the total number of circuits or bit counts required to perform the desired function exceed the bit count of the first level package or chip. Second, the second level package or circuit card provides space for components that cannot be easily integrated into the first level package or chip or module. These components include, for example, capacitors, precision resistors, inductors, electromechanical switches, optical couplers, and the like. Third, circuit cards provide signal interconnections to other circuit elements. Fourth, the second level package provides thermal management or heat dissipation.

【0006】ほとんどの用途、特に高性能のワークステ
ーション、中規模コンピュータ、及びメイン・フレーム
・コンピュータには、第3レベルのパッケージがある。 これは回路板レベルのパッケージである。回路板は複数
枚のカードを受け入れるためのコネクタ、カード間の通
信をもたらす回路、外部との通信を行う入出力装置を含
んでおり、また複雑な熱管理システムをしばしば含んで
いる。
[0006] For most applications, especially high performance workstations, midsize computers, and main frame computers, there is a third level package. This is a circuit board level package. Circuit boards contain connectors to accept multiple cards, circuitry to provide communication between cards, input/output devices to communicate with the outside world, and often include complex thermal management systems.

【0007】最近の適用業務プログラム、複雑なオペレ
ーティング・システム、及び多重タスク処理によって、
多量のランダム・アクセス・メモリを使用できるように
なった。これはメモリの大きさ及びメモリの密度を絶え
ることなく増加させるものである。メモリ密度の増加は
回路密度、配線密度、及び入出力密度の増加を伴ってお
り、これらはすべて電子パッケージに高い熱負荷を負わ
せる。
With modern application programs, complex operating systems, and multitasking,
Large amounts of random access memory are now available. This continually increases memory size and memory density. Increases in memory density are accompanied by increases in circuit density, wiring density, and input/output density, all of which impose higher thermal loads on electronic packages.

【0008】セラフィン、ラスキィ及びリーの「電子パ
ッケージの原理」(参照することによって本明細書の一
部となされた)の第127ページの「電子パッケージの
熱管理(Thermal Management in
 Electronic Packaging)」にお
いて、F・E・アンドロス(Andros)及びB・G
・サマキア(Sammakia)が述べているところに
よれば、データ処理機器の性能を改善するため、電子パ
ッケージの設計の傾向は、回路チップのサイズをより大
きくし、チップあたりの入出力密度をより高くし、チッ
プあたりの回路密度をより高くし、システムの信頼性を
より高くしようとするものとなっている。チップ・サイ
ズ、入出力密度、回路密度、及び信頼性のこれらの増加
は、特に、電気線長及び2点間の飛翔時間を短縮するこ
とによって性能の改善をもたらしている。同時に、これ
らの改善は電力密度の大幅な増加ももたらしている。た
とえば、参照することによって本明細書の一部となされ
た、ツマーラ及びリマセウスキーの「超小形電子パッケ
ージング・ハンドブック」167ページの「電子パッケ
ージ(Electronic Packages)」に
おいてアントネッティ(Antonetti)、オクタ
イ(Oktay)およびサイモンス(Simons)は
、5ミリメートル×5ミリメートルのチップが1平方メ
ートルあたり400キロワットの熱流束に対して10ワ
ットを散逸することを報告している。
``Thermal Management in Electronic Packages'' on page 127 of ``Principles of Electronic Packages'' by Serafin, Lasky and Lee, incorporated herein by reference.
Electronic Packaging), F.E. Andros and B.G.
Sammakia notes that to improve the performance of data processing equipment, trends in electronic package design include larger circuit chip sizes and higher input/output densities per chip. However, the aim is to increase the circuit density per chip and improve the reliability of the system. These increases in chip size, input/output density, circuit density, and reliability have resulted in performance improvements, particularly by reducing electrical line length and point-to-point flight time. At the same time, these improvements have also resulted in significant increases in power density. For example, Antonetti, Oktay in "Electronic Packages" on page 167 of the Microelectronic Packaging Handbook by Tsumara and Limaszewski, which is hereby incorporated by reference. ) and Simons report that a 5 mm x 5 mm chip dissipates 10 watts for a heat flux of 400 kilowatts per square meter.

【0009】個々のデバイスの電力需要の急激な減少に
もかかわらず、チップ及びパッケージ・レベルの熱負荷
のきわめて急激な増加が生じている。これはデバイスの
密度や集積度がさらに急激だからである。ソリッド・ス
テート・デバイスが初めて発表されたとき、ソリッド・
ステート・デバイスが真空管や鉄心メモリに比較して個
々に必要とする電力が少ないことによって、熱管理の問
題を除去しないまでも、最小限のものとすると考えられ
た。実際はそうはならなかったが、これは集積回路の充
填密度及びこれに付随する電力密度が年がたつにしたが
って急激に増加したからである。たとえば、CMOSデ
バイスのデバイスあたりに電力需要はバイポーラ・デバ
イスよりも少ないが、最新のCMOS集積回路あたりの
CMOSデバイスの数は、旧型のバイポーラ集積回路あ
たりのバイポーラ・デバイスの数の何倍にもなっている
Despite the rapid decrease in the power demands of individual devices, there has been a very rapid increase in chip and package level thermal loads. This is because device density and integration are becoming more rapid. When solid state devices were first introduced, solid
It was believed that the lower individual power requirements of state devices compared to vacuum tube or iron core memory would minimize, if not eliminate, thermal management problems. In reality, this has not been the case, as the packing density of integrated circuits and the associated power density have increased rapidly over the years. For example, CMOS devices have lower power demands per device than bipolar devices, but the number of CMOS devices per modern CMOS integrated circuit is many times the number of bipolar devices per older bipolar integrated circuit. ing.

【0010】なお、パッケージ設計、すなわちカード及
び基板の設計は、より小さな面積における上述した論理
回路及びメモリの絶えることなく増加している密度、な
らびにこれに付随した相互接続の増加に適合する必要性
によって推進されてきた。アンドロス及びサマキアが述
べているように、これらの高密度カード及び基板の電力
密度は高く、したがって、複雑な熱管理を必要とする。
[0010] It should be noted that packaging design, ie, card and substrate design, has to meet the ever-increasing density of the aforementioned logic circuits and memories in smaller areas, and the concomitant increase in interconnections. has been promoted by As Andros and Samakia note, these high density cards and boards have high power densities and therefore require complex thermal management.

【0011】パッケージ・レベルの熱管理が特に重要な
のは、集積回路の不良率が作動温度が10℃上がるごと
に2倍ずつ増加するからである。アンドロス及びサマキ
アが指摘するところによれば、パッケージのすべてのレ
ベルにおける信頼性は、温度に正比例している。たとえ
ば、高い作動温度はクリープ、腐食、相互拡散、及び電
気移動などの故障メカニズムを加速する。同様に、アン
ドロス及びサマキアが指摘するところによれば、系とし
て発生する温度差が電源オン状態及び電源オフ状態の間
を循環し、主として、熱膨張係数の異なる材料で形成さ
れた複合構造における疲労によって、電子部品の信頼性
に顕著な影響を及ぼす。
Package level thermal management is particularly important because the failure rate of integrated circuits increases by a factor of two for every 10° C. increase in operating temperature. Andros and Samakia point out that reliability at all levels of the package is directly proportional to temperature. For example, high operating temperatures accelerate failure mechanisms such as creep, corrosion, interdiffusion, and electromigration. Similarly, Andros and Samakia point out that temperature differences occurring as a system cycle between powered-on and powered-off states and are primarily responsible for fatigue in composite structures made of materials with different coefficients of thermal expansion. This has a significant impact on the reliability of electronic components.

【0012】アントネッティ、オクタイ及びサイモンス
の述べているところによれば、電子パッケージの熱管理
が以下の性能基準のいくつか、またはすべてを満たすこ
とが要件である。
Antonetti, Oktai, and Simons state that it is a requirement for thermal management of electronic packages to meet some or all of the following performance criteria:

【0013】*集積回路デバイスの温度を、「最悪の」
作動条件(すなわち、デバイス及びモジュールの電力及
び熱抵抗、冷媒の流量、環境条件などの最悪な値)にお
いて最大許容限度以下に維持しなければならない。
*Integrated circuit device temperature
Operating conditions (ie, worst-case values of device and module power and thermal resistance, coolant flow rates, environmental conditions, etc.) must be maintained below maximum allowable limits.

【0014】*正規の作動条件において経験する集積回
路デバイスの温度は、信頼性の目標を達成できるもので
なければならない。
*The temperatures experienced by integrated circuit devices under normal operating conditions must be such that reliability goals can be achieved.

【0015】*同一の信号ネットワークに属するデバイ
スの温度の変動を、許容限度内に維持しなければならな
い。
*The temperature fluctuations of devices belonging to the same signal network must be kept within acceptable limits.

【0016】*熱管理手法の信頼性は受け入れられるも
のでなければならない。
*The reliability of the thermal management method must be acceptable.

【0017】*電子雑音の限度を満たさなければならな
い。
*Electronic noise limits must be met.

【0018】あらゆる熱管理設計の目的は、規定の温度
及び熱流束の制約内での熱源、すなわち集積回路メモリ
・チップからヒート・シンク、すなわち外部環境への熱
エネルギーの流れを可能とすることによって、この目的
を達成することである。理想的には、これを伝導と自然
対流または強制対流、あるいはこの両方を組み合わせる
ことによって達成することである。
The objective of any thermal management design is to achieve thermal energy flow by allowing the flow of thermal energy from the heat source, ie, the integrated circuit memory chip, to the heat sink, ie, the external environment, within specified temperature and heat flux constraints. , is to achieve this purpose. Ideally, this would be achieved by a combination of conduction and natural or forced convection, or both.

【0019】メモリ・パッケージの目的は効率のよい熱
管理を、高メモリ容量及びメモリ密度と組み合わせるこ
とである。
The goal of memory packages is to combine efficient thermal management with high memory capacity and memory density.

【0020】[0020]

【発明が解決しようとする課題】本発明の主な目的は、
高メモリ容量及び密度に適合した超小形電子パッケージ
を提供し、かつ付随的に、たとえば両面の面実装テクノ
ロジー(SMT)アセンブリの使用を可能とすることで
ある。
[Problem to be Solved by the Invention] The main purpose of the present invention is to
It is an object of the present invention to provide a microelectronic package that is compatible with high memory capacities and densities, and concomitantly allows the use of, for example, double-sided surface mount technology (SMT) assemblies.

【0021】本発明の他の目的は、高アドレス・バス容
量及び高データ・バス容量を含む高入出力容量を有する
超小形電子パッケージを提供することである。
Another object of the present invention is to provide a microelectronic package with high input/output capacity, including high address bus capacity and high data bus capacity.

【0022】本発明のさらに他の目的は、本発明で意図
するメモリ容量及び入出力容量に適合する熱管理容量を
有する超小形電子パッケージを提供することである。
Yet another object of the present invention is to provide a microelectronic package having thermal management capacity that matches the memory capacity and input/output capacity contemplated by the present invention.

【0023】本発明のさらに他の目的は、個々に接着さ
れ、組み立てられ、テストされたメモリ・チップを有す
るメモリのための、回路化された可撓性のテープ・キャ
リアを提供し、複数チップの手直しを除去することであ
る。
Still another object of the present invention is to provide a circuitized flexible tape carrier for memory having individually bonded, assembled and tested memory chips, The goal is to eliminate the rework.

【0024】本発明のさらに他の目的は、共通制御線及
びデータ線、ならびにディスクリート・デバイスによっ
て占められるパッケージの面積を削減することである。
Yet another object of the invention is to reduce the package area occupied by common control and data lines and discrete devices.

【0025】[0025]

【課題を解決するための手段】高密度超小形電子回路パ
ッケージを開示する。回路パッケージは、回路化された
可撓性のテープに接着され次いでプリント回路板に接着
された複数個のICメモリ・チップを含んでいる。回路
化された可撓性のテープは、プリント回路板から外方へ
延びており、入出力パッドに実装されたメモリ・チップ
などの複数個のICチップを有している。
SUMMARY OF THE INVENTION A high density microelectronic circuit package is disclosed. The circuit package includes a plurality of IC memory chips that are bonded to a circuitized flexible tape and then bonded to a printed circuit board. The circuitized flexible tape extends outwardly from the printed circuit board and has a plurality of IC chips, such as memory chips, mounted on input/output pads.

【0026】回路化された可撓性のテープ上の入出力パ
ッドは、少なくとも第1及び第2のグループに構成され
ている。入出力パッドの第1のグループは第1コネクタ
の共通バスに接続されている。この第1共通バスは可撓
性テープの縁部の入出力接点ピン・アレイで終端してい
る。
The input/output pads on the circuitized flexible tape are arranged into at least first and second groups. A first group of input/output pads is connected to a common bus of the first connector. This first common bus terminates in an array of input and output contact pins on the edges of the flexible tape.

【0027】入出力パッドの第2のグループは第2のコ
ネクタのグループに接続されており、このコネクタのグ
ループは入出力チップから入出力接点ピン・アレイへ向
かって外方へ延びている。回路化された可撓性テープの
入出力接点ピン・アレイは、プリント回路板上の接点パ
ッドのアレイと整合し、これに接着されている。
The second group of I/O pads is connected to a second group of connectors extending outwardly from the I/O chip toward the I/O contact pin array. An array of circuitized flexible tape input/output contact pins is aligned with and adhered to an array of contact pads on a printed circuit board.

【0028】[0028]

【実施例】本明細書記載の高密度超小形電子回路パッケ
ージ1である。回路パッケージ1は、回路化された可撓
性テープ基板21に接着されかつヒート・シンク41に
伝熱ボンドされた複数個のICメモリ・チップ11を含
んでいる。回路化された可撓性テープ21及びヒート・
シンク41は次いで、プリント回路板31に接着される
。回路化された可撓性テープ21及びヒート・シンク4
1はプリント回路板31からほぼ外方へ延びている。 メモリ・チップなどの複数個のICチップ11は、入出
力パッドに取り付けられる。メモリ・チップ11を回路
化された可撓性テープ21上に単一の列に配列してもか
まわないし、あるいは複数の列に配列してもかまわない
(例えば図4及び図5の11a及び11b)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A high density microelectronic circuit package 1 as described herein. Circuit package 1 includes a plurality of IC memory chips 11 adhered to a circuitized flexible tape substrate 21 and thermally bonded to a heat sink 41 . Circuitized flexible tape 21 and heat
Sink 41 is then glued to printed circuit board 31. Circuitized flexible tape 21 and heat sink 4
1 extends generally outwardly from the printed circuit board 31. A plurality of IC chips 11, such as memory chips, are attached to the input/output pads. The memory chips 11 may be arranged in a single row on the circuitized flexible tape 21 or in multiple rows (for example, 11a and 11b in FIGS. 4 and 5). ).

【0029】回路化された可撓性テープ21は第1入出
力接点パッド・アレイを含んでいる。この第1入出力接
点パッド・アレイはICチップ11の入出力接点(第1
)面の入出力端子アレイを受け入れることができ、これ
に接着されている。単一接点アレイについて述べるが、
データ3i/3o、アドレス入出力、及び制御に関する
複数接点パッド・アレイであってもよい。回路化された
可撓性テープ21は第2入出力接点パッド・アレイも含
んでいる。第2入出力接点パッド・アレイは、プリント
回路板31上の入出力パッド34のアレイを受け入れる
ことができ、これに接着されている。
Circuitized flexible tape 21 includes a first input/output contact pad array. This first input/output contact pad array is the input/output contact (first
) can accept and be glued to an input/output terminal array on the surface. Although we are talking about a single contact array,
It may be a multiple contact pad array for data 3i/3o, address input/output, and control. Circuitized flexible tape 21 also includes a second input/output contact pad array. A second input/output contact pad array can receive and be adhered to an array of input/output pads 34 on printed circuit board 31.

【0030】回路化された可撓性テープ21の入出力パ
ッドを複数の配列、たとえば、少なくとも第1グループ
22a及び第2グループ22bに配置することができる
。第1グループの入出力パッド22aは第1導線の共通
バス23aに接続されている。この第1共通バス23a
は可撓性テープ21の縁部の入出力接点パッド・アレイ
24aで終端している。この第1接点パッド・アレイ2
4aは次いで、プリント回路板31上の整合第1接点パ
ッド・アレイ34に接着されている。
The input/output pads of the circuitized flexible tape 21 can be arranged in a plurality of arrays, eg, at least a first group 22a and a second group 22b. The first group of input/output pads 22a are connected to a first conducting common bus 23a. This first common bus 23a
terminates in an array of input/output contact pads 24a at the edges of flexible tape 21. This first contact pad array 2
4a is then adhered to a matched first contact pad array 34 on printed circuit board 31.

【0031】第2グループの入出力パッド22bは第2
導線の共通バス23bに接続されており、第2導線はI
Cチップから回路化された可撓性テープ21の縁部上の
第2入出力接点パッド・アレイ24bへ向かって外方へ
延びている。回路化された可撓性テープ21の第2入出
力接点パッド・アレイ24bは、プリント回路板31上
の接点パッド34の第2のアレイと整合し、これに接着
されている。接点パッド・アレイ24a及び24bは回
路化された可撓性テープ21の直角のエッジにあっても
よい。
The second group of input/output pads 22b are
The second conductor is connected to the common bus 23b of the conductor.
Extending outwardly from the C-chip to a second input/output contact pad array 24b on the edge of the circuitized flexible tape 21. A second input/output contact pad array 24b of circuitized flexible tape 21 is aligned with and adhered to a second array of contact pads 34 on printed circuit board 31. Contact pad arrays 24a and 24b may be at right angle edges of circuitized flexible tape 21.

【0032】図4に示す他の実施例によれば、より高い
入出力密度がもたらされる。この実施例において、回路
化された可撓性テープ21はその一方表面上に第1入出
力接点パッド・アレイ22a(図示せず)を含んでいる
。この第1入出力接点パッド・アレイ22aはICチッ
プ11の入出力接点(第1)面15の入出力端子アレイ
を受け入れることができ、かつこれに接着されている。 回路化された可撓性テープ21はその裏側に第2の入出
力接点パッド・アレイを含んでいてもよい。この第2入
出力接点パッド・アレイはバイアによって、第1入出力
接点パッド・アレイ22aに接続される。第2入出力接
点・パッド・アレイはプリント回路板31上の入出力パ
ッドのアレイを受け入れることができ、かつこれに接続
される。このようにして、データ線及びアドレス線に対
して別個のバスが設けられる。
Another embodiment shown in FIG. 4 provides higher input/output density. In this embodiment, circuitized flexible tape 21 includes a first input/output contact pad array 22a (not shown) on one surface thereof. This first input/output contact pad array 22a is capable of receiving and is adhered to the input/output terminal array of the input/output contact (first) side 15 of the IC chip 11. Circuitized flexible tape 21 may include a second input/output contact pad array on its back side. This second input/output contact pad array is connected to the first input/output contact pad array 22a by vias. A second input/output contact pad array can receive and be connected to an array of input/output pads on printed circuit board 31. In this way, separate buses are provided for data lines and address lines.

【0033】熱管理がヒート・シンク構造体41によっ
て行われるが、このヒート・シンク構造体は回路化され
た可撓性テープ21とは機械的構造的に分離されている
が、個々のICチップ11には伝熱ボンドされている。 詳細にいうと、ヒート・シンク手段41はプリント回路
板31からほぼ垂直に外方へ延びており、ICチップ1
1の各々は入出力接点第1面15及び熱接点第2面17
を有している。ICチップ11は入出力接点(第1)面
15を介して回路化された可撓性テープ21に接着され
、またICチップ熱接点(第2)面17を介してヒート
・シンク手段41に接着されている。
Thermal management is provided by a heat sink structure 41, which is mechanically and structurally separate from the circuitized flexible tape 21, but which is isolated from the individual IC chips. 11 is heat transfer bonded. Specifically, the heat sink means 41 extends generally perpendicularly outwardly from the printed circuit board 31 and extends outwardly from the printed circuit board 31 so that the IC chip 1
1 each have an input/output contact first surface 15 and a thermal contact second surface 17.
have. The IC chip 11 is adhered to the circuitized flexible tape 21 via the input/output contact (first) side 15 and to the heat sink means 41 via the IC chip thermal contact (second) side 17. has been done.

【0034】この構造は図1、図4及び図5に総括的に
示されている。上述したように、本発明の超小形電子パ
ッケージ1は、プリント回路板31からほぼ垂直に外方
へ延びており、可撓性テープ21上の入出力パッド・ア
レイ24及びプリント回路板31上の入出力パッド・ア
レイ34を介して、プリント回路板31に電気的に接続
されている。本発明の重要な態様はヒート・シンク41
に対するICチップ11の結合である。超小形電子パッ
ケージ1はICチップ11の伝熱(第2)面17を介し
て、プリント回路板31に伝熱的に接続されている。こ
れらのICチップ伝熱面17はヒート・シンク手段に結
合されて、これらの間の伝熱を可能とする。
This structure is generally shown in FIGS. 1, 4 and 5. As mentioned above, the microelectronic package 1 of the present invention extends generally perpendicularly outward from the printed circuit board 31 and includes an input/output pad array 24 on the flexible tape 21 and an input/output pad array 24 on the printed circuit board 31. It is electrically connected to printed circuit board 31 via an input/output pad array 34 . An important aspect of the invention is the heat sink 41
This is the connection of the IC chip 11 to the IC chip 11. Microelectronic package 1 is thermally connected to printed circuit board 31 via heat transfer (second) surface 17 of IC chip 11 . These IC chip heat transfer surfaces 17 are coupled to heat sink means to enable heat transfer therebetween.

【0035】各種の方法を使用して、個々のICチップ
11をヒート・シンク41に接続することができる。こ
れらにははんだ付け、熱グリース、熱ペーストなどがあ
るが、これらは例示説明だけのものであって、限定する
ものではない。熱グリース及びペーストには、(1)伝
熱剤の液体ポリマ・シキソトロピー懸濁液、及び(2)
小量のシキソトロピー固形物(発散シリカ、粘土、及び
石鹸など)と混合したシリコン・オイル(たとえば、ジ
フェニレン・シロキサンまたはジメチレン・シロキサン
)ないし炭化水素オイルなどのオイルが含まれる。熱グ
リース及びペーストは可撓性の熱導体として働き、熱膨
張及び熱収縮の極限において熱伝導経路が維持されるよ
うにする。
Individual IC chips 11 can be connected to heat sink 41 using a variety of methods. These include soldering, thermal grease, thermal paste, etc., but these are illustrative only and not limiting. Thermal greases and pastes include (1) a liquid polymer thixotropic suspension of a heat transfer agent; and (2)
Oils such as silicone oils (eg, diphenylene siloxane or dimethylene siloxane) or hydrocarbon oils are included mixed with small amounts of thixotropic solids (such as fugitive silica, clays, and soaps). Thermal greases and pastes act as flexible thermal conductors, ensuring that thermal conduction paths are maintained at the extremes of thermal expansion and contraction.

【0036】ICチップ11及び回路化された可撓性テ
ープ21は、図1及び図2に示すように、ヒート・シン
ク手段41の単一の側面ないし表面に沿って延びていて
もよいし、図4及び図5に示すように、ヒート・シンク
手段41の両面に沿って延びていてもよい。それ故、図
4及び図5に示す実施例において、ICチップの各々は
ICチップ11の伝熱(第2)面17を介してヒート・
シンク手段41に接着されている。少なくとも1個のI
Cチップ11がヒート・シンク手段41の一方表面に接
着されており、少なくとも1個の他のICチップ11が
ヒート・シンク手段41の反対面に接着されている。こ
の構成において、ICチップ11は背中合わせの構成と
なっている。
The IC chip 11 and circuitized flexible tape 21 may extend along a single side or surface of the heat sink means 41, as shown in FIGS. As shown in FIGS. 4 and 5, it may extend along both sides of the heat sink means 41. Therefore, in the embodiment shown in FIGS. 4 and 5, each of the IC chips receives heat via the heat transfer (second) surface 17 of the IC chip 11.
It is glued to the sink means 41. at least one I
A C chip 11 is glued to one surface of the heat sink means 41 and at least one other IC chip 11 is glued to the opposite surface of the heat sink means 41. In this configuration, the IC chips 11 are placed back to back.

【0037】ICチップ11が図4及び図5に示すよう
に、背中合わせの構成でヒート・シンク手段41と接着
している場合、これらを図4に示すように単一の回路化
された可撓性テープ21に取り付けることも、あるいは
図5に示すように複数の回路化された可撓性テープ21
(21a、21b)に取り付けることもできる。
When the IC chips 11 are bonded to the heat sink means 41 in a back-to-back configuration as shown in FIGS. 4 and 5, they can be combined into a single circuitized flexible It can also be attached to a flexible tape 21 or a plurality of circuitized flexible tapes 21 as shown in FIG.
(21a, 21b) can also be attached.

【0038】図4は個々のICチップ11(11a、1
1b)及びプリント回路板31が、単一の回路化された
可撓性テープ21を介して、互いに電気的に接続されて
いる実施例を示している。この単一のテープ21はヒー
ト・シンク手段41及びICチップ11を包囲している
FIG. 4 shows the individual IC chips 11 (11a, 1
1b) and a printed circuit board 31 are electrically connected to each other via a single circuitized flexible tape 21. This single tape 21 surrounds the heat sink means 41 and the IC chip 11.

【0039】図5は個々のICチップ11(11a、1
1b)及びプリント回路板31が、一対の回路化された
可撓性テープ21a、21bを介して、互いに電気的に
接続されている他の実施例を示している。これらの複数
のテープ21a、21bはヒート・シンク手段41の両
面に配列されており、それ故、ヒート・シンク手段41
及びICチップ11(11a、11b)を包囲している
。この実施例において、個々のICチップ11(11a
、11b)及びプリント回路板31は一対の回路化され
た可撓性テープ21a、21bを介して互いに電気的に
接続されている。一方の回路化された可撓性テープ21
aはヒート・シンク手段41の一方面にあるICチップ
11bに接着されており、他方の回路化された可撓性テ
ープ21bはヒート・シンク手段41の反対面にあるI
Cチップ11aに接着されている。
FIG. 5 shows the individual IC chips 11 (11a, 1
1b) and a printed circuit board 31 are shown electrically connected to each other via a pair of circuitized flexible tapes 21a, 21b. These plurality of tapes 21a, 21b are arranged on both sides of the heat sink means 41, and therefore the heat sink means 41
and surrounds the IC chip 11 (11a, 11b). In this embodiment, each IC chip 11 (11a
, 11b) and the printed circuit board 31 are electrically connected to each other via a pair of circuitized flexible tapes 21a, 21b. One circuitized flexible tape 21
a is adhered to the IC chip 11b on one side of the heat sink means 41, and the other circuitized flexible tape 21b is attached to the IC chip 11b on the opposite side of the heat sink means 41.
It is bonded to the C chip 11a.

【0040】本発明のさらに他の実施例を図6に示す。 この実施例において、メモリICチップ11、回路化さ
れた可撓性テープ21、及びヒート・シンク41はモジ
ュール・ユニットであって、回路化された可撓性テープ
21がICチップ11とヒート・シンク手段41に巻き
付けられており、ヒート・シンク手段41の基部を包囲
しているので、ヒート・シンク手段41が回路化された
可撓性テープ21の開口を介してプリント回路板31に
接続される。このモジュール・ユニットは、たとえば、
可撓性テープ21上の接点パッド24及びプリント回路
板31の接点パッド34の気相はんだ付けによって、プ
リント回路板31上にバッチはんだ付けすることができ
る。図6に示した実施例において、ヒート・シンク手段
41にはフィンが付けられている。
Still another embodiment of the present invention is shown in FIG. In this embodiment, the memory IC chip 11, the circuitized flexible tape 21, and the heat sink 41 are a module unit, and the circuitized flexible tape 21 connects the IC chip 11 and the heat sink. The heat sink means 41 is wrapped around the base of the heat sink means 41 so that the heat sink means 41 is connected to the printed circuit board 31 through the opening in the circuitized flexible tape 21. . This module unit is, for example,
Batch soldering onto the printed circuit board 31 can be achieved by vapor phase soldering of the contact pads 24 on the flexible tape 21 and the contact pads 34 on the printed circuit board 31. In the embodiment shown in FIG. 6, the heat sink means 41 is finned.

【0041】各種の実装技法に関して、構造を図示説明
したが、各種の直接チップ接続(DCA)法を使用して
、ICチップ11を回路化された可撓性テープ21に接
着できることを理解されたい。典型的なのは個々のチッ
プ11がテープ(銅やポリイミドなどの)上のパターン
化された金属に、たとえば、熱圧着ボンディングによっ
て結合され、この構造体が次いで可撓性の回路化された
テープ21に、たとえば、外部リード・ボンディングに
よって結合されるテープ自動ボンディング(TAB)で
ある。TABを使用したDCAの利点の1つは、テスト
、カプセル封入、及びバーンインなどの中間処理を、T
ABアセンブリを回路化された可撓性テープ21に接着
する前に行えることである。他のDCA及び薄膜チップ
接続法を、本発明の概念から逸脱することなく、利用す
ることができる。
Although the structure has been illustrated and described with respect to various mounting techniques, it should be understood that various direct chip attach (DCA) methods can be used to adhere IC chip 11 to circuitized flexible tape 21. . Typically, individual chips 11 are bonded to patterned metal on a tape (such as copper or polyimide), for example by thermocompression bonding, and this structure is then bonded to a flexible circuitized tape 21. , for example, tape automated bonding (TAB) bonded by external lead bonding. One of the advantages of DCA using TAB is that intermediate processing such as testing, encapsulation, and burn-in can be
This can be done before adhering the AB assembly to the circuitized flexible tape 21. Other DCA and thin film chip connection methods may be utilized without departing from the inventive concept.

【0042】本発明の装置及び構造は共通制御線及びデ
ータ線、ならびにディスクリート・デバイスが占める面
積が最小限な、高メモリ容量及び密度の超小形電子パッ
ケージをもたらす。付随的に、本発明のパッケージによ
って、両面の面実装テクノロジー(SMT)アセンブリ
が可能となる。開示した超小形電子パッケージは開示し
たメモリ容量及び入出力容量に適合した熱管理容量を備
えた高アドレス・バス容量及び高データ・バス容量を含
む、高入出力容量を有している。本発明をディジタルI
Cチップに関して説明したが、抵抗、コンデンサ、及び
インダクタなどのパッシブ構成部品が超小形電子パッケ
ージ1、ならびにアナログICチップに存在しているこ
とに留意されたい。
The apparatus and structure of the present invention provides a high memory capacity and density microelectronic package with minimal area occupied by common control and data lines and discrete devices. Concomitantly, the package of the present invention allows double-sided surface mount technology (SMT) assembly. The disclosed microelectronic package has high input/output capacity, including high address bus capacity and high data bus capacity with thermal management capacity compatible with the disclosed memory capacity and input/output capacity. Digital I
Although described in terms of C-chips, it is noted that passive components such as resistors, capacitors, and inductors are present in the microelectronic package 1 as well as in analog IC chips.

【0043】本明細書で説明したように、超小形電子回
路パッケージ1はメモリ・チップのための回路化された
可撓性テープ・キャリア21を含んでおり、メモリ・チ
ップ11が個別に接着され、組み立てられ、かつテスト
されており、これによって複数チップの手直しを回避で
きる。
As described herein, microelectronic package 1 includes a circuitized flexible tape carrier 21 for memory chips, to which memory chips 11 are individually adhered. , assembled and tested, which avoids multiple chip rework.

【0044】[0044]

【発明の効果】本発明は高メモリ容量及び密度に適合し
た超小形電子パッケージを提供し、かつ付随的に、たと
えば両面の面実装テクノロジー(SMT)アセンブリの
使用を可能とすることができる。
The present invention provides a microelectronic package that is compatible with high memory capacities and densities, and may concomitantly enable the use of, for example, double-sided surface mount technology (SMT) assemblies.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】外方へ延びている複数個の超小形電子パッケー
ジを有するプリント回路板の等角投影図である。
FIG. 1 is an isometric view of a printed circuit board having a plurality of outwardly extending microelectronic packages.

【図2】データ回路及びアドレス回路という2つの態様
の回路を有する可撓性ストリップ基板を含んでいる本発
明の超小形電子パッケージの図である。
FIG. 2 is a diagram of a microelectronic package of the present invention including a flexible strip substrate with two aspects of circuitry: data circuitry and address circuitry.

【図3】ICチップが可撓性ストリップ基板に実装され
、第1及び第2リード線がこれから延びている、超小形
電子回路パッケージの領域の図である。
FIG. 3 is a diagram of an area of a microelectronic package where an IC chip is mounted on a flexible strip substrate and from which first and second leads extend.

【図4】1枚の可撓性回路化テープがヒート・シンクに
巻き付けられた本発明の1実施例の図である。
FIG. 4 is an illustration of an embodiment of the invention in which a piece of flexible circuitized tape is wrapped around a heat sink.

【図5】ヒート・シンクの各側面に1枚の一対の可撓性
回路化基板を有する、本発明の他の実施例の図である。
FIG. 5 is an illustration of another embodiment of the invention having a pair of flexible circuitized substrates, one on each side of the heat sink.

【図6】メモリICチップ、回路化された可撓性テープ
、及びヒート・シンクがプリント回路板に、たとえば気
相はんだ付けによってバッチはんだ付けできるモジュー
ル・ユニットである、本発明のさらに他の実施例の図で
ある。
FIG. 6 is yet another implementation of the invention in which the memory IC chip, circuitized flexible tape, and heat sink are modular units that can be batch soldered to a printed circuit board, for example by vapor phase soldering. FIG. 2 is an example diagram.

【符号の説明】[Explanation of symbols]

1  高密度超小形電子回路パッケージ11  ICメ
モリ・チップ 21  可撓性テープ基板 22a、22b  第1入出力接点パッド・アレイ24
、24a、24b  第2入出力接点パッド・アレイ3
1  プリント回路板 34  入出力パッド 41  ヒート・シンク
1 High-density microelectronic circuit package 11 IC memory chip 21 Flexible tape substrate 22a, 22b First input/output contact pad array 24
, 24a, 24b Second input/output contact pad array 3
1 Printed circuit board 34 Input/output pad 41 Heat sink

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】(a)個々のICチップが入出力接点第1
面及び熱接点第2面を有している複数個のICチップと
、 (b)プリント回路板と、 (c)プリント回路板から外方へ延び、かつその上に第
1及び第2入出力パッドを有しており、ICチップが第
1入出力パッドに取り付けられ、第2入出力パッドがプ
リント回路板上の接点パッドのアレイと整合し、これに
接着されている回路化された可撓性テープと、(d)プ
リント回路板から外方へ延びているヒートシンク手段で
あって、ICチップがその入出力接点第1面によって回
路化された可撓性テープに接着され、かつそのICチッ
プ熱接点第2面によってヒート・シンク手段に接着され
る、ヒート・シンク手段とからなる、高密度超小形電子
回路パッケージ。
Claim 1: (a) Each IC chip has a first input/output contact.
(b) a printed circuit board; (c) a plurality of IC chips extending outwardly from the printed circuit board and having first and second input/output surfaces thereon; a circuitized flexible circuit having a pad, an IC chip attached to a first input/output pad, and a second input/output pad aligned with and adhered to an array of contact pads on a printed circuit board; (d) heat sink means extending outwardly from the printed circuit board, the IC chip being adhered to the circuitized flexible tape by the input/output contact first side thereof; a high density microelectronic circuit package comprising a heat sink means adhered to the heat sink means by a second side of the thermal contact.
【請求項2】(a)ICチップがその伝熱第2面上のヒ
ート・シンク手段に接着され、少なくとも1個のICチ
ップがヒート・シンク手段の一方面に接着され、少なく
とも1個の他のICチップがヒート・シンク手段の他方
面に接着されており、前記ICチップが背中合わせの構
成となっており、 (b)前記ICチップ及びプリント回路板がヒート・シ
ンク手段及びICチップを包囲する単一の回路化された
可撓性テープを介して互いに電気的に接着されている、
請求項1記載の高密度超小形電子回路パッケージ。
2. (a) an IC chip is bonded to a heat sink means on a second heat transfer surface thereof, at least one IC chip is bonded to one side of the heat sink means and at least one other is bonded to the heat sink means; an IC chip is adhered to the other side of the heat sink means, the IC chips in a back-to-back configuration; (b) the IC chip and the printed circuit board surround the heat sink means and the IC chip; electrically bonded to each other via a single circuitized flexible tape,
The high density microelectronic circuit package of claim 1.
【請求項3】(a)ICチップがその伝熱第2面上のヒ
ート・シンク手段に接着され、少なくとも1個のICチ
ップがヒート・シンク手段の一方面に接着され、少なく
とも1個の他のICチップがヒート・シンク手段の他方
面に接着されており、前記ICチップが背中合わせの構
成となっており、 (b)前記ICチップ及びプリント回路板が一対の回路
化された可撓性テープを介して互いに電気的に接着され
ており、該テープの一方がヒート・シンク手段の一方面
に接着されており、該テープの他方がヒート・シンク手
段の他方面に接着されている、請求項2記載の高密度超
小形電子回路パッケージ。
3. (a) an IC chip is bonded to the heat sink means on a second heat transfer surface thereof, at least one IC chip is bonded to one side of the heat sink means and at least one other is bonded to the heat sink means; an IC chip is adhered to the other side of the heat sink means, the IC chip being in a back-to-back configuration; (b) the IC chip and the printed circuit board are connected to a pair of circuitized flexible tapes; , wherein one of the tapes is adhered to one side of the heat sink means and the other of the tape is adhered to the other side of the heat sink means. 2. The high-density microelectronic circuit package according to 2.
【請求項4】さらに、 (a)ICチップの入出力接点第1面の入出力端子アレ
イを受け入れることができ、かつこれに接着されている
、回路化された可撓性テープ一方面上の第1入出力接点
パッド・アレイと、 (b)バイアによって第1入出力接点パッド・アレイに
接続され、プリント回路板上の入出力パッドのアレイを
受け入れることができ、かつこれに接着されている、回
路化された可撓性テープの他方面上の第2入出力接点パ
ッド・アレイとを含んでいる、請求項1記載の高密度超
小形電子回路パッケージ。
4. Further, (a) a circuitized flexible tape on one side capable of receiving and adhered to the input/output terminal array on the first side of the input/output contacts of the IC chip; a first input/output contact pad array; (b) connected to the first input/output contact pad array by a via and capable of receiving and adhered to an array of input/output pads on a printed circuit board; , and a second input/output contact pad array on the other side of the circuitized flexible tape.
【請求項5】パッケージがプリント回路板から外方へ延
びており、かつ (a)回路化された可撓性テープ上の第2入出力パッド
・アレイ、ならびにプリント回路板上の入出力パッドを
介して、プリント回路板に電気的に接続されており、(
b)ヒート・シンク手段に接着されたICチップの伝熱
面を介して、プリント回路板に熱的に接続されている、
請求項1記載の高密度超小形電子回路パッケージ。
5. The package extends outwardly from the printed circuit board and includes: (a) a second input/output pad array on the circuitized flexible tape and an input/output pad on the printed circuit board; is electrically connected to the printed circuit board through (
b) thermally connected to the printed circuit board via the heat transfer surface of the IC chip adhered to the heat sink means;
The high density microelectronic circuit package of claim 1.
【請求項6】回路化された可撓性テープ上の前記入出力
パッドがテープ自動ボンディングされている、請求項1
記載の超小形電子回路パッケージ。
6. The input/output pad on the circuitized flexible tape is tape-automatically bonded.
Microelectronic circuit package as described.
【請求項7】前記集積回路チップの少なくとも1個と前
記ヒート・シンク手段の間の熱接着剤を含んでいる、請
求項1記載の超小形電子回路パッケージ。
7. The microelectronic circuit package of claim 1 including a thermal adhesive between at least one of said integrated circuit chips and said heat sink means.
【請求項8】前記熱接着剤がはんだからなっている、請
求項7記載の超小形電子回路パッケージ。
8. The microelectronic circuit package of claim 7, wherein said thermal adhesive comprises solder.
【請求項9】前記熱接着剤が熱グリースからなっている
、請求項7記載の超小形電子回路パッケージ。
9. The microelectronic circuit package of claim 7, wherein said thermal adhesive comprises thermal grease.
【請求項10】回路化された可撓性テープがヒート・シ
ンク手段の下を延びており、ヒート・シンク手段が回路
化された可撓性テープを介してプリント回路板に接着さ
れている、請求項1記載の高密度超小形電子回路パッケ
ージ。
10. A circuitized flexible tape extends beneath the heat sink means, the heat sink means being adhered to the printed circuit board via the circuitized flexible tape. The high density microelectronic circuit package of claim 1.
【請求項11】(a)複数個のICメモリ・チップと、
(b)プリント回路板と、 (c)回路化された可撓性テープとからなる、高密度超
小形電子回路パッケージにおいて、(d)回路化された
可撓性テープがプリント回路板から外方へ延びており、
かつその上の入出力パッドに複数個のICチップが取り
付けられており、該入出力パッドが少なくとも第1及び
第2のグループに配置されており、(1)入出力パッド
の第1グループが、第1コネクタの共通バスに接続され
ており、該共通バスが可撓性テープの縁部の入出力接点
パッド・アレイで終端しており、(2)入出力パッドの
第2グループが、入出力チップから入出力パッド・アレ
イに向かって外方へ延びている第2導線のグループに接
続されており、 (e)回路化された可撓性テープの入出力パッド・アレ
イがプリント回路板上の接点パッドのアレイと整合し、
かつこれに接着されている、高密度超小形電子回路パッ
ケージ。
11. (a) a plurality of IC memory chips;
(b) a printed circuit board; (c) a circuitized flexible tape; (d) a circuitized flexible tape extending outwardly from the printed circuit board; It extends to
and a plurality of IC chips are attached to input/output pads thereon, the input/output pads are arranged in at least first and second groups, (1) the first group of input/output pads is (2) a second group of input/output pads are connected to a common bus of the first connector, the common bus terminating in an array of input/output contact pads on the edge of the flexible tape; (e) a circuitized flexible tape I/O pad array connected to a second group of conductors extending outwardly from the chip toward an I/O pad array on a printed circuit board; aligned with the array of contact pads;
and a high-density microelectronic circuit package bonded to it.
【請求項12】さらに、 (a)プリント回路板から外方へ延びているヒート・シ
ンク手段と、 (b)各々が入出力接点第1面及び熱接点第2面を有し
ており、入出力接点第1面によって回路化された可撓性
テープに接着され、かつICチップ熱接点第2面によっ
てヒート・シンク手段に接着されているICチップとを
含んでいる、請求項11記載の高密度超小形電子回路パ
ッケージ。
12. Further comprising: (a) heat sink means extending outwardly from the printed circuit board; (b) each having an input/output contact first side and a thermal contact second side; an IC chip adhered to the circuitized flexible tape by the output contact first side and to the heat sink means by the IC chip thermal contact second side. Density microelectronic circuit package.
【請求項13】さらに、 (a)ICチップの入出力接点第1面の入出力端子アレ
イを受け入れることができ、かつこれに接着されている
、回路化された可撓性テープの第1入出力接点パッド・
アレイの一方面上の第1入出力接点パッド・アレイと、 (b)第1入出力接点パッド・アレイにバイアによって
接続され、プリント回路板上の入出力パッドのアレイを
受け入れることができ、かつこれに接続されている、回
路化された可撓性テープの他方面上の第2入出力接点パ
ッド・アレイとを含んでいる、請求項12記載の高密度
超小形電子回路パッケージ。
13. Further, (a) a first input of a circuitized flexible tape capable of receiving and adhered to an input/output terminal array on a first surface of input/output contacts of the IC chip; Output contact pad/
a first input/output contact pad array on one side of the array; (b) connected to the first input/output contact pad array by a via and capable of receiving an array of input/output pads on a printed circuit board; 13. The high density microelectronic circuit package of claim 12, further comprising a second input/output contact pad array on the other side of the circuitized flexible tape connected thereto.
【請求項14】パッケージがプリント回路板から外方へ
延びており、 (a)回路化された可撓性テープ上の第2入出力パッド
・アレイ及びプリント回路板上の入出力パッドを介して
プリント回路板に電気的に接続されており、(b)ヒー
ト・シンク手段に接着されたICチップの伝熱面を介し
てプリント回路板に熱的に接続されている、請求項13
記載の高密度超小形電子回路パッケージ。
14. A package extending outwardly from the printed circuit board, the package comprising: (a) a second input/output pad array on the circuitized flexible tape and an input/output pad on the printed circuit board; (b) thermally connected to the printed circuit board via a heat transfer surface of the IC chip adhered to the heat sink means;
High-density microelectronic circuit package as described.
【請求項15】(a)各ICチップが熱第2面上でヒー
ト・シンク手段に接着されており、少なくとも1個のI
Cチップがヒート・シンク手段の一方面に接着され、少
なくとも1個のICチップがヒート・シンク手段の他方
面に接着されており、該ICチップが背中合わせの構成
となっており、 (b)前記ICチップ及びプリント回路板がヒート・シ
ンク手段及びICチップを包囲している単一の回路化さ
れた可撓性テープを介して互いに電気的に接続されてい
る、請求項14記載の高密度超小形電子回路パッケージ
15. (a) each IC chip is bonded to a heat sink means on the second thermal side, and includes at least one IC chip;
a C chip is adhered to one side of the heat sink means, and at least one IC chip is adhered to the other side of the heat sink means, the IC chips being in a back-to-back configuration; (b) said 15. The high-density ultra high-density ultrasonic device of claim 14, wherein the IC chip and the printed circuit board are electrically connected to each other via a single circuitized flexible tape surrounding the heat sink means and the IC chip. Small electronic circuit package.
【請求項16】(a)各ICチップが熱第2面上でヒー
ト・シンク手段に接着されており、少なくとも1個のI
Cチップがヒート・シンク手段の一方面に接着され、少
なくとも1個のICチップがヒート・シンク手段の他方
面に接着されており、該ICチップが背中合わせの構成
となっており、 (b)前記ICチップが一対の回路化された可撓性テー
プを介して互いに電気的に接着されており、該テープの
一方がヒート・シンク手段の一方面に接着されており、
該テープの他方がヒート・シンク手段の他方面に接着さ
れている、請求項14記載の高密度超小形電子回路パッ
ケージ。
16. (a) each IC chip is bonded to a heat sink means on the second thermal side, and includes at least one IC chip;
a C chip is adhered to one side of the heat sink means, and at least one IC chip is adhered to the other side of the heat sink means, the IC chips being in a back-to-back configuration; (b) said the IC chips are electrically adhered to each other via a pair of circuitized flexible tapes, one of the tapes being adhered to one side of the heat sink means;
15. The high density microelectronic circuit package of claim 14, wherein the other side of the tape is adhered to the other side of the heat sink means.
【請求項17】前記の回路化された可撓性テープの接点
パッド・アレイがテープ自動ボンディングされている、
請求項11記載の高密度超小形電子回路パッケージ。
17. The circuitized flexible tape contact pad array is tape autobonded;
12. The high density microelectronic circuit package of claim 11.
【請求項18】前記集積回路チップの少なくとも1個と
前記ヒート・シンク手段の間の熱接着剤を含んでいる、
請求項12記載の超小形電子回路パッケージ。
18. A thermal adhesive between at least one of said integrated circuit chips and said heat sink means.
13. The microelectronic circuit package of claim 12.
【請求項19】前記熱接着剤がはんだからなっている、
請求項18記載の超小形電子回路パッケージ。
Claim 19: The thermal adhesive is made of solder.
The microelectronic circuit package of claim 18.
【請求項20】前記熱接着剤が熱グリースからなってい
る、請求項18記載の超小形電子回路パッケージ。
20. The microelectronic circuit package of claim 18, wherein said thermal adhesive comprises thermal grease.
【請求項21】回路化された可撓性テープがヒート・シ
ンク手段の下を延びており、ヒート・シンク手段が回路
化された可撓性テープを介してプリント回路板に接着さ
れている、請求項11記載の高密度超小形電子回路パッ
ケージ。
21. A circuitized flexible tape extends beneath the heat sink means, the heat sink means being adhered to the printed circuit board via the circuitized flexible tape. 12. The high density microelectronic circuit package of claim 11.
JP3214222A 1990-09-24 1991-08-01 High memory density package Expired - Lifetime JPH0652769B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58781790A 1990-09-24 1990-09-24
US587817 1990-09-24

Publications (2)

Publication Number Publication Date
JPH04234157A true JPH04234157A (en) 1992-08-21
JPH0652769B2 JPH0652769B2 (en) 1994-07-06

Family

ID=24351329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3214222A Expired - Lifetime JPH0652769B2 (en) 1990-09-24 1991-08-01 High memory density package

Country Status (2)

Country Link
JP (1) JPH0652769B2 (en)
CA (1) CA2045227A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798987B2 (en) * 2001-02-15 2006-07-19 レオン自動機株式会社 Food dough spreading device
CZ20041206A3 (en) 2002-06-10 2005-03-16 Rheon Automatic Machinery Co., Ltd. Apparatus and method for beating and rolling a food dough belt

Also Published As

Publication number Publication date
JPH0652769B2 (en) 1994-07-06
CA2045227A1 (en) 1992-03-10

Similar Documents

Publication Publication Date Title
US8837161B2 (en) Multi-configuration processor-memory substrate device
US5222014A (en) Three-dimensional multi-chip pad array carrier
US6884653B2 (en) Folded interposer
US5391917A (en) Multiprocessor module packaging
US4730232A (en) High density microelectronic packaging module for high speed chips
JP3110922B2 (en) Multi-chip module
RU2133523C1 (en) Three-dimensional electron module
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
CN103098207A (en) Stacked semiconductor chip device with thermal management
JPH08504060A (en) Module for an IC microprocessor, including an IC memory stack structurally combined with the IC microprocessor
EP0315792B1 (en) Interconnection system for integrated circuit chips
US6657864B1 (en) High density thermal solution for direct attach modules
JPH05275865A (en) High density package
US6862185B2 (en) Systems and methods that use at least one component to remove the heat generated by at least one other component
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
JPH04290258A (en) Multichip module
JPH04234157A (en) High-density memory package
EP0434543A2 (en) High-density memory array packaging
KR100276858B1 (en) Electronic package with enhanced pad design
Ciccio et al. Ultra-high density VLSI modules
Balde New packaging strategy to reduce system costs
Chen et al. An overview of electrical and mechanical aspects of electronic packaging
Stafford Chip Carriers-Their Application and Future Direction
KR20000052093A (en) Multi-chip chip scale package
KR20000052094A (en) Multi-chip chip scale package