JPH0651932U

JPH0651932U - インタフェース回路

Info

Publication number: JPH0651932U
Application number: JP087094U
Authority: JP
Inventors: 義幸加藤; 大輔永井
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 1992-12-18
Filing date: 1992-12-18
Publication date: 1994-07-15
Also published as: US5408678A

Abstract

(57)【要約】【目的】コンピュータと周辺装置とのインタフェース
回路に関し、より高速でデータ転送する。【構成】転送制御手段１３は、周辺装置７から第１の
ディジタルデータＤ₁が出力されるときにはコンピュー
タ９へのメモリバス使用要求信号ＤＲＱの転送を停止
し、インタフェース回路１０からの疑似読出し制御信号
ＦＩＯＲにしたがって第１のディジタルデータが周辺装
置７から出力されて保持手段１１に保持される。また、
周辺装置７から第２のディジタルデータが出力されると
きにはコンピュータ９へＤＲＱが転送され、コンピュー
タ９からの読出し制御信号ＩＯＲにしたがって周辺装置
７から出力されるＮビットの第２のディジタルデータＤ
₂と保持されたＮビットのＤ₁とが２Ｎビット同時にコ
ンピュータ９に転送される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はインタフェース回路に係り、特にＣＤ−ＲＯＭ（Compact Disc−Read 0nly Memory)ドライブ装置とコンピュータとのインタフェース回路に関する。

【０００２】

【従来の技術】

コンピュータと周辺装置との間でデータの入出力を行う場合に、マイクロプロセッサは入出力の開始と終了だけを制御し、ＤＭＡ(Direct Memory Access)コントローラ（以下、コントローラと記す）によりメモリと周辺装置との間のデータ転送を制御して高速のデータ転送を行うＤＭＡ方式が知られている。

【０００３】図４は、インタフェース回路（以下、Ｉ／Ｆカードと記す）を介してＤＭＡ方式でデータ転送を行う従来の一例を示す図である。同図中、１は８ビットのコンピュータ、２はコンピュータ１に着脱自在に接続されたＩ／Ｆカード、３は周辺装置であるＣＤ−ＲＯＭドライブ装置（以下、ドライブ装置と記す）を示す。

【０００４】ドライブ装置３は、伝統的な音楽再生用ＣＤ（コンパクトディスク）プレイヤ装置に誤り訂正機能向上のためのディジタル信号処理回路を付加した周知の構成で、ＣＤ−ＲＯＭディスクに記録されたコンパクトディスクと同一フレーム構成の１６ビットのディジタルデータを再生する。

【０００５】１６ビットのディジタルデータは各８ビットの２シンボルとされ夫々ＥＦＭ変調され、各１４ビットの２シンボルとされてエラー訂正符号等を付加された所定のフレーム構成とされてＣＤ−ＲＯＭディスクに記録されている。ドライブ装置３はＣＤ−ＲＯＭディスクからデータを検出して所定の信号処理を施し、図５に示す如く、８ビット毎にコンピュータ１にデータ転送される。

【０００６】すなわち、ドライブ装置３からＤＲＱ（ＤＭＡ Request) 信号（同図（Ａ))を受けたＩ／Ｆカード２が、この信号をコンピュータ１に出力することによりコンピュータ１内部のコントローラがメモリバス（以下、バスと記す）使用要求をマイクロプロセッサに出すと、マイクロプロセッサはマイクロプロセッサのメモリアクセスが終了し次第、バスの使用許可をコントローラに与える。

【０００７】バスの使用許可がコントローラに与えられるとＩ／Ｆカード２にＤＡＣ（ＤＭＡ Acknowledge)信号（同図（Ｂ))が出力され、Ｉ／Ｆカード２はこの信号をドライブ装置３に出力してバス使用許可を伝える。同様に、データ転送のタイミングを制御する読出し制御信号であるＩＯＲ(I／Ｏ Read)信号（同図（Ｃ))が、Ｉ／Ｆカード２を介してドライブ装置３に出力される。

【０００８】ドライブ装置３へは、ＤＡＣ信号とＩＯＲ信号が来たらＩＯＲ信号にしたがってデータを出力するコマンドＤＡが、コンピュータ１からＩ／Ｆカード２を介して入力されている。これにより、ドライブ装置３の再生データがＩＯＲ信号のローレベル期間に上位８ビット（Ｄ₁）、下位８ビット（Ｄ₂）ずつ交互にＩ／Ｆカード２に出力され（同図（Ｄ))、Ｉ／Ｆカード２はこれを同様に交互にコンピュータ１に転送する。

【０００９】

【考案が解決しようとする課題】

上記した従来のＩ／Ｆカードでは、ドライブ装置より出力された８ビットのデータをＩＯＲ信号にしたがってコンピュータに転送し、コンピュータのメモリにダイレクトメモリアクセスするようコントローラで制御して高速転送を行っていたため、例えば１６ビットのコンピュータとドライブ装置間のデータ転送を行えない問題があった。

【００１０】また、ドライブ装置に限らず種々の周辺装置からのデータ転送をより高速で行ってマイクロプロセッサのバス使用時間を増大させることで、コンピュータの高機能化、高速化を実現することが要望されている。

【００１１】本考案は、上記の問題を解決し、コンピュータの高機能化、高速化を実現することを目的とする。

【００１２】

【課題を解決するための手段】

上記の問題は、図１に示す原理構成図のとおり構成することにより解決される。

【００１３】すなわち、外部からのメモリバス使用要求信号ＤＲＱを受けて、メモリバスを介して外部から内部メモリに書込み可能となると読出し制御信号ＩＯＲを外部へ出力するコンピュータ９と、メモリバス使用要求信号ＤＲＱを出力し、メモリバス使用要求信号ＤＲＱを出力する度に、読出し制御信号ＩＯＲを受けると読出し制御信号ＩＯＲにしたがって夫々Ｎ（Ｎは正の整数）ビットの第１のディジタルデータＤ₁と第２のディジタルデータＤ₂を交互に出力する周辺装置７との間に接続され、メモリバス使用要求信号ＤＲＱを周辺装置７からコンピュータ９に転送すると共に読出し制御信号ＩＯＲをコンピュータ９から周辺装置７に転送し、周辺装置７からの第１のディジタルデータＤ₁と第２のディジタルデータＤ₂をコンピュータ９に転送するインタフェース回路１０において、第１のディジタルデータＤ₁を保持する保持手段１１と、周辺装置７からの第１のディジタルデータＤ₁と第２のディジタルデータＤ₂をメモリバス使用要求信号ＤＲＱに基づいて判別し、判別信号Ｏ／Ｅを発生する判別手段１２と、第１のディジタルデータＤ₁と第２のディジタルデータＤ₂のコンピュータ９への転送タイミングを制御する転送制御手段１３とを具備し、転送制御手段１３により、周辺装置７から第１のディジタルデータＤ₁が出力されるときは、判別信号Ｏ／Ｅに基づいてコンピュータ９へのメモリバス使用要求信号ＤＲＱの転送を停止すると共に疑似読出し制御信号ＦＩＯＲとＦＤＡＣを発生して周辺装置７に転送し、且つ疑似読出し制御信号ＦＩＯＲにしたがって周辺装置７から出力される第１のディジタルデータＤ₁を保持手段１１に保持し、また、周辺装置７から第２のディジタルデータＤ₂が出力されるときは、判別信号Ｏ／Ｅに基づいてコンピュータ９へのメモリバス使用要求信号ＤＲＱの転送停止を解除すると共にコンピュータ９からの読出し制御信号ＩＯＲにしたがって周辺装置７から出力される第２のディジタルデータＤ₂と保持手段１１に保持された第１のディジタルデータＤ₁とを２Ｎビット同時にコンピュータ９に転送するよう制御することにより解決される。

【００１４】

【作用】

上記構成の本考案によれば、判別手段１２により、周辺装置７から出力される夫々Ｎビットの第１のディジタルデータＤ₁と第２のディジタルデータＤ₂がメモリバス使用要求信号ＤＲＱに基づいて判別されて判別信号Ｏ／Ｅが発生されるよう作用する。また、転送制御手段１３により、周辺装置７から第１のディジタルデータＤ₁が出力されるときは、上記判別信号Ｏ／Ｅに基づいてコンピュータ９へのメモリバス使用要求信号ＤＲＱの転送が停止されると共に疑似読出し制御信号ＦＩＯＲとＦＤＡＣが発生されて周辺装置７に転送され、疑似読出し制御信号ＦＩＯＲにしたがって周辺装置７から出力された第１のディジタルデータＤ₁ が保持手段１１に保持されるよう作用する。また、周辺装置７から第２のディジタルデータＤ₂が出力されるときは、判別信号Ｏ／Ｅに基づいてコンピュータ９へのメモリバス使用要求信号ＤＲＱの転送停止が解除されてコンピュータ９へメモリバス使用要求信号ＤＲＱが転送されるよう作用する。コンピュータ９はメモリバスを介して外部から内部メモリに書込み可能となると読出し制御信号ＩＯＲをインタフェース回路１０を介して周辺装置７に出力するが、さらに転送制御手段１３により、読出し制御信号ＩＯＲにしたがって周辺装置７から出力されるＮビットの第２のディジタルデータＤ₂と保持手段１１に保持されたＮビットの第１のディジタルデータＤ₁とが２Ｎビット同時にコンピュータ９に転送されるよう作用する。

【００１５】

【実施例】

図２は本考案になる上記インタフェース回路１０の一実施例のブロック図である。図２において、インタフェース回路であるＩ／Ｆカード２０は、大略、認識部１７と、データ転送部１８と、判別手段である判別信号発生部２２と、転送制御手段である制御部２３とからなり、図示しない１６ビットコンピュータに着脱自在とされ、ドライブ装置（図示せず）と１６ビットコンピュータとの間に電気的に接続される。

【００１６】認識部１７は例えば機械式のスイッチにより構成され、コンピュータからのバス使用許可信号ＤＡＣを制御部２３に出力するか否かがスイッチ切換えにより選択される。Ｉ／Ｆカード２０がコンピュータに装着され、Ｉ／Ｆカード２０にドライブ装置が接続されるとバス使用許可信号ＤＡＣが出力されるようスイッチが切換えられるが、本実施例の以下の説明ではバス使用許可信号ＤＡＣが出力されるものとする。

【００１７】データ転送部１８は、夫々８ビットの下位データバッファ部１９及び上位データバッファ部２４と、８ビットの保持手段である下位データラッチ部２１とからなる。下位データラッチ部２１のラッチタイミングが制御部２３により制御されることにより、後述するとおりドライブ装置から１６ビットコンピュータへのデータの転送が制御される。

【００１８】判別信号発生部２２は、図３に示すとおり、ドライブ装置から出力される８ビットのデータが１６ビットのうちの上位８ビットＤ₂であるか下位８ビットＤ₁ （各々同図（Ｈ))であるかをドライブ装置からのメモリバス使用要求信号ＤＲＱ（同図（Ｂ))に基づいて判別し、メモリバス使用要求信号ＤＲＱの立ち下がり毎に反転する判別信号Ｏ／Ｅ（同図（Ａ))を発生する。

【００１９】制御部２３は、ＤＲＱ転送制御部２５、カウンタリセット部２６、カウンタ２７、疑似信号発生部２８、論理和回路２９、ラッチタイミング部３０により図示のとおり構成され、上記判別信号Ｏ／Ｅに基づいてデータ転送部を以下のとおり制御し、ドライブ装置から１６ビットコンピュータへのデータの転送を制御する。

【００２０】ＤＲＱ転送制御部２５は、判別信号Ｏ／Ｅがローレベルのときはドライブ装置からのメモリバス使用要求信号ＤＲＱをコンピュータに出力しないで、ハイレベルのときはこのＤＲＱをコンピュータに出力するよう制御する。

【００２１】すなわち、図３中時刻ｔ₃までと時刻ｔ₆以降はドライブ装置からのメモリバス使用要求信号ＤＲＱがコンピュータに出力されないようＤＲＱ転送制御部２５により制御され、また時刻ｔ₃乃至ｔ₆においてはＤＲＱはコンピュータに出力されるよう制御され、同図（Ｃ）に示すメモリバス使用要求信号ＤＲＱがＩ／Ｆカード２０からコンピュータに転送される。

【００２２】したがって、コンピュータからは、同図（Ｄ）に示すバス使用許可信号ＤＡＣがＩ／Ｆカード２０の認識部１７に、同図（Ｆ）に示す読出し制御信号ＩＯＲがＩ／Ｆカード２０の論理和回路２９に転送される。

【００２３】ところで、カウンタリセット部２６はドライブ装置からのメモリバス使用要求信号ＤＲＱの立ち上がり（時刻ｔ₁及びｔ₄）でリセット信号を発生しカウンタ２７をリセットする。カウンタ２７は入力データを常にハイレベルとされた８ビットシフトレジスタであり、８ビットの各出力は、図示しないクロックパルスをカウントして一度ハイレベルとされるとリセットされるまでローレベルとならない構成である。

【００２４】疑似信号発生部２８は、〔従来の技術〕において説明したコンピュータからのバス使用許可信号ＤＡＣと読出し制御信号ＩＯＲと夫々略同一タイミングとされる疑似バス使用許可信号ＦＤＡＣ（同図（Ｅ))と疑似読出し制御信号ＦＩＯＲ（同図（Ｇ))を、カウンタ２７の各ビットの出力のタイミングに基づいて図示の如く発生する。

【００２５】論理和回路２９は、コンピュータからの読出し制御信号ＩＯＲと疑似信号発生部２８からの疑似読出し制御信号ＦＩＯＲの論理和をとって出力すると共に、認識部１７からのバス使用許可信号ＤＡＣと疑似信号発生部２８からの疑似バス使用許可信号ＦＤＡＣの論理和をとって出力する。

【００２６】したがって、判別信号Ｏ／Ｅがローレベルのときは、コンピュータにドライブ装置からのメモリバス使用要求信号ＤＲＱを転送し（時刻ｔ₁〜ｔ₃）、あたかもコンピュータがメモリバス使用要求信号ＤＲＱを受けてバス使用許可信号ＤＡＣと読出し制御信号ＩＯＲを出力するようにする。

【００２７】一方、判別信号Ｏ／Ｅがハイレベルのときは、コンピュータが実際にメモリバス使用要求信号ＤＲＱを受けてバス使用許可信号ＤＡＣと読出し制御信号ＩＯＲを出力するようにして、Ｉ／Ｆカード２０の論理和回路２９から論理和信号ＤＡＣ＋ＦＤＡＣ（同図（Ｊ))及びＩＯＲ＋ＦＩＯＲ（同図（Ｋ))が出力される。

【００２８】ラッチタイミング部３０は、前記した判別信号Ｏ／Ｅとカウンタ２７の各ビットの出力のタイミングに基づいて下位データラッチ部２１にラッチ信号を出力する。

【００２９】これにより、同図（Ｇ）の読出し制御信号ＩＯＲにしたがって、時刻ｔ₂から所定時間遅れてドライブ装置から同図（Ｈ）の如く転送される下位８ビットのデータ（第１のディジタルデータ）Ｄ₁が、下位データラッチ部２１によりラッチされて保持される。

【００３０】そして、同様にドライブ装置から同図（Ｈ）の如く時刻ｔ₅から所定時間遅れて転送される上位８ビットのデータ（第２のディジタルデータ）Ｄ₂が上位データバッファ部２４を介してコンピュータに転送されるのとほぼ同時に、保持されていた下位８ビットのデータＤ₁が同図（Ｉ）の如く下位データラッチ部２１から出力されて１６ビットのデータがコンピュータに転送される。

【００３１】なお、下位データバッファ部１９はコンピュータが ENABLE AND IOR のときにドライブ装置からコンピュータへ、 ENABLE AND IOW のときにコンピュータからドライブ装置へ下位８ビットのデータを通過させるもので、本考案とは関係ないので詳しい説明は省略する。

【００３２】以上説明したとおり本考案によれば、ＣＤ−ＲＯＭドライブ装置からコンピュータに１６ビットのデータを転送する際に、ＣＤ−ＲＯＭドライブ装置から８ビットずつ交互に出力されるＣＤ−ＲＯＭディスクの上位及び下位各８ビットのデータのうち、下位８ビットを保持しておいて上位８ビットとともにコンピュータへ１６ビットずつ転送している。よって、１６ビットのコンピュータにもダイレクトメモリアクセスしてデータ転送することができる。

【００３３】また、ＣＤ−ＲＯＭドライブ装置から下位８ビットが出力される際はコンピュータへメモリバス使用要求信号ＤＲＱを転送していないため、この間マイクロプロセッサは他の処理を行うことができ、コンピュータの高機能化、高速化が可能となる。

【００３４】なお、上記実施例では周辺装置としてＣＤ−ＲＯＭドライブ装置を使用した一例について説明したが、例えばＣＤ−Ｉ、ＣＤ−Ｒ等のドライブ装置を使用してもよいし、これらドライブ装置の出力データ及びコンピュータは１６ビットのものに限るものでないことは勿論である。

【００３５】

【考案の効果】

上述の如く本考案によれば、周辺装置から第１のディジタルデータが出力されるときにはコンピュータへのメモリバス使用要求信号の転送が停止され、インタフェース回路からの疑似読出し制御信号にしたがって第１のディジタルデータが周辺装置から出力されて保持手段に保持されるので、この間コンピュータのマイクロプロセッサは他の処理を行うことができ、コンピュータの高機能化、高速化を実現することができる。また、周辺装置から第２のディジタルデータが出力されるときにはコンピュータへメモリバス使用要求信号が転送され、コンピュータからの読出し制御信号にしたがって周辺装置から出力されるＮビットの第２のディジタルデータと保持されたＮビットの第１のディジタルデータとが２Ｎビット同時にコンピュータに転送されるため、Ｎビット毎にコンピュータにダイレクトメモリアクセスする従来のインタフェース回路より高速でデータ転送を行えるとともに、２Ｎビットのコンピュータにもダイレクトメモリアクセスして内部メモリにデータ転送することができる等の特長を有する。

【図面の簡単な説明】

【図１】本考案の原理構成図である。

【図２】本考案の一実施例のブロック図である。

【図３】図２のインタフェース回路を介してデータ転送
を行うタイミングチャートである。

【図４】従来のインタフェース回路を介してデータ転送
を行う一例を示す図である。

【図５】図４のタイミングチャートである。

【符号の説明】

７周辺装置９コンピュータ１０，２０Ｉ／Ｆカード（インタフェース回路）１１保持手段１２判別手段１３転送制御手段２１下位データラッチ部（保持手段）２２判別信号発生部（判別手段）２３制御部（転送制御手段）Ｄ₁ 第１のディジタルデータＤ₂ 第２のディジタルデータＤＲＱメモリバス使用要求信号ＦＩＯＲ疑似読出し制御信号ＩＯＲ読出し制御信号Ｏ／Ｅ判別信号

Claims

【実用新案登録請求の範囲】

【請求項１】外部からのメモリバス使用要求信号を受
けて、メモリバスを介して外部から内部メモリに書込み
可能となると読出し制御信号を外部へ出力するコンピュ
ータと、該メモリバス使用要求信号を出力し、該メモリバス使用
要求信号を出力する度に、該読出し制御信号を受けると
該読出し制御信号にしたがって夫々Ｎ（Ｎは正の整数）
ビットの第１のディジタルデータと第２のディジタルデ
ータを交互に出力する周辺装置との間に接続され、該メモリバス使用要求信号を該周辺装置から該コンピュ
ータに転送すると共に該読出し制御信号を該コンピュー
タから該周辺装置に転送し、該周辺装置からの該第１の
ディジタルデータと該第２のディジタルデータを該コン
ピュータに転送するインタフェース回路において、該第１のディジタルデータを保持する保持手段と、該周辺装置からの該第１のディジタルデータと該第２の
ディジタルデータを該メモリバス使用要求信号に基づい
て判別し判別信号を発生する判別手段と、該第１のディジタルデータと該第２のディジタルデータ
の該コンピュータへの転送タイミングを制御する転送制
御手段とを具備し、該転送制御手段により、該周辺装置から該第１のディジ
タルデータが出力されるときは、該判別信号に基づいて
該コンピュータへの該メモリバス使用要求信号の転送を
停止すると共に疑似読出し制御信号を発生して該周辺装
置に転送し、且つ該疑似読出し制御信号にしたがって該
周辺装置から出力される該第１のディジタルデータを該
保持手段に保持し、また、該周辺装置から該第２のディ
ジタルデータが出力されるときは、該判別信号に基づい
て該コンピュータへの該メモリバス使用要求信号の転送
停止を解除すると共に該コンピュータからの前記読出し
制御信号にしたがって該周辺装置から出力される該第２
のディジタルデータと該保持手段に保持された該第１の
ディジタルデータとを２Ｎビット同時に該コンピュータ
に転送するよう制御してなるインタフェース回路。
【請求項２】前記コンピュータは１６ビットのコンピ
ュータであり、且つ、前記周辺装置は１６ビットのディ
ジタルデータが各々８ビットのディジタルデータに分割
されＥＦＭ変調されて記録されたＣＤ−ＲＯＭ（Compac
t Disc−Read0nly Memory)ディスクを再生して８ビット
の前記第１及び第２のディジタルデータを出力する構成
のＣＤ−ＲＯＭドライブ装置とされてなる請求項１記載
のインタフェース回路。