JPH06510170A

JPH06510170A - バースト・モード受信機制御

Info

Publication number: JPH06510170A
Application number: JP5504518A
Authority: JP
Inventors: マーコ，ポール・ディー; ブラウン，デビッド・エル; ボラス，ジェイム・エー; シャープ，ロナルド・イー
Original assignee: モトローラ・インコーポレイテッド
Priority date: 1991-08-27
Filing date: 1992-08-17
Publication date: 1994-11-10
Also published as: TW224190B; AU2568592A; US5325405A; EP0601111A1; US5402448A; MX9204884A; WO1993004537A1; CA2113282C; EP0601111A4; CA2113282A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】バースト・モード受信機制御技術分野本発明は、一般に携帯またはコードレス電話システムの分野に関し、さらに詳しくは、有効データを受信、検出する前に、コードレス・ハンドセントまたは無線電話装置のこのようなシステムの基地の送受信機に同期に関する。

第２世代デジタル・コードレス電話（Ｃｒ２）など＋７）Ｊｌｌ帯電話システムは、テレポイント（ＩｅｌｅｐＯｉｎｔ）と呼ばれるコール・ポイント局（ｃａｌｌ　ｐｏｉｎｌ　ｓ＋ａＬｉｏｎ）または公衆基地局に配置される複数の送受信機を有する。これらの送受信機により、携帯電話またはコードレス・ハンドセットの利用者は、コードレス・ハンドセクトが基地システムと非同期リンクを確立すると、圏内またはサービス・エリア内で、公衆電話回線網を利用できる。

ＣＴ２システムでは、発呼するコードレス・ハンドセットは、基地局の送受信機の無線周波数（ＲＦ）チャネルに相当するハンドセントの送受信機の１つの利用可能なチャネル上で非同期送信を行なう。

他の利用可能なプロトコルのうち１つのプロトコル、いわゆるＣＴ２規格の多重３　（ＭＵＸ３）に従って、コードレス・ハンドセットによって用いられるチャネルはまず、第１ａ図に示すように時間領域（ｔｉｍｅ　ｄｏｍａｉｎ）で７つのフレームＦ１〜Ｆ７に分割される。そのため、コードレス・ハンドセットは、５フレーム連続的に送信するか、または１０ミリ秒の送信バーストを送信し、送信機が２フレ一ム間で切断されると、受信機は受信時間スロット・ウィンドにおいて４ミリ秒間受信する。第２図に示すように、５フレームからなる１０ミリ秒の送信時間内で、情報は２ミリ秒のフレーム内で４回（各サブＭＵＸにおいて）反復される。

逐次的なフレームの順番の一般的なＭＵＸ３の配列を第２図に示す。ラベルＦ１〜Ｆ７は、それぞれフレーム番号を表す。１つのフレームの時間は２ミリ秒である。第１ｂ図および第２図を参照して、各フレームＦ１〜Ｆ７は、４つのさらに小さいサブフレーム５１〜ｓ４に分割され、異なる大きさのデータ（Ｄ）またはフレーム同期ワード（ＣＨＭＰ）を含み、それぞれ異なる数のプリアンプル・ビット（Ｐ）が前にある。全体の同期および反復するデータ信号１６のデータ情報は、４つのサブフレーム５１〜Ｓ４のそれぞれにおいて４回反復される。

完全な情報が周期的に一回提供されるすべてのサブフレームは、互いにまとめられて、１つのサブマルチプレクスまたはサブＭＵＸ４０を形成する。従って、各フレームは、サブフレーム５ｌ−ｓ４に相当する４つのサブＭＵＸ４０からなる。各サブＭＵＸ４０内には、１つのＤチャネル同期キャラクタ（ＳＹＮＣＤ）、３つのアドレス符号ワード（ＡＣＷ）および２４ビツトからなる１つのフレーム同期キャラクタ（ＣＨＭＰ）が存在する。これらの情報ワードのそれぞれは、ある数のプリアンプル・ビットが前にある。

Ｄチャネル同期キャラクタ（ＳＹＮＣＤ）は、アドレス符号ワード（ＡＣＷ）の前にあり、アドレス符号ワードとまとめられて、Ｄチャネル・データを形成する。すべてのＤチャネル・データは、ｌＯビットからなる独立したデータ。

ワードに再分割される。従って、Ｄチャネル・データの２４ビツトそれぞれが各４つのサブＭＵＸ４０において反復されてから、Ｄチャネル・データは変化する。

各サブフレームまたはサブＭＵＸは、連続した３６ビツトからなる。従って、サブフレームまたはフレームｌ　（Ｆｌ）のサブＭＵＸｓｌ内では、第１ビツトは、第１ＳＹＮＣＤ］、０の１０ビツト・データ・ワードの６ビツト・プリアンプル・ワードの第１ビツト用に確保される。８ビツト・プリアンプル・ワードは、第２の１０ビツトの５ＹＮＣＤデータ・ワードの前にある。最後に、次の１０ビツトの５ＹＮＣＤデータ　ワードの８ビツト・プリアンプル・ワードの最初の２ビツトは、第１サブＭＵＸの第１行（ｒｏｗ）またはサブフレームｓ１の最後にある。Ｄチャネル・データの残りの部分は、第２図に示すように配列される。

一方、任意のサブＭＵＸまたはフレーム５（Ｆ５）のサブフレーム内では、２４ピント・フレーム同期キャラクタ（ＣＨＭ　Ｐ　）は、１２ビツトのプリアンプル・ワードが前にある。フレーム同期キャラクタ（ＣＨＭＰ）より、Ｄチャネル・データ　（Ｄ）には少ない数のプリアンプル・ビット　（Ｐ）が前にあるので、フレーム同期キャラクタ（ＣＨＭＰ）は、Ｄチャネル・データ（Ｄ）と不整合となり、Ｄチャネル・データ（Ｄ）より遅れる。

周知のように、プリアンプル・ビットは、基地送受信機の各受信機の内部クロックをコードレス・ハンドセットからの受信信号の内部クロックと同期させるために用いられ、その後、適切に同期符号の復号が行われるようにする。フレーム同期キャラクタ（ＣＨＭ　Ｐ　）は、送信バーストの最後に発生するにもかかわらず、重要な情報の開始を表し、誤まる（ｒａｉｓｉｎｇ）確率が低いため一般に、最初に検知する必要がある。

第１ｂ図に示すようにもう一方では、別のＣ”ｒ−２プロトコルＭＵＸ１またはＭｔＪＸ２との同期リンクの確立後、基地局は時間領域二重（Ｔ　Ｄ　Ｄ　：　＋ｉｍｅ　ｄｏｍａｉｎ　ｄｕｐｌｅｘ）バースト　モードで１ミリ秒間非同期で受信（１４）および送信（１２）を交互に行う。送受信機の異なる無線周波数を介して、走査しながら、基地局は同期信号（すなわち、フレーム同期キャラクタＣＨＭＰ）の存在を探し、そのチャネルまたは周波数をハンドセットによって使用するがどうか試しの呼で決定する。

故に、フレーム同期キャラクタＣＨＭＰのプリアンプル・ビットに同期することによって、基地局の内部クロックをコードレス・ハンドセットに同期し、かつ適切なフレーム同期キャラクタＣＨＭＰを相関することにより以降のデータを検証した後、基地局は受信機を起動して、周期的に受信ウィンドを開始し、着信フレーム同期キャラクタが受信された時点で残りのＤチャネル情報またはデータ（Ｄ）に整合する。しかし、データ・ワードの一部は、フレーム同期キャラクタ（ＣＨＭＰ）およびＤチャネル・データ（Ｄ）の開始の不整合（ｍｉｓａｌｉｇｎｍｅｎｔ）により、この受信ウィンドの始まりで失われることがある。

さらに、コードレス・ハンドセットの送信フレームと基地局の受信ウィンドとの間のわずがな位相差によって、さらなる不整合が生じることがある。この不整合の結果、前述のように基地局の受信機は、受信ウィンドにおいてフレーム同期キャラクタを早すぎて受信できないことになる。

一方、フレーム同期キャラクタは遅すぎて受信できないことがある、というのは同期キャラクタＣＨＭＰを含む着信フレームの最後のビットが基地局のアンテナで受信されるが、受信機の内部伝搬遅延によって新たな送信バーストの開始において失われる場合があるがらである。

第１ｂ図に示すように、１ミリ秒の基地局受信ウィンドは、２つまでのサブＭＵＸを合わせることができるので、サブＭＵＸにおける重複的な情報は、同時係属出願の米国特許出願第７１５７４，６２８号において開示され、本明細書に参考として含まれるゼロ中間周波（Ｚ　Ｉ　Ｆ　：　ｚｅｒ。

ｉｎｔｅｒｍｅｄｉａｔｅ　ｆｒｅｑｕｅｎｃｙ）受信機などのＡＧＣ受信機の動作を不必要に損なうことがある。例えば、仮に信号が強いと、有効データがないときにＡＧＣが解放された後に、ＡＧＣ受信機の誤り率（ｆａｌｓｉｎｇ　ｒａｒｅ）は、ＡＧＣの再獲得（ｒｅ−ａｃｑｕｉｓｉｔｉｏｎ）または安定化の必要のため、高くなることがある。従って、多重送受信機同期バースト・モード・システムにおいて、非同期データを受信する確実な方法を提供することが必要とされる、と同時に受信機および検波器を共に含む基地局送受信機の受信回路の動作を最適化することが必要とされる。

発明の概要簡潔には、本発明によれば、フレームの送信時間スロット・ウィンドにおいて送信し、受信時間スロット・ウィンドにおいて受信する送受信機が提供される。この送受信機は、受信時間スロット・ウィンド内の任意の時間において反復する無線周波データ信号を受信し、反復する無線周波データ信号をベースバンド・データ信号に復調する受信機を含む。データ検出器およびクロック復元装置（ｄａｔａｄｅｔｅｃｔｏｒ　ａｎｄ　ｃｌｏｃｋ　ｒｅｃｏｖｅｒｙ　ｄｅｖｉｃｅ）は、ベースバンド・データ信号からの有効なデータを復元する。受信機およびデータ検出器およびクロック復元装置を制御するため、制御回路は有効データが期待される場合にのみ受信。

検波するように受信時間スロット・ウィンドを変更する。

図面の簡単な説明第１ａ−ｂ図は、Ｃｒ２　ＭＵＸ３システムのプロトコルである。

第２図は、第１図のＭＵＸ３フォーマットの一般的な配列図である。

第３図は、本発明による基地送受信機の受信部のブロック図である。

第４図は、第３図のデータ検出器およびクロック復元装置３３０の詳細なブロック図である。

第５図は、第３図の受信機３２０の詳細なブロック図である。

第６図は、第３図−５図に示す任意の信号のタイミングを示すタイミング図である。

好適な実施例の詳細な説明第３図−６図において、基地送受信機の受信部は、無線周波数（ＲＦ）受信機３２０．受信検出回路３００および制御回路４００からなる。受信検出回路３００は、データ検出器およびクロック復元装置３３０．Ｄチャネル・データ・バッファ３４０．Ｂチャネル音声バッファ３４１．フレーム同期検出器３５０および受信器ビット・カウンタ３６０からなる。制御回路４００は、遅延回路４０２．受信マスク遅延回路４０４．２つのマルチプレクサ４２１，４２２．３つのＡＮＤゲート４３１，４３２，４３３．２つのＯＲゲート４２３．４２９．９つの伝送ゲート・スイッチ４４１〜４４９．Ｒ−Ｓフリップ・フロップ４６２および受信デコーダ３７０からなる。基本的に、制御回路４００は、いつＲＦＦ線受信機３２０を許可にし、着信号を含むＲＦＦ波数を受信するかだけでなく、いつ受信検出回路３００は受信した情報を解読すべきかを制御する。

ＭＵＸ３プロトコルまたは任意の他の適切なバースト信号などの無線周波ＲＦＦ復データ信号は、アンテナ３１０で受信され、受信ｔｊ！３２０のアンテナおよび基地局における池の全ての異なる送受信機を許可にする送受信機受信制御信号ＲＸ　ＣＮＴＬによって制御されるアンテナ・スイッチ３２５を介して受信機３２０に送られる。本発明の以前には、この信号は受信機３２０を活性化および非活性化にしていた。受信機３２０はＲＦＦ送信号を受信し、ベースバンド・データに復調する。

第５図において、ゼロＩＦ受信機３２０などの典型的なＡＧＣ受信機のブロック図を示す。プリアンプ３１２は無線周波数（ＲＦ）またはＩＦ入入信信号受信し、信号を増幅し、ダウン・ミキサ（ｄｏｗｎ−ｍｉｘｅｒ）　５１６　、　５１８に与える。位相シフト回路（ｐｈａｓｅ−ｓｈｉｆｔｉｎｇ　ｃｉｒｃｕｉｔ）　５１４は、局部発振（Ｌ、Ｏ，）波形を受信し、Ｌ、Ｏ，波形に応答して同相波形（Ｉ）および直交波形（Ｑ）を生成する。

■およびＱ信号はダウン・ミキサ５１６，５１８に与えられ、入力信号と逓倍される。ダウン・ミキサ５１６，５１換する。低域通過フィルタ５２０，５２４は、ベースバンド信号を濾波し、干渉を除去し、受信機３２０の雑音帯域幅を制限する。低域通過フィルタ５２０，５２４は、結合コンデ：／ｌ−５２１，５２５を介して、一対のアップ・コンバート・ミキサ５２２，５２８に結合される。アンプ・ミキサ（ｕｐ　ｍ１ｘｅｒ）　５２２　、　５２８は、ベースバンド信号をさらなる処理および復調のため都合の良い周波数まで変換する。アップ・ミキサ５２２，５２８によって混合するための同相および直交基準信号（例えば、１３１．２５ｋＨｚの周波数を有する）は、４分周分周器（ｄｉｖｉｄｅ−ｂｙ− ｆｏｕｒｄｉｖｉｄｅｒ）　５３０および２つのＤフリップ・フロップ５３２゜５３４を含む回路網によって提供される。フリップ・フロップ５３２のＱ出力は、ミキサ５２８に与えられ、フリップ・フロップ５３４のＱ（パー）出力はミキサ５２２に与えられる。加算器５２６は、アップ・ミキサ５２２によって生成される信号と、アップ・ミキサ５２８によって生成される信号とを合成する。帯域通過フィルタ５３６（例えば、ベースバンド・フィルタ帯域幅のほぼ２倍の公称帯域幅を有する２極フイルタ）は、加算器５２６によって生成された信号を濾波し、（この場合）１３１．２７８５ｋＨ２の周波数を有する信号を生成する。リミッタ（ｌｉｍｉｔｅｒ）　５３８は、フィルタ５３６によって生成された信号を、復調器５４０で復調するため制限する。後段復調フィルタ（ｐｏｓｔ−ｄｅｍｏｄｕｌａｌｏｒ　ｆｉｌｔｅｒ）　５４２は、聴取者に提示する前に復調信号を濾波する。

受信機３２０は、後の信号レベルが後段で用いられる装置（例えば、ＡＧＣ増幅器３１２の出力にある信号レベルは、ゼロＩＦ受信機３２０などのＡＧＣ受信機で用いられるベースバンド・フィルタ５２０，５２４および復調器５４０のダイナミック・レンジ内になる。）と整合性があるように自動利得制御（Ａ　Ｇ　Ｃ：　ａｕｒｏｍａ＋ｉｃ　ｇａｉｎ　ｃｏｎｔｒｏｌ）を利用する。

第４図において、比較器ＲＣ回路またはセンタ・スライサ（ｃｅｎｔｅｒ　５ｌｉｃｅｒ）３３１からなる装置３３０のデータ検出部は、無線受信機または弁別器３２０からのアナログ復調データをデジタル・データまたは制限データに変換する。

第３ＡＮＤゲート４３３が許可になると（ＡＮＤゲート４３３の第２人力上のＩ（ｉ　ｇ　ｈ信号によって）、クロック信号は、デジタル位相同期ループＤＰＬＬまたは二重帯域幅クロック復元装置３３２によってデータ検出器およびクロック復元装置３３０内に提供される（ＡＮＤゲート４３３の第１人力に対して）制限データがら復元される。このようなデジタル位相同期ループは、デジタル信号または復調信号のプリアンプルのビット遷移と同期する。従って、データ検出器およびクロック復元装置３３０内のクロック復元部は、予習される着信ビット・ストリームまたはプリアンプル・ビットの倍数の周波数で動作し、がっ着信データにデジタル方式で位相同期する内部クロックまたはデジタル位相同期ループ３３２が提供される。

装置３３０またはセンタ・スライサ３３１のデータ検出部からの制限データは、Ｂ（３４１）およびＤ（３４０）チャネル・バッファに提供され、デジタル・データからデータを分離（ｄｅｍｕｌｔｉｐｌｅｘ）する。ＢおよびＤチャネル・バッファ３４０，３４１は、音声およびシステム制御情報処理回路などの適切な回路（図示せず）に着信データを誘導する。

データを標本化することによって、受信信号におけるフレーム同期マーカまたはフレーム同期キャラクタＣＨＭＰを見つけるため、フレーム同期検出器３５０は制限データ（センタ・スライサ３３１の出力から）および復元クロック（データ検出器およびクロック復元装置３３０のＤＰＬＬ３３２から）を受信する。フレーム同期検出器３５０は、Ｄチャネル・データ・ビットなどの他の情報の存在を識別する、フレーム識別ワードＣＨＭＰの特定のパターンを認識する。このように、フレーム同期検出器３５０は、正しいフレーム同期キャラクタＣＨＭ　Ｐの受信によって特定されるように、いつ有効データが受信されたかを決定する。

フレーム同期ワード（ＣＨＭ　Ｐ　）を検出して、さらに有効データが続くことを示すと、フレーム同期検出器３５０の５ＹＮＣＤＥＴ出力はパルスを出力して、ＲＸビット・カウンタ３６０をプリセットし、ＢＷ制御フリップ・フロップ４６２をリセットする。ＲＸビット・カウンタ３６０（このカウンタはモジュロＮカウンタ（ｍｏｄｕｌｏ　Ｎｃｏｕｎｔｅｒ）で、ここでフレーム内のビット遷移回数であるＮはこの例では１４４である）は、送信および受信ウィンドにおこるビット回数を計数し、このカウントを受信状態のデコーダ（ｒｅｃｅｉｖｅｒ　５ｔａｌｅ　ｄｅｃｏｄｅｒ）　３７０に与える。ＲＸ状態のデコーダ３７０は、さまざまなプロトコルについて対応する制御信号またはマスクを生成するため、着信ビット　カウントを複数の閾値と比較する。

堆音、不要な、冗長信号または他の機能は、ビット・カウンタ３６０に対して不正確な時間スロットを発生して、受信機３２０内のセンタ　スライサ３３１および／またはＡＧＣ回路の中・し・基準を計算し、乱すことがあるので、制御回路４００は基地システム・タイミングを、所望のデータが予想されるところにすき間のない不要な信号を除去するため、あらがしめ選択された時間のみ受信ウィンドを開くように制御する。

システムの初期化時に、すべての受信および検出回路３２０．３００はりセットされる。第３図−６図を参照して、送受信機受信制御信号ＲＸ　ＣＮＴＬ５１はトグルを開始して、ＴＤＤまたは使用される他のバースト・プロトコルによって決定される比率で基地局受信機のアンテナを入／断（ｏｎ　ａｎｄ　ｏｆｆ）する。この場合、受信機のアンテナはＲＸＣＮＴＬ５１の５００Ｈｚ信号として１ミリ秒ごとに仮にＭＵＸ　３の機能が利用されない場合、ＯＲゲート４２３に対する高（ｈｉｇｈ）入力によって示されるように、ＡＮＤゲート４３２は許可となり、送受信機受信制御信号（ＲＸ　ＣＮＴＬ）を出力信号として提供し、ＡＧＣ受信機３２０の動作を制御する。一方、仮にＭＵＸ３動作がＯＲゲート４２３に対する低（ｌｏｗ）／　Ｍ　Ｕ　Ｘ　３人力と、低ＢＷＣＮＴＬ信号５４　（狭帯域モードに対して低）によって選択される場合、ＭＵＸ３の受信（ＲＸ）データ・マスクは、送受信機受信制御信号ＲＸ　ＣＮＴＬと論理積（４３２）され、基地局受信制御信号（ＢＲＸＣＴ５２）を形成し、データが存在すると受信機３２０を許可する。

データ検出器およびクロック復元装置３３０について、仮にＭ　Ｕ　Ｘ　３機能を用いない場合、送受信機受信制御信号ＲＸ　ＣＮＴＬは、データ検出器およびクロック復元装置３３０を制御する出力信号として、第１マルチプレクサ４２１と、第２マルチプレクサ４２２に対する選択線上の低ＢＷ　ＣＮＴＬ信号５４　（広帯域パルスがＳ−Ｒフリップ・７０ノブ４６２を許可したことを示す）とによって選択される。

どのプロトコルが利用されるにしても、遅延回路４０２の遅延抵抗は、制御器またはマイクロプロセッサ（図示せず）によって受信機３２０における適切な伝搬遅延のためにプログラムされる。送受信機受信制御信号ＲＸ　ＣＮＴＬは、遅延回路４０２によって予め決められた（はぼ伝搬遅延分の）時間間隔まで遅延される。仮に第１マルチプレクサ４２１の選択線が高で、ＭＵＸ３機能を表す場合、遅延回路４０２によって遅延された送受信機受信制御信号が第２マルチプレクサ４２２に提供される。

従って、ＭＵＸ３機能について、第２マルチプレクサ４２２は遅延された送受信機受信制御信号を誘導して、ＨＯＬＤ信号を提供する。このＨＯＬＤ信号により、データ検出器およびクロック復元装置３３０は、送受信機受信制御信号ＲＸＣＮＴＬが断することによって受信機３２０のアンテナが遮断した後も許可を維持できる。次にこのＨＯＬＤ信号により、アンテナ３】０におけるデータ・ビットはデータ検出器およびクロック復元装置３３０に達することができ、同期キャラクタが検出された後にデータが失われることを防ぐ。

受信検出回路３００は、４つのサブＭＵＸのうちどれがフレーム同期検出器３５０によって検出されたかを検出できない。しかし、受信検出回路３００は、現在のサブＭＵＸと同じサブＭＵＸ　ｓｌ、ｓ２．ｓ３またはｓ４におけるデータを抽出するように設計され、ここで適切なフレーム同期キャラクタＣＨＭＰが検出されるので、将来のデータは有効であると想定される。従って、後のフレームでＤチャネル・データ・ビットが失われることによってフレーム同期キャラクタが基地局受信時間スロット・ウィンドで早すぎて検出されないこと、を防ぐため、受信マスク遅延回路４０４における値が終了（ｅｘｐｉｒｅ）するまでフレーム同期検出器３５０は、クロック・データを入力することが禁止される。

受信マスク遅延回路４０４における受信マスク抵抗は、０から１６ビノトまでという予め決められたマスキング・ビット数でプログラムされる。この受信マスク遅延値は、仮にフレーム同期キャラクタが現在のサブＭＵＸにある場合、フレーム同期キャラクタ・ビットの一部はマスクされ、そのため認識されないので、フレーム同期検出器３５０によって検出されないのでマスクすべきビット数を決定する。

しかし、受信ウィンドは、サブＭＵＸが２つまで適応できる大きさなので、仮にフレーム同期キャラクタＣＨＭＰが後のサブＭＵＸに存在すると、マスク遅延の終了後に検出される。

そのため、データを初めに収集する間、すなわち同期フレーム検出器３５０によって認識される有効データ（フレーム同期キャラクタＣＨＭＰ）の前に、受信マスク遅延回路４０４は着信データをマスクして、最初に現れるサブＭＵＸのフレーム同期キャラクタＣＨＭＰが、次に現れるサブＭＵＸ内まで検出されないようにする。このように、仮に受信ウィンドがフレーム同期キャラクタＣＨＭＰの初めに開くと、フレーム同期キャラクタＣＨＭＰの前に整合されるデータ・ビットは、後に現れるＣＨＭＰの前に配置されたデータ・ビットに対して受信ウィンドが開かれたままであるため、失われない。実際、マスキングは、最初に現れるサブＭＵＸ中に行われるサンプリングを、後に現れるサブＭＵＸの初めに行われるサンプリングに移す。

従って、受信マスク遅延回路４０４は、送受信機受信制御信号ＲＸ　ＣＮＴＬによって許可され、基地局制御器（図示せず）によってプログラムされる受信マスク遅延値に従って遅延を設定する。仮にＯＲゲート４２９に対する低人力としてＭＵＸ３機能が選択されると、受信マスク遅延回路４０４からの予め決められたビット数の低信号は、受信マスク遅延回路４０４が終了するまで、ＡＮＤゲート４３１を禁止して適切なフレーム同期キャラクタを同期検波器３５０に与えない。第１　ＡＮＤゲート４３１は、受信マスク終了後に、受信マスク遅延回路４０４からの高出力信号によって許可され、データ検出器３３０からの制限データをフレーム同期検出器３５０にクロック入力することを可能にする。後のフレームの受信データが有効と想定される部分において、制御回路４００により受信検出回路３００は特定のサブＭＵＸの所望の期間許可できる。

第４図において、フレーム同期キャラクタＣＨＭＰの検出によって、前の非同期モードは同期される。フレーム同期検出器３５０は、いつ有効データが受信されたがを決定し、フレーム同期検出器３５０が正確なフレーム同期キャラクタＣＨＭ　Ｐを検出することによって、有効フレーム同期パターンを検出できるようにデータが整合されたときに、フレーム同期検出器３５０はＳＹＮ　ＤＥＴバルスヲ提供する。フレーム同期検出器３５０がらの５ＹＮＣＤＥＴというパルス出力は、受信ビット・カウンタ３６０と、二重帯域幅クロック復元装置３３２の帯域幅を制御するために用いる。フレーム同期信号の検出を表す。フレーム同期検出器３５０からのＳ　ＹＮＣＤＥＴパルスは内部発生された負帰還信号を提供し、データ検出器およびクロック復元装置３３０を非同期から同期モードに切り換える。第４図に示すように、二重帯域幅ＤＰＬＬまたはクロック復元装置３３２の前回の広帯域幅モードおよび、センタ・スライサ３３１の高速時定数（ｆａｓｔｌｉｍｅ　Ｃｏｎ５ｔａｎｔ）モードは、狭帯域モードおよび低速時定数モード（ｓｌｏｗ　ｔｉｍｅ　ｃｏｎｓｔａｎ＋）　（それぞれ、米国特許第４，５７５，８６３号および第４，６２５，３２０号というように参考として含む）にそれぞれ同時に切り換えられる。

Ｒ−Ｓフリップ・フロップ４６２のＲ入力に印加される５ＹＮＣＤＥＴパルスは、広帯域幅（予めＳ入力によって設定された）モードの［高（ｈｉｇｈ）Ｊ状態から狭帯域幅モードの「低（Ｉ　ｏ　ｗ　）　ｊ状伸、ＢＷ　ＣＮＴＬ５４というＱ出力において、リセットする。

センタ・スライサ３３１は、基本的にデータ・リミッタ・バイアス回路であり、コンデンサ４５２．−組の抵抗４２４．４２６．−組の伝送ゲートまたはスイッチ４４１，４４２および比較器４３４を含む。４２４と４２６の並列な抵抗とコンデンサ４５２との組み合わせは、−組の伝送ゲート・スイッチ４４１，４４２が、Ｒ−Ｓフリップ・フロップ４６２のＢＷ　ＣＮＴＬ出力からの高出力とＨＯＬＤ信号（第２マルチプレクサ４２２において広帯域モード用の高ＢＷ　ＣＮＴＬ信号によって選択される）を提供する遅延された送受信機受信制御信号とによって活性化（閉）されると、センタ・スライサ３３１に比較的短い時定数を提供し、低域通過フィルタを形成する。コンデンサ４５２は、受信データ信号の平均電圧まで高速充電する。次に、４２４と４２６の並列な抵抗とコンデンサ４５２の接合は、比較器またはリミッタ４３４の電圧基準入力において電圧の設定に使用される。

仮にワード・フレーム同期二重・パターンのフレーム同期ワード（ＣＨＭＰ）が、フレーム同期検出器３５０によって検出されると、スイッチ４４１は低ＢＷ　ＣＮＴＬ信号によって非活性（開）にされ、並列抵抗４２４を除くことによって時定数が増加する。この増加した時定数は、二重信号パターンにおける長い列の１およびＯによって通常生じる基準電圧シフトを防ぐ。

第３−６図において、制御回路４００の残りの部分は、基地局受信システムを制御する手段を提供し、実際に有効と想定されるデータが受信ＲＦ信号から取り出される間のみ、受信検出回路３００および受信機３２０を許可する。

フレーム同期後、ＢＷ　ＣＮＴＬ信号５４からの低出力は、第２マルチプレクサ４２２の選択線を高から低に切り換え、受信デコーダ３７０の出力を選択する。

受信デコーダ３７０からのこの出力は、ＨＯＬＤ信号（マルチプレクサ４２２による選択後）と呼ばれ、データが有効な特定のサブＭＵＸの短いバーストにおいてのみ高信号を提供する受信データ・マスク５３を提供もする。マスクされた出力または受信デコーダ３７０によって最初に導出されるＨＯＬＤ信号は、データ検出器およびクロック復元装置３３０を制御または許可して、その特定のサブＭＵＸバーストの間のみ活性にするために用いる。

第４図において、データが予期しないときに起こるＨＯＬＤ信号の低部分（狭帯域モードのためにＢＷ　ＣＮＴＬ信号が高になることによって選択される第２マルチプレクサ４２２の受信データ・マスク出力５３によって提供される）は、このとき浮動コンデンサ４５２によって提供される電圧基準が維持されるので伝送ゲート・スイッチ４４２を開く。適切な電圧基準が比較器４３４の負入力に提供されないため、着信の制限データは無効となる。従って、ＨＯＬＤ信号上の低として提供される部分は、すべてこのような無効データが二重帯域幅クロック復元装置ＤＰＬＬ３３２または、受信検出回路３００の残りの部分にＤフリップ・フロップ４６４のｒＤＪ端子を介してＡＮＤＮ−ゲート３結合することを禁止にする。ＨＯＬＤ信号が高の場合、制限データはＢおよびＤヂャネル・バンファ３４０，３４１および５ＹＮＣ検出器３５０に印加するためにＤフリップ・フロップ４６４によって帯域制限される。

内部クロック回路の一例として、プログラム可能な小数ビット　カウンタ４６６は、電圧制御発振器（ＶＣＯ）または、同様の２．３０４ＭＨｚで動作し、センタ・ビット・サンプリングまたは基準パルスを位相検出器４６７およびＤフリップ・フロップとバンドリミッタ４６４とに与えるものによって導出される基準クロック・パルスを分周する。

小数ビット・カウンタ４６６は、５ビツト・カウンタで、通常３２分周するが、３０〜３４分周することも可能である。このカウンタ４６６の最上位ビットは、基準クロックパルスを７２ｋＨｚの周波数に分周する。このカウンタ４６６の最上位ビットが低のとき、ウィンドが遅いことを示し、高のとき、着信の受信遷移またはエツジと比較して内部クロックのウィンドが早いことを示す。分周されたクロック信号は反転（４６８）され、復元された受信クロック（ＲＥＣＲＸ　ＣＬＫ）を受信ビット・カウンタ（Ｒｅｃｅｉｖｅ　Ｂｉｔ　Ｃｏｕｎｔｅｒ）３６０に提供する。

カウンタ４６６のこの最上位ビットの出力は、位相検出器４６７に入力される。

位相検出器４６７は、着信遷移とこのビットは相互関係がある。ビットが低状態であり、がつ着信受信データにおいて遷移が生じると、遅延（ｌａｔｅ）フラグが位相検出器４６７の出力に設定される。一方、このビットが高状態であり、がっ着信受信データに遷移が生じると、早期（ｅａｒｌｙ）フラグが位相検出器４６７の出力に設定される。このように、仮に制限データがセンタ・ビット・サンプリング基準より先に着信すると、位相検出器４６７はＥＡＲＬＹ信号と断定し、また、仮に制限データがセンタ・ビット・サンプリング基準より後になるとＬＡＴＥ信号と断定する。システム内では信号品質が低く、群遅延（ｇｒｏｕｐ　ｄｅｌａｙ）があるので、同一ビット時間内で早期フラグおよび遅延フラグの両方が設定される可能性がある。しかし、両方のフラグが設定されると、このビットの情報は無効とみなされ、放棄される。この着信の遷移と内部クロックとの比較は、約３６ｋＨｚの帯域制限を提供する。

広帯域モードでは、Ｓ入力を読むためにマルチプレクサ４８２においてＳ−Ｒフリップ・フロップ４６２がらの高ぃＱ出力によって選択される場合、位相検出器４６７出力の早期および遅延信号またはフラグは、それぞれマルチプレクサ４８２に対するＢＯおよびＢ１人力として、小数ビット・カウンタ４６６に実質的にすぐに戻される。両方のフラグが有効の場合、マルチプレクサ４８２によるカウンタ４６６への調節は行われない。仮に遅延フラグが真に有効の場合、カウンタ４６６はマルチプレクサ４８２の命令によって２つ追加カウントを進め、ビット時間を３４クロック期間にする。一方、仮に早期フラグが真ならば、カウンタ４６６は２つクロックを遅らせ（カウントを繰り下げ）、ビット時間を３０クロック期間にする。

クロック期間を加算または減算することにより、位相同期ループは、ビット時間の１／１６（カウンタ４６６の２倍のステップ・サイズ）で調節される。最悪（１８０°の位相クロックのずれ）の場合、位相同期ループは８ビ・ノド遷移またはビット時間内で固定できる（ただし、着信データは交互の１１０のプリアンプル・パターンで提供される）。

狭帯域モードでは、マルチプレクサ４８２においてＳ−Ｒフリップ・フロップ４６２からの低いＱ出力によって選択されると、アップ／ダウン・カウンタ４７２は、着信の遷移の平均をとる。アップ／ダウン・カウンタ４７２は、位相検出器４６７出力の２つのフラグ（早期フラグまたは遅延フラグ）の一方のみが有効の場合に、許可される。従って、アップ／ダウン・カウンタ４７２は、早期フラグおよび遅延フラグの両方を有する無効な場合または、仮に位、相差がない場合には、ＥＸＣＬＵＳＩＶＥ　ＯＲゲート４７４によって禁止される（同じカウントを維持する）。それ以外の場合には、Ｅ　Ａ　ＲＬ　Ｙ信号によりＵ／Ｄカウンタ４７２は１だけ加算され、またＣＬＲ入力が低の場合に、ＬＡＴＥ信号（ＥＡＲＬＹ信号不在）によりカウンタ４７２は１だけ減算される。

遷移期間において、アップ／ダウン・カウンタ４７２は、狭帯域モードのレジスタに保存される予め決められた帯域幅制御閾値に達するまで、−力方向または符号Ｓ（正または負）で値を蓄積する。次に符号情報を含み、アップ／ダウン・カウンタ４７２の蓄積されたカウントは、その後、比較器４７８において帯域幅制御閾値と比較する前に２つの補数デバイス４７６によって絶対値に変換される。

絶対値および閾値が等しい場合、マルチプレクサ４８２からの前進（ａｄｖａｎｃｅ）または後退（ｒｅｌａｒｄ）信号は、小数ビット・カウンタ４６６を制御する。前進または後退信号は、直列接続されたマルチプレクサ４８２，４９２のＡ入力によって決定される。論理回路４８４は、マルチプレクサ４９２の六入力を提供し、選択線上の遷移モードによって選択され、（それぞれ対応して、カウンタ４６７を後退または前進する）遷移期間中に早期フラグまたは遅延フラグが、計算されたかどうかを読解する。小数ビット・カウンタ４６６はプログラム可能なので、この調節の段階値は、ビット・カウンタ４６６に対する別の入力（図示せず）によって、前回設定された２つの段階値から１つの段階値まで変えることができる。

前と同様に、プログラム可能な分周器または小数ビ・ノド・カウンタ４６６は、必要に応じて、マルチプレクサ４８２の命令によって、複数の分周比をプログラム可能に切り換えて復元クロック信号の位相を調節する。分周器４６６は、制御信号ＡＤＶＡＮＣＥ、ＡＤＶＡＮＣＥとＲＥＴＡＲＤの両方（位相差なし）またはＲＥＴＡＲＤによって決定される分周比３０，３２．３４の間でそれぞれ２段階値で切り換えることができ、また、について、制御信号ＡＤＶＡＮＣＥ、ＡＤＶＡＮＣＥとＲＥＴＡＲＤの両方（位相差なし）またはＲＥＴＡＲＤによって決定される分周比３１゜３２．３３の間でそれぞれ１段階値で切り換えること力τ できる。

位相調節が行われるとき、アンプ／ダウン・カウンタ４６６は、マルチプレクサ４８２によって１組の直列接続のＯＲゲート４８６，４８８のし）ずれかを許可しく着信の周波数に対して位相が補正されたと想定する）、出力（二よってゼロに戻されるか、またはすなわち消去さオＬる。このアップ／ダウン・計算および消去の周期は、数百ミマノ秒の間繰り返され、着信データの安定した復元を可能にする。

ＭＵＸ３プロトコルおよび／またはＣ７０の別のプロトコルもしくは他のバースト・モード機能におし１て、通信１ノンクを確立する間、広帯域および狭帯域動作の両方が起こる可能性がある。しかし、リンクの両端によってすべての情報が受信されると、基地局と携帯またはコードレス・ハンドセットとはフレーム整合はないＭＵＸＩプロトコル（音声モード）に切り替わる。従って、安定した位相同期ループは、低品質の信号によってリンクの欠落の防止が要求される。

そのため、デジタル位相同期ループは、周期モード（ｐｅｒｉｏｄｉｃ　ｍｏｄｅ）と呼ばれる第３機能モード（１つの遷移および１つの受信バーストを有する２ミリ秒の期間による調節）に切り換えられる。このモードでは、位相同期ループは、受信期間の１ミリ秒の最後で位相を調節する。

フレームの受信期間内では、アップ／ダウン・カウンタ４７２は、前と同様にすべての遷移の平均をとる。受信期間の終了では、３つの判定のうちの一つが行われる。仮にアップ／ダウン・カウンタ４７２の出力値がゼロならば、調節は行われない。

Ｕ／Ｄカウンタ４７２からの出力値がゼロであり、かつ符号Ｓが正の値の場合、平均は早期とみなされ、１つ値が小数ビット・カウンタ４６６から除かれる。マルチプレクサ４９２上の周期モードによって選択されると、Ｂｌ入力を提供するＡＮＤゲートは、マルチプレクサ４９２によって復号され、マルチプレクサ４８２のＡＯ大入力早期出力を導出して、カウンタ４６６を後退させる。

一方、仮に出力値がゼロ以外であり、がっＵ／Ｄカウンタ（４７２）の符号Ｓ値が負の場合、平均は遅延とみなされ、１つ値がビット・カウンタ４７２に追加される。それに応じて、ＢＯ大入力提供するＡＮＤゲートは、マルチプレクサ４９２によって復号され、マルチプレクサ４８２のＡ１人力に遅延出力を導出し、カウンタ４６６を前進させる。この最小限の調節は、受信システムが低品質の信号または着信のデータにおける低周波成分によって急速にはずれた周波数に移ることを防ぐ。

本発明によって、データを初めに収集する間（すなわち、フレーム同期検出器３５０において有効データが検出される前）に、受信ビット・カウンタ３６０は整合されない。

また、フレーム同期検出器３５０のＳ　Ｙ　Ｎ　ＣＤ　Ｅ　Ｔ出力の高から低への遷移により、受信ビット・カウンタ３６０は初期化され、フレーム同期キャラクタ（ＣＨＭＰ）の後に受信信号（すなわち、５ＹＮＣＤおよびＡＣＷ）の予め決められた総数の有効ビットを取り出すために、フレーム同期キャラクタまたはパターンが現れたときに基づいてそのカウントを整合する。仮にフレーム同期キャラクタがマスキングなしに受信ウィンドの開始と整合される場合、受信ビット・カウンタ３６０は周期的に先行するＤデータ・ビットのすべてを捕捉するために、フレーム同期パターンが予期するよりも前では初期化および数値を整合できない。

しかし、フレーム同期キャラクタが受信ウィンドの後の時間で整合されると、数値は受信ウィンドの後であるが、すべてのＤデータ・ビットを捕捉できる早期に開始できる。

次に受信ピント・カウンタ３６０は、次のデータが着信できるときの開始を表す予め決められた数値に達するまで計算し、このフレーム同期キャラクタＣＨＭＰに対するＤデータ・ビットの先行する周期的な発生を考慮する。次のデータが着信すると、すべての受信およびデータ検出回路３２０．３００は、マスクされた出方またはデコーダ３７０によって最初に提供されたＨＯＬＤ信号によって許可される。

フレーム同期キャラクタＣＨＭＰ検出の後に、フレーム同期検出器３５０がらの５ＹＮＣＤＥＴパルス出カは、後の有効データがフレーム同期検出器３５０の代わりに、バッファ３４０，３４１に結合される（同期許可される）ので、残りの検出機能のために受信マスク遅延回路４０４の影響を除去する。次に、データ検出器３３０は、除去された受信ウィンド内の適切なサブＭＵＸ中のデータの測定を開始する。本発明のデータ検出回路は、ゼロＩＦ受信機などのＡＧＣ受信機とのみで動作しなくてもよい（単独でも動作できる）ことに留意されたい。

さらに、またＢＷ　ＣＮＴＬ信号５４がらの低出力信号は、ＯＲゲート４２３に有効データが予想されない場合に、受信機３２０のＡＧＣ回路活性を非活性にし、格納（５５２）するためのＭＵＸ３　ＲＸデータ・マスク信号と送受信機受信制御信号ＲＸ　ＣＮＴＬ５１との論理積（４３２）によって基地局受信制御ＢＲＸＣＴ信号５２を与える低信号を提供する。この同じ基地局受信制御信号ＢＲＸＣＴにより、ＲＦ受信機３２０は、有効データが（プロトコルの送信部分ではなく、受信部分内でのみ）存在する、すなわち、フレームの適正なサブＭＵＸの場合にのみ許可される。

受信デコーダ３７０によって提供されると、ＭＵＸ３受信データ・マスク信号は、有効データが予想される（整合される）唯一の時間は、ＭＵＸ３　ＲＸデータ・マスク信号が高の場合であるためコードレス・ハンドセットが非整合サブＭＵＸデータを受信、または送信している間は低になる。

送信モードから受信モードに遷移した直後に、適切な信号受信を遅延する問題は、受信機で用いる能動フィルタのために必要なＡＧＣ（自動利得制御）によって生じる。仮にＡＧＣ電圧が送信モードで減衰（ｄｅｃａｙ）することが許容されるならば、適切な受信は受信モードに戻る際にＡＧＣ開始時間（ＡＧＣａｔｔａｃｋ　ｔｉｍｅ）によって遅延される。本発明は、第５図に示すいくつかの伝送ゲート・スイッチを追加することによって、他の問題点とともに、この許容できない影響を防止する。

第５図において、受信機３２０はベースバンド低域通過フィルタ５２０，５２４の入力および出力の両方における直列に結合されたスイッチ４５１〜４５４と、フィルタ５２０．５２４の入力からアナロググランドまでのスイッチ４５５．４５６と、復調器５４０ど後段復調低域通過フィルタ５４２との間のスイッチ４６１を含む。これらのスイッチ（スイッチ４５５，４５６を除く）は、受信モードで通常開じる。また、基地局送受信機１００は、送信／受信スイッチ３２５に結合されたアンテナ３１０を含む。送受信機が送信モードの場合、従来の送信機５５０はアンテナ３１０に結合され、仮に受信モードであれば、受信部はアンテナ３１０に結合される。ＢＲＸＣＴ信号５２は、受信機３２０におけるスイッチ４５１〜４５７の選択的開閉を制御する。

送信モードに遷移し、かつ有効データが予期されない場合、スイッチ４５１〜４５４は開き、ＤＣシフトがベースバンド経路を介して伝搬することを防ぐ。しかし、ベースバンド・フィルタ５２０，５２４は、一定の時間遅延を有するので、ベースバンド経路に入ったばかりの信号が、フィルタおよびアップ・コンバート経路を介して伝搬することができるように、受信期間の最後にスイッチ４５３，４５４の開放を遅延（５６２）する必要がある。直列スイッチに加え、分路（ｓｈｕｎｒ）スイッチ４５５，４５６は、ダウンコンバート・ミキサ５１６，５１８の出力に配置され、これらのミキサは送信モードまたは有効データが予期されないときにミキサ出力をアナロググランドに接続する。これにより、仮にミキサ出力が最大または最小電圧レベルまで浮動することが許容される場合に生じるミキサ出力回路（電流降下として動作する）の長い復元時間が防がれる。

復調器５４０の出力における過渡的な妨害は、後段復調フィルタ５４２に対する入力において、直列伝送ゲート・スイッチ４６１を追加することによって最小限に抑えられる。送信モードの間は、フィルタ５３６は通常の静止状態（ｑｕｉｅｓｃｅｎｔ　５ｔａｔｅ）のままであり、受信モードになると、フィルタ５３６は最大または最小出力状態から移行することなく、復調信号出力に応答を開始できる。

さらに、ＡＧＣ制御電圧は、送信期間および有効データが予期されない時間の間維持され、有効データが特定のサブＭＵＸにおいて予期される際に、受信モードに戻るとすぐに適切な受信利得が実現できるようにする。スイ・ノチ４５７は、プリアンプ３１２の供給端子に対して供給電圧基準ＲＥＦを選択的に結合および分離する。ＡＧＣコンデンサ５５２は、プリンアンプ２０２の供給端子とグランドとの間に配置される。スイッチ４５８．４５９は通常開じており　（特定のサブＭＵＸの間受信モード）、スイッチ４５７は通常開放である。送信モードにおいて、かつ有効データが予期されないときに、スイッチ４５８，４５９は開放とｆｔ　リ、ＡＧＣコンデンサ５５２にあるいかなる制御電圧も実質的に維持する。送信時において、かつ有効データが予期されないときに、スイッチ４５７は閉じ、プリアンプ３１２を強制的に最小利得モードにして、ダウンミキサ５１６．５１８をＲＦの高レベルから分離する。もしそうでなければ、プリアンプ３１２を通過して、過渡成分を発生する可能性がある。２つのスイッチ４５８，４５９は、プリアンプＡＧＣ入力においてＡＣ電圧の発生を防ぐために、ＡＧＣコンデンサと直列の１つのスイッチの代わりに用いられる。このＡＣ電圧は、ＡＧＣ検出器５６０からＡＧＣコンデンサ５５２に流れるリップル電流による。図の構成では、ＡＣ電流はスイッチ４５８を介して流れず、ＡＧＣ制御電圧はコンデンサ（５５２）電圧と等しい。

このように、ハンドセット送信の４ミリ秒の無通話（ｉｄｌｅ）期間に受信機３２０を禁止し、適切なサブＭＵＸにおいてのみ許可することによって、受信機３２０内部のＡＧＣ制御および検出回路３００内のビット同期は、悪影響（ｃｏｎｔａｍｉｎａｔｉｏｎ）や、過渡成分からの妨害や、信号が望ましくない場合に生じる他の干渉を受けずに維持される。このように受信ウィンドを変更することによって、確実なデータが再び検出される前にＡＧＣおよびビットの再同期は防止される。無線受信機３２０およびデータ検出器およびクロック復元装置３３０は、すべてのサブＭＵＸデータが復号されるか、基地局受信システムが再び初期化されるまで、この同期状態または変更された受信サンプリング・ウィンドに保持される。

要約すると、ＲＦ基地局受信機における伝搬遅延を補償するため、データ検出器の機能は遅延される。データが後のフレームでフレーム同期キャラクタと整合しなし１部分でデータが失われることを防ぐため、プログラム可能なマスク遅延機能は、フレーム同期検出器が受信機が許可された後に所定の期間でフレーム同期データを受信することを防ぐ。このフレーム同期パターンの検出前に、受信機（よ等しい期間で「入」　「断」するように制御される。し力）し、フレーム同期パターンの検出後には、ＲＦ受信機および検出回路を含むすべての受信回路は、フレーム同期力τイ辱られな特定のサブＭＵＸを中・し・に変更された時間スロ・ノドを形成するデコーダによって設定される変更された受信ウィンドによって制御される。さらに、フレーム同期ノ（ターンの検出後、ＡＧＣシステムはＲＦの力が存在し、力）つ有効データが特定のサブＭＵＸにおし）て予期される場合（このみ、動作するように制御される。特に、変調データカτ有効となる前に、ＡＧＣ安定化を要求されるゼロ中間周波数（Ｚ　Ｉ　Ｆ）基地局受信機機能の場合は、ＲＦのカカτ存在しめ・つ有効であるサブＭＵＸにおいてのみ受信機を「入」することをこより、ＡＧＣの再収集の必要がなくなり、良好な同期符号ワードを検出する可能性が向上される。

１４４ヒツト・フレーム数フロントページの続き（５１）　Ｉｎｔ、　Ｃ１，５識別記号　庁内整理番号ＨＯ４Ｌ　７１０８　Ａ　７７４１−５Ｋ（７２）発明者　シャープ、ロナルド・イーアメリカ合衆国フロリダ州プランテーション、ノース・ウェスト７８テレース１２５１Ｉ

Claims

【特許請求の範囲】

１．フレームの送信時間スロット・ウインドの間選択的に送信し、フレームの受信時間スロット・ウィンドの間受信する送受信機であって：前記受信時間スロット・ウインド内の任意の時間で、反復する無線周波数データ信号を受信し、かつ前記反復する無線周波数データ信号をベースバンド・データ信号まで復調する受信および復調手段；前記ベースバンド・データ信号から有効データを復元するデータ検出および復元手段；および前記受信および復調手段および、有効なデータが予期されるときにのみ受信および検出を行うために、前記受信時間スロット・ウィンドを変更するデータ検出および復元手段を制御する制御手段；によって構成されることを特徴とする送受信機。
２．前記制御手段は、有効データが検出される前に、前記受信時間スロット・ウィンドの一部を選択的にマスクして、前記受信時間スロット・ウィンドで最初に受信された有効データが、後の受信時間スロット・ウィンドで反復されるまで、または同じ受信時間スロット・ウインドの後で検出できないようにすることを特徴とする請求項１記載の送受信機。
３．前記制御手段は、有効データが検出された後に、前記受信時間スロット・ウィンドを変更することを特徴とする請求項１記載の送受信機。
４．少なくとも第１データ・ワードと複数のフレームに配列されたフレーム同期ワードを有する反復するデータ信号に検出器を同期させる方法であって、前記フレームは、それぞれサブＭＵＸと呼ばれる複数の周期的な時間スロットに配分され、前記少なくとも第１データ・ワードおよび異なるフレームの前期フレーム同期ワードは、同じ周期時間スロットにおいて反復され、第１のプリアンブル・ビット群から始められるそれぞれ前期反復される少なくとも第１データ・ワードおよび、前記第１群よりも大きい第２のプリアンブル・ビット群から始められるそれぞれ反復される前記同期ワードであって；受信時間スロット・ウィンドにおいて、前記反復するデータ信号の少なくとも２つのサブＭＵＸを受信する段階；最初に現れるサブＭＵＸにおいて、前記反復するデータ信号の前記プリアンブル・ビットに同期し、それに応答してタイミング信号を発生する段階；データを有効にする同期ワードの検出を、後に現れるサブＭＵＸまで禁止する段階；および有効データが検出される前記後に現れるサブＭＵＸ内でのみ、残りのデータ信号を検出する段階；によって構成されることを特徴とする方法。
５．伝搬遅延について調節する予め決められた遅延で前記反復するデータ信号の検出を遅延する段階；をさらに含んで構成されることを特徴とする請求項４記載の方法。
６．前記禁止する段階は：プログラム可能な遅延について、前記反復データ信号をマスクし、前記同期ワードが検出されるまでマスクを提供する段階；および前記同期ワードが検出された後に前記マスクを除去する段階；によって構成されることを特徴とする請求項４記載の方法。
７．前記検出する段階は前記受信時間スロット・ウインドを、およそ１つのサブＭＵＸおよび周期的に現れる前記後に現れるサブＭＵＸの間隔に、変更する段階から構成されることを特徴とする請求項４記載の方法。
８．前記検出する段階は、有効データが予期されるときにのみ受信するために受信を禁止する段階から構成されることを特徴とする請求項４記載の方法。
９．少なくとも第１データ・ワードと複数のフレームに配列されたフレーム同期ワードを有する反復するデータ信号に送受信機を同期させる無線電話と非同期な基地局であって、前記フレームはそれぞれサブＭＵＸと呼ばれる複数の周期的な時間スロットに、配分され、前記少なくとも第１データ・ワードおよび異なるフレームの前期フレーム同期ワードは、同じ周期時間スロットにおいて反復され第１のプリアンブル・ビット群から始められる、それぞれ前記反復される少なくとも第１データ・ワードおよび、前記第１数よりも大きい第２数のプリアンブル・ビット群から始められる反復される前記同期ワードであって：自動利得制御を含む受信手段であって、前記受信手段が許可されると、前記反復するデータ信号の少なぐとも１つのサブＭＵＸを受信するための受信手段；内部クロックを有するクロック復元手段であって、最初に現れるサブＭＵＸにおいて、前記反復するデータ信号の前記プリアンブル・ビットに前記内部クロックを同期させ、それに応答してタイミング信号を導出するクロック復元手段；前記反復するデータ信号から有効データを復元する、前記クロック復元手段を含む検出手段；２つのサブＭＵＸとほぼ同じ時間間隔の予め決められたの期間を有する受信時間スロット・ウィンド内で、前記受信手段および前記検出手段を許可する受信および検出トリガ手段；後に現れるサブＭＵＸまで前記検出手段を前記同期ワードの検出を禁止する禁止手段；前記受信トリガ手段を制御する制御手段であって、実質的におよそ１つのサブＭＵＸの期間を有し、前記後のサブＭＵＸ内で残りの信号を受信および検出するために、後で発生するサブＭＵＸと周期的に発生するように変更された受信時間スロット・ウィンドにおいて、受信および検出するための前記受信手段および前記検出手段を許可し、前記無線電話が受信する際に前記受信手段および前記検出手段を禁止する制御手段；および前記後に現れるサブＭＵＸの間に、許可され、前記無線電話が受信する際に禁止される前記自動利得制御；によって構成されることを特徴とする基地局。
１０．データ検出器およびクロック復元装置であって：受信時間スロットの特定のサブＭＵＸに配分されるデジタル・メッセージによって続けられるデジタル・ワード・フレーム同期パターンを有するデータ信号を受信する受信手段；特定のサブＭＵＸの間に、前記受信されたデータ信号において前期デジタル・データ・メッセージによって続けられる前記デジタル・ワード・フレーム同期パターンの終了を検出する検出手段；制限されたデータ出力を有する適応型データ・リミタであって：受信データ信号に応答して、プログラム可能に制御可能で、許可されると比較的短い時定数から比較的長い時定数に切り換え可能な時定数を提供する複数の時定数：前記フレーム同期パターンの終了が検出されると、前記適応型データ・リミッタの時定数を、前記比較的長い時定数に切り換える時定数許可手段；前記データ信号から復調された情報から構成される出力信号を提供する出力手段；前記出力手段に動作可能に結合されるコンデンサ手段；ＤＣ電圧で前記コンデンサ手段をバイアスするコンデンサ・バイアス手段であって：前記特定のサブＭＵＸの間に、データが予期される場合に、前記ＤＣ電圧と前記コンデンサ手段との間を動作可能に接続される抵抗を有する第１経路；データが予期されない場合に、前記ＤＣ電圧および前記コンデンサ手段から前記抵抗を切断する、スイッチング手段を有する第２経路；および前記制限データ出力を受信する入力を有するトラッキング位相同期ループ手段であって：受信データ信号に応答して、プログラム可能に制御可能で、許可されると、比較的狭い帯域幅から比較的広い帯域幅に切り換え可能なトラッキング帯域幅を提供する複数のトラッキング帯域幅；を有するトラッキング位相同期ループ手段；前記フレーム同期パターンの終了が検出されると、前記トラッキング位相同期手段の帯減幅を前記比較的広い帯域幅に切り換える帯域幅許可手段；および前記特定のサブＭＵＸの間に、データが予期される場合に、前記適応型データ・リミッタからの制限データ出力を前記トラッキング位相同期ループ手段の入力に結合する切り換え可能なゲート手段；によって構成されることを特徴とするデータ検出器およびクロック復元装置。