JPH0650883B2 - Demodulation circuit for DPSK modulation data - Google Patents
Demodulation circuit for DPSK modulation dataInfo
- Publication number
- JPH0650883B2 JPH0650883B2 JP14530386A JP14530386A JPH0650883B2 JP H0650883 B2 JPH0650883 B2 JP H0650883B2 JP 14530386 A JP14530386 A JP 14530386A JP 14530386 A JP14530386 A JP 14530386A JP H0650883 B2 JPH0650883 B2 JP H0650883B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- exclusive
- gate
- dpsk
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオフロッピーディスクに映像信号と重畳
して記録されるｉＤデータなどのＤＰＳＫ（Differenti
al Phase Shift Keying）変調された信号の復調回路
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to DPSK (Differentientication) such as iD data which is recorded on a video floppy disk by being superimposed with a video signal.
al Phase Shift Keying) The present invention relates to a demodulation circuit for a modulated signal.
従来の技術 以下、図面を参照しながら、従来のビデオフロッピーデ
ィスクにおけるＤＰＳＫ変調データの復調回路の一例に
ついて説明する。第３図は従来のＤＰＳＫ変調データの
復調回路の構成を示す回路図であり、第４図は各部の波
形を示すタイミング図である。2. Description of the Related Art An example of a demodulation circuit for DPSK modulated data in a conventional video floppy disk will be described below with reference to the drawings. FIG. 3 is a circuit diagram showing a configuration of a conventional demodulation circuit for DPSK modulated data, and FIG. 4 is a timing chart showing waveforms of respective parts.
ビデオフロッピーディスクの再生信号は増幅器，バンド
パスフィルタ，波形整形回路を含む信号処理回路１によ
り増幅され、ｉＤデータのキャリア成分１３fH（fH：水
平同期信号の周波数）を抜き出し、波形成形される（第
４図ａ）。電圧制御発振器２の出力ｂ（周波数２６
Ｈ）はインバータ３で反転され、第１のＤフリップフ
ロップ４により第４図ｃに示すように1/2分周される
（以下１３Ｈ∠０゜（＝１３Ｈの位相０゜の意味）
と記す）。この１３Ｈ∠０゜は第２のＤフリップフロ
ップ５で電圧制御発振器２の出力ｂによりラッチされ、
1/2分周された電圧制御発振器２の反転出力ｃより９０
゜遅延したｄ（以下１３Ｈ∠９０゜（＝１３Ｈの位
相９０゜の意味）と記す）がつくられる。ａ及びｃの各
信号は第１のエクスクルーシブオアゲート６に入力さ
れ、同期検波されて第４図ｅに示す信号が出力される。
この信号ｅはローパスフィルタ７及びコンパレータ８に
より第４図ｆのようになる。なお９は基準電源であり、
本例では電源電圧の1/2に設定されている。また前記波
形整形されたＤＰＳＫ変調データａ及び１３Ｈ∠９０
゜の信号ｄは第２のエクスクルーシブオアゲート１０に
入力され、第４図ｇに示す信号が出力される。この信号
ｇと前記コンパレータ８の出力が第３のエクスクルー
シブオアゲート１１に入力される（第４図ｈ）。この第
３のエクスクルーシブオアゲート１１の出力はループフ
ィルタ１２により平滑化され、位相エラー信号として電
圧制御発振記２に入力され、波形整形されたＤＰＳＫ変
調データａと位相が同期するように制御される。そし
て、コンパレータ８の出力が復調データとして取り出
される。なお、第４図は電圧制御発振器２の出力と入力
のＤＰＳＫ変調データの位相がずれた状態の波形を示し
ている。The reproduced signal of the video floppy disk is amplified by the signal processing circuit 1 including an amplifier, a bandpass filter, and a waveform shaping circuit, and the carrier component 13f H (f H : frequency of the horizontal synchronizing signal) of iD data is extracted and waveform shaped. (Fig. 4a). Output b of the voltage controlled oscillator 2 (frequency 26
H ) is inverted by the inverter 3 and divided by 1/2 by the first D flip-flop 4 as shown in FIG. 4c (hereinafter 13 H ∠0 ° (= phase 0 ° of 13 H )).
Note). This 13 H ∠0 ° is latched by the output b of the voltage controlled oscillator 2 in the second D flip-flop 5,
90 from the inverted output c of the voltage controlled oscillator 2 divided by 1/2
A delayed d (hereinafter referred to as 13 H ∠90 ° (= meaning phase 90 ° of 13 H )) is created. The signals a and c are input to the first exclusive OR gate 6 and are synchronously detected to output the signal shown in FIG. 4e.
This signal e becomes as shown in FIG. 4f by the low pass filter 7 and the comparator 8. In addition, 9 is a reference power source,
In this example, it is set to 1/2 of the power supply voltage. Further, the waveform-shaped DPSK modulated data a and 13 H ∠90
The signal d of ° is input to the second exclusive OR gate 10, and the signal shown in FIG. 4g is output. This signal g and the output of the comparator 8 are input to the third exclusive OR gate 11 (FIG. 4h). The output of the third exclusive OR gate 11 is smoothed by the loop filter 12 and input to the voltage controlled oscillator 2 as a phase error signal, and is controlled so that the phase is synchronized with the waveform-shaped DPSK modulation data a. . Then, the output of the comparator 8 is taken out as demodulated data. Note that FIG. 4 shows a waveform in a state where the output of the voltage controlled oscillator 2 and the input DPSK modulated data are out of phase.
発明が解決しようとする問題点 しかしながら、上記のような構成では、回路が複雑とな
るとともに、ディジタル回路とアナログ回路が混在する
ためにｉＣ化に適していないという問題点を有してい
た。Problems to be Solved by the Invention However, the above-described configuration has a problem in that the circuit becomes complicated and the digital circuit and the analog circuit are mixed, which is not suitable for iC conversion.
本発明は上記問題点に鑑み、回路構成を簡略化するとと
もに、ディジタル回路のみで構成することによりｉＣ化
に適したＤＰＳＫ変調データの復調回路を提供するもの
である。In view of the above problems, the present invention provides a demodulation circuit for DPSK-modulated data suitable for iC conversion by simplifying the circuit configuration and including only a digital circuit.
問題点を解決するための手段 上記問題点を解決するために本発明のＤＰＳＫデータの
復調回路は、基準信号を発生する電圧制御発振器と、こ
の電圧制御発振器からの基準信号でＤＰＳＫ変調された
入力信号をラッチするＤフリップフロップと、前記入力
信号と前記基準信号の排他的論理和をとる第１のエクス
クルーシブオアゲートと、前記Ｄフリップフロップの出
力と前記第１のエクスクルーシブオアゲートの出力との
排他的論理和をとる第２のエクスクルーシブオアゲート
と、前記第２のエクスクルーシブオアゲートの出力を平
滑化し前記電圧制御発振器の制御電圧を発生するループ
フィルタとを備えたものである。Means for Solving the Problems In order to solve the above problems, a DPSK data demodulation circuit according to the present invention includes a voltage-controlled oscillator that generates a reference signal, and an input that is DPSK-modulated by the reference signal from the voltage-controlled oscillator. A D flip-flop that latches a signal, a first exclusive OR gate that performs an exclusive OR of the input signal and the reference signal, and an exclusion of the output of the D flip-flop and the output of the first exclusive OR gate A second exclusive OR gate that performs logical OR is provided, and a loop filter that smoothes the output of the second exclusive OR gate and generates a control voltage of the voltage controlled oscillator.
作 用 本発明は上記した構成によって、回路構成が簡単になる
とともに、ディジタル回路のみで構成されるため、ｉＣ
化に非常に適した回路となる。Operation The present invention simplifies the circuit configuration by the above-described configuration, and since it is configured by only digital circuits, iC
It is a circuit that is very suitable for realization.
実施例 以下、本発明の実施例のＤＰＳＫ変調データの復調回路
について図面を参照しながら説明する。第１図は本発明
の一実施例の構成を示す回路図であり、第２図は各部の
波形を示すタイミング図である。Embodiment Hereinafter, a demodulation circuit for DPSK modulated data according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG. 2 is a timing diagram showing the waveform of each part.
ビデオフロッピーディスクの再生信号は増幅器，バンド
パスフィルター，波形成形回路を含む信号処理回路１に
より増幅され、ＤＰＳＫ変調されたｉＤデータのキャリ
ア成分（１３Ｈ）が抜き出され、波形整形出力Ａが得
られる。この整形出力Ａは電圧制御発振器１３の出力Ｂ
によりＤフリップフロップ１４でラッチされる。また波
形成形出力Ａと電圧制御発振器１３の出力Ｂは第１のエ
クスクルーシブオアゲート１５に入力され、この出力Ｄ
と前記Ｄフリップフロップ１４のＱ出力Ｃが第２のエク
スクルーシブオアゲート１６に入力され、排他的論理和
がとられ、第２図Ｅに示す出力が得られる。この第２の
エクスクルーシブオアゲート１６の出力Ｅはループフィ
ルタ１７により平滑化されて位相エラー信号として電圧
制御発振器１３に入力されてＤＰＳＫ変調データＡと電
圧制御発振器１３の出力Ｂの位相が同期するように発振
周波数が制御される。そしてＤフリップフロップ14のＱ
出力がＤＰＳＫ変調データの復調出力となる。この構成
により入力信号の位相が反転しても電圧制御発振器の発
振周波数が変動せず、正しくＤＰＳＫ変調データを復調
できる。The reproduced signal of the video floppy disk is amplified by the signal processing circuit 1 including an amplifier, a bandpass filter, and a waveform shaping circuit, and the carrier component (13 H ) of the DPSK-modulated iD data is extracted to obtain a waveform shaping output A. To be This shaped output A is the output B of the voltage controlled oscillator 13.
Is latched by the D flip-flop 14. Further, the waveform shaping output A and the output B of the voltage controlled oscillator 13 are input to the first exclusive OR gate 15, and the output D
And the Q output C of the D flip-flop 14 is input to the second exclusive OR gate 16, and the exclusive OR is taken to obtain the output shown in FIG. 2E. The output E of the second exclusive OR gate 16 is smoothed by the loop filter 17 and input to the voltage controlled oscillator 13 as a phase error signal so that the phase of the DPSK modulated data A and the output B of the voltage controlled oscillator 13 are synchronized. The oscillation frequency is controlled. And the Q of D flip-flop 14
The output becomes a demodulation output of DPSK modulated data. With this configuration, even if the phase of the input signal is inverted, the oscillation frequency of the voltage controlled oscillator does not change, and the DPSK modulated data can be demodulated correctly.
発明の効果 以上のように本発明によれば、回路構成が簡単になると
ともに、ディジタル回路のみで構成できるためｉＣ化に
適したＤＰＳＫ変調データの復調回路を実現することが
できるといったすぐれた効果を得ることができる。EFFECTS OF THE INVENTION As described above, according to the present invention, the circuit configuration is simplified, and since it can be configured only by a digital circuit, it is possible to realize a DPSK modulated data demodulation circuit suitable for iC conversion. Obtainable.
第１図は本発明のＤＰＳＫ変調データの復調回路の一実
施例を示す回路図、第２図は同回路の各部の波形を示す
タイミング図、第３図は従来のＤＰＳＫ変調データの復
調回路を示す回路図、第４図はその各部の波形を示すタ
イミング図である。 １３……電圧制御発振器、１４……Ｄフリップフロッ
プ、１５，１６……エクスクルーシブオアゲート、１７
……ループフィルタ。FIG. 1 is a circuit diagram showing an embodiment of a demodulation circuit for DPSK modulated data according to the present invention, FIG. 2 is a timing chart showing waveforms of respective parts of the circuit, and FIG. 3 is a demodulation circuit for conventional DPSK modulated data. The circuit diagram shown in FIG. 4 is a timing diagram showing the waveform of each part. 13 ... Voltage controlled oscillator, 14 ... D flip-flop, 15, 16 ... Exclusive OR gate, 17
...... Loop filter.
Claims (1)
の電圧制御発振器からの基準信号でＤＰＳＫ変調された
入力信号をラッチするＤフリップフロップと、前記入力
信号と前記基準信号の排他的論理和をとる第１のエクス
クルーシブオアゲートと、前記Ｄフリップフロップの出
力と前記第１のエクスクルーシブオアゲートの出力との
排他的論理和をとる第２のエクスクルーシブオアゲート
と、前記第２のエクスクルーシブオアゲートの出力を平
滑化し前記電圧制御発振器の制御電圧を発生するループ
フィルタとを備えたことを特徴とするＤＰＳＫ変調デー
タの復調回路。1. A voltage-controlled oscillator for generating a reference signal, a D flip-flop for latching an input signal DPSK-modulated by the reference signal from the voltage-controlled oscillator, an exclusive OR of the input signal and the reference signal. Of the first exclusive OR gate, a second exclusive OR gate that takes the exclusive OR of the output of the D flip-flop and the output of the first exclusive OR gate, and the second exclusive OR gate of A demodulation circuit for DPSK modulated data, comprising a loop filter for smoothing an output and generating a control voltage of the voltage controlled oscillator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14530386A JPH0650883B2 (en) | 1986-06-20 | 1986-06-20 | Demodulation circuit for DPSK modulation data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14530386A JPH0650883B2 (en) | 1986-06-20 | 1986-06-20 | Demodulation circuit for DPSK modulation data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632446A JPS632446A (en) | 1988-01-07 |
| JPH0650883B2 true JPH0650883B2 (en) | 1994-06-29 |
Family
ID=15382028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14530386A Expired - Fee Related JPH0650883B2 (en) | 1986-06-20 | 1986-06-20 | Demodulation circuit for DPSK modulation data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650883B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146807A (en) * | 1982-02-24 | 1983-09-01 | Sumitomo Special Metals Co Ltd | Measuring device of flatness |
| JPS58146808A (en) * | 1982-02-24 | 1983-09-01 | Sumitomo Special Metals Co Ltd | Device for measuring flatness |
| JPS58146806A (en) * | 1982-02-24 | 1983-09-01 | Sumitomo Special Metals Co Ltd | Measuring device of flatness |
| US5245484A (en) * | 1989-03-28 | 1993-09-14 | Asahi Kogaku Kogyo Kabushiki Kaisha | DPSK-demodulating apparatus |
-
1986
- 1986-06-20 JP JP14530386A patent/JPH0650883B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632446A (en) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650883B2 (en) | Demodulation circuit for DPSK modulation data | |
| JPS6058620B2 (en) | phase locked circuit | |
| JP2638791B2 (en) | Demodulator | |
| JPS6412156B2 (en) | ||
| JPH0722291B2 (en) | Demodulator for frequency modulated signal | |
| JPS6114578U (en) | color synchronization circuit | |
| EP0476922A2 (en) | Circuit for processing the frequency of a signal for a video cassette recorder | |
| JPS6022668Y2 (en) | AFC circuit | |
| JPS6043031U (en) | frequency converter | |
| JPS58136992U (en) | Motor phase servo circuit | |
| JPH0275846U (en) | ||
| JPS6090953U (en) | Frequency deviation modulator carrier signal generator | |
| JPS60108045U (en) | pulse shaping circuit | |
| JPS58169737U (en) | phase lock droop circuit | |
| JPS58169735U (en) | phase lock droop circuit | |
| JPS5873208A (en) | Modulator | |
| JPS588240U (en) | phase synchronized circuit | |
| JPH0275845U (en) | ||
| JPS60189155U (en) | Data clock regeneration circuit | |
| JPS62121843U (en) | ||
| JPS6032838U (en) | PLL circuit | |
| JPS5830341U (en) | PLL circuit | |
| JPS60145721U (en) | modulation circuit | |
| JPS60114442U (en) | Harmonic PLL oscillator | |
| JPS609311U (en) | PLL-PLL type demodulation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |