JPH06508730A - ビツトエラーの原位置を決定するための方法 - Google Patents

ビツトエラーの原位置を決定するための方法

Info

Publication number
JPH06508730A
JPH06508730A JP4511528A JP51152892A JPH06508730A JP H06508730 A JPH06508730 A JP H06508730A JP 4511528 A JP4511528 A JP 4511528A JP 51152892 A JP51152892 A JP 51152892A JP H06508730 A JPH06508730 A JP H06508730A
Authority
JP
Japan
Prior art keywords
data
bit error
cell
period length
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4511528A
Other languages
English (en)
Other versions
JP3203519B2 (ja
Inventor
アルワイラー、ハンス−ウエルナー
ウオルフ、アンドレアス
Original Assignee
テクトロニクス・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テクトロニクス・インコーポレイテッド filed Critical テクトロニクス・インコーポレイテッド
Publication of JPH06508730A publication Critical patent/JPH06508730A/ja
Application granted granted Critical
Publication of JP3203519B2 publication Critical patent/JP3203519B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Error Detection And Correction (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ピントエラーの原位置を決定するための方法最近の通信技術ではディジタルデー タが、データ源からデータ受信器に供給すべきデータストリームを成している。
これは一般に、データストリームがその伝送の間に外部の擾乱影響にさらされて いる電気的または光学的導線を介して行われる。これらの擾乱影響はデータスト リームのなかで個々のデータ(ビット)を確率的または確定的に誤らせるので、 受信されるデータストリームは相応の確率的または確定的なビットエラーを伴っ ている。
最近の伝送システムはしばしば中間区間を有し、それを介してデータ源から到来 するデータストリームが伝送区間に供給される。データストリームはデータ保護 の理由から伝送区間に入る前にスクランブラのなかで予め定められた規則に従っ て既知の周期長さをもってスクランブルされ、また伝送区間から出た後にデスク ランブラのなかで予め定められた規則に従ってデスクランブルされる。それによ りさらにデータストリームのなかで多数の等しいデータの連続する生起が回避さ れ、このことは伝送すべきデータストリームの高い定常成分に通じ、またデータ 伝送のための導線のなかにシステム構成要素(たとえば増幅器)を使用する際に 定常成分に対するそれらの比較的望ましくない伝送特性に基づいて伝送品質を低 下するであろう。
スクランブルまたはデスクランブルは基本的に、スクランブル後に生起するビッ トエラーは既知の周期長さをもって多重化されて、またスクランブル前に生起す るビットエラーは多重化されずに、伝送区間から出るデスクランブルされたデー タストリームのなかに含まれているように実行される。
本発明の課題は、ビットエラーの原位置を決定するための方法であって、実行お よび評価のための費用がわずかですむ点で優れており、またそれにもかかわらず ビットエラーの原位置の正確かつ簡単な決定を許す方法を提供することにある。
この課題は、本発明によれば、データ源から到来して少なくとも1つの中間区間 および少なくとも1つの伝送区間を介してデータ受信器に到達するデータストリ ームのなかのビットエラーの原位置を決定するための方法において、スクランブ ル後に生起するビットエラーは既知の周期長さをもって多重化されて、またスク ランブル前に生起するピントエラーは多重化されずに、デスクランブルされたデ ータストリームのなかに含まれるように、データストリームが伝送区間に入る前 に既知の周期長さをもって予め定められた規則に従ってスクランブルされ、また 伝送区間から出た後に相応の規則に従ってデスクランブルされ、データ源側でデ ータストリームにより検査データが送信され、受信された検査データからデスク ランブルされたデータストリームのなかに含まれているビットエラーの評価のも とにビットエラー関数が得られ、ピントエラー関数の部分片ごとの評価によりそ の周期長さが決定され、その際にそれぞれ評価された部分片長さが少なくとも単 一の既知の周期長さに一致し、また既知の周期長さとそれぞれ評価された部分片 の周期長さとの比較により、原位置が伝送区間のなかに位置するか中間区間のな かに位置するかが確認されることを特徴とするビットエラーの原位置を決定する ための方法により解決される。その際に中間区間および伝送区間の順序はどちら が先でもよい。
本発明は、なかんずく、伝送区間のなかで生ずるビットエラーがデスクランブラ 特有の周期をもって受信されたデータストリームのなかに生起し、またこの周期 長さがビットエラー関数から決定可能であるという認識に基づいている。それに よって本発明による方法の利点は、通常使用されるスクランブラまたはデスクラ ンブラモジュールの特性(周期性)がデータ源とデータ受信器との間に存在する 接続を検査するために利用されることにある。すなわち通常のスクランブラまた はデスクランブラに対しては、スクランブル前に生起するビットエラーはデスク ランブル後に多重化されずにデータストリームのなかに含まれており、他方にお いてスクランブル後に、すなわち伝送区間で生起するビットエラーは既知の周期 をもって多重化されることが特性的である。デスクランブラの規則により予め定 められた既知の周期長さとの比較により簡単な仕方で、エラー位置が伝送区間の なかに位置するか(この場合にはビットエラーは少なくとも部分的にデスクラン ブラ特有の周期をもって生起する)、中間区間のなかに位置するかが確認される 。
データストリームがそれぞれセルヘッドおよびセル利用領域を有するデータセル から成っており、またセルヘッド内のビットエラーを補正するための装置を有す る中間区間を介して接続されている少なくとも2つの伝送区間を介して伝送され る伝送システム内で、エラー位置を決定するための本発明による方法の有利な実 施態様では、検査データがデータ源側で送信される検査セルのなかに書込まれ、 セルヘッドが少なくとも、既知の周期長さとそれぞれ評価された部分片の周期長 さとの比較から、原位置が伝送区間の1つに位置することが確認されるときに、 ビットエラーに関して検査され、またセルヘッド内の少な(とも1つのビットエ ラーを認識する際には原位置がデータ受信器に近い伝送区間のなかに位置するも のとして、またエラーのないセルヘッドの際にはデータ受信器に遠い伝送区間の なかに位置するものとして確認される。
それによって本発明による方法は、異なった端末装置(たとえば電話、ファック ス装置)のデータ仲介が異tったデータ伝送速度(ビットレート)でセル状に構 造化されたデータストリームにより可能にされるいわゆる広帯域l5DN(ディ ジタル総合サービス網)に応用するためにも特に適している。このB−ISDN システムでは、デスクランブルの後に、スクランブル後に生起したビットエラー は既知の周期長さをもって多重化されて、またスクランブル前に生起したビット エラーは多重化されずにデータストリームのなかに含まれているように動作する 標準的なスクランブラまたはデスクランブラが使用される。いわゆる仲介装置は スクランブルされないデータストリームをそれぞれ選択された後続の別の伝送区 間に伝達し、またその際にビットエラーに関してそのつどのセルヘッドの検査を 行う、認識されたビットエラーの形式に応じて、エラーのあるセルヘッドを有す るデータセルが別の仲介装置により排除され、もしくはそれらのセルヘッドが補 正される。それによって本発明による方法によりシステム特をの構造の利用のも とに比較的わずかな経費で、ビットエラーの原位置が中間区間(たとえば仲介装 置)のなかに位置するか、または伝送区間のなか(および場合によってはどちら のなか)に位置するかが決定され得る。
ピントエラー関数を評価する後続の処理プロセッサの速度への要求を顧慮して有 利な本発明の実施態様では、ビットエラー関数は予め定められたクラス長さを有 するクラスに分類するために分割され、また周期長さが分類されたビットエラー 関数から決定される。
必要な経費および結果の一義性に関して特に有利な本発明による方法の実施態様 によれば、周期長さはピントエラー関数または分類されたビットエラー関数の自 己相関により決定される。
結果の一義性およびビットエラー関数のそれぞれ評価すべき部分片の長さに関し て、従ってまた処理速度に関して有利な本発明による方法の実施態様によれば、 周期長さはピントエラー関数または分類されたビットエラー関数のラプラスまた はZ変換により決定される。
ラプラスまたはZ変換の評価はさらに、ラプラスまたは2変換の像範囲内のjω 軸に関する特異の極位1に応じて、ビットエラー関数の生起または減衰挙動の評 価を可能にする。
本発明による方法の計算費用にドして有利な実施態様によれば、周期長さはビッ トエラー関数または分類されたビットエラー関数のフーリエ変換により決定され る。
本発明による方法の別の有利な実施態様によれば、2つのピントエラー関数また は分類されたビットエラー関数が相互相関をめられる。このことは2つのビット エラー関数をそれらの相互関係に関して検査することを可能にする。
本発明による方法の別の有利な実施態様によれば、検査データとして2・ −m 系列の形態の乱数列が使用される。
m系列は特別な乱数列であり、またその際立った極大を有する相互または自己相 関関数に基づいてビットエラー関数の周期性を決定するため、またビットエラー 数を決定するために特に良好に通している。すなわち2n−m系列と誤った2n ゛m系列との間の相互相関関数の極大は一義的に誤ったビットの数の関数として 減少する。
たとえば文献「半導体回路技術」、ティーツェ・シェンク共著、1980年・第 509〜512頁に記載されている2・ −m系列は困難なしに簡単な回路によ り発生可能である1m系列の詳細な数学的記述はたとえば「エラー補正およびエ ラー認識のためのコード化」スウォポダ著、オルデンブール出版、1973年、 第13L132頁に記載されている。このような目的に対する検査データとして 2’ −m系列の使用および相互相関による検査データの評価はドイツ特許出願 第4110439.0号および第4012850.4号明細書に詳細に記載され ている。
計算技術的および回路技術的な経費を顧慮して、本発明による方法を実施するた め、検査データとして2’ −m系列を使用すると特に有利であることが判明し ている。
本発明による方法の別の有利な実施態様では、伝送システムを作動データストリ ームから切り離す必要なしに、伝送システムのなかで検査の間に引き続き利用デ ータが伝送され、またそれによってビットエラーの原位置に関する指示が行われ 得るように、検査データがデータ源側で送り出される利用データストリームのな かに挿入される。
本発明の好適な実施例を以下に図面により一層詳細に説明する。
第1図は本発明による方法が応用される伝送システム、第2図は伝送システムの なかのデータストリームの構成、第3図は伝送システムの仲介装置、 第4図はスクランブラの構成、 第5図はデスクランブラの構成、 第6図はセル利用領域の詳細図、 第7図は検査データ列の相互相関関数、第8図はエラーのあるデータストリーム の評価、第9図はビットエラー関数の離散的な自己相関関数、第10図はビット エラー関数のラプラス変換、第11図はビットエラー関数の離散的なフーリエ変 換、第12図は本発明の方法により評価されたビットエラー関数から原位置を決 定する過程を示す概要図である。
第1図には、データf11、スクランブラ2、第1の伝送区間3、デスクランブ ラ4、中間区間5、スクランブラ6、別の伝送区間7およびデスクランブラ8を 有するディジクルデータストリームに対する伝送システムが示されている。デス クランブラ8によりデスクランプされたデータはデータ受信器9に到達する。中 間区間5は後で第3図で一層詳細に説明する仲介装置VAとして構成されている 。
仲介装置VAおよび伝送区間3および7を介してデータ源1およびデータ受信器 9がデータの仲介のために互いに接続されている。仲介装置VAは同様にして、 第1図中に破線で示されているように、別のデータslOとデータ受信器9また は別のデータ受信器11との間の接続を形成し得る。以下では、仲介装置1IV Aがデータ源lとデータ受信器9との間でデータストリームDSを伝送するため の両者の間の接続(以下ではチャネルlと呼ばれる)を構成していることから出 発し、その際にこのチャネルlが以下でビットエラーの原理Iに関して検査され るものとする。伝送区間3および7または中間区間5 (VA)のなかでデータ ストリームDSに作用する擾乱影響はデータストリームDSの個りの個所に2進 データのエラー(以下ではビットエラーと呼ばれる)を生じさせ、それによりデ ータ受信器9がエラーのあるデータストリームDS’を受ける。以下の説明では 、理想的なデータ源lおよび理想的なデータ受信器9から出発し、従って、実際 の状況に電 はぼ相応して、これらに起因するエラーは無視し得るものとする。
第2図には、検査されるシステムのなかで仲介装置VA(第1図)を介して流れ るデータストリームDの構成が示されている。データストリームDは多数のデー タセル20−1ないし20−nから成っており、その際に各データセルはアドレ ス指定および制御データを含むセルへラドZK−1ないしZK−nおよびそれぞ れセル利用領域ZN−1ないしZN−nがら成っている。データストリームDは 、データIllから送り出されまたデータ受信器9(第1図)に対して定められ ているデータセルに1とならんで、他のデータ源から到来しまたは他のデータ受 信器に対して定められている別のデータセルに2、K3およびに4を含んでいる 。
データ受信器9に対して定められておりデータ1111から送り出されたデータ セルに1および別のデータセルに2は第2図中にデータストリームDの下側に示 されている。仲介装fiVA (111図)はデータtillからのデータセル に1をデータ受信器9ヘチヤネルlを介して仲介し、従ってデータセルに1は第 1図中に示されているデータストリームDSを形成する。データストリームDお よびDSのなかに、伝送システムの100%ではない利用率に基づいて個々の加 入者(データ源/データ受信器)の伝送レートの同期化のために用いられる空セ ルLZが含まれている。このような空セルLZは、データslの一定の刺激する データの形態の検査セルTZにより1換され得る。検査セルTZのデータ内容は 、それによりビットエラーの一義的な検出が可能にされているように決められて いる。この測定構成は″“トランスペアレント−カット−スルー−モード”と呼 ばれる。このモードでは、検査すべきチャネル1が切り離されなくてよいように 、検査セルは利用セルのストリームのなかに結び入れられている。
他の標準測定構成では検査すべきチャネルはその他のトラフィックから切り離さ れ、また伝送装置が検査すべきチャネル上で検査および空セルによっての6刺激 される。
第3図には仲介装置VAの構成が詳細に示されている。入力端E1に、データs 1から到来するデータセルKl(ハツチングして示されている)が空セルLZと 混合されて与えられている。空セルLZは、後続のメモリSPIの容量を減する ため、データストリームから除去される。残留するデータセル(第3図中にハツ チングして示されている)はメモリSPIのなかに爾後の処理まで書込まれる。
メモリSPIのなかにデータセルストリームを一時記憶し、また読出し後に空セ ルを挿入することにより、特定の限界のなかで仲介装置VAの入力と出力との間 の位相差およびビットレート差が許容され得る。爾後処理のためにデータセルは 次々とメモリSPIから読出され、そのセルヘッドがエラーに関して検査され、 また場合によっては補正される。この検査はたとえば、セルヘッドのなかに含ま れており、またセルヘッドの内容から導き出されるコントロールワード(たとえ ばセルヘッドの最初の4つのバイトから成る)により行われる。セルヘッドのこ の評価および補正はたとえばCCITT(国際電信電話諮問委員会)コレクシ四 ン、1990年、第134〜137頁に記載されている。セルヘッドが補正可能 でないデータセルはその後の仲介から除外される。この仕方で、エラーのないセ ルヘッドを有するデータセルのみが仲介装置VAを通過して出力端A3に到達す る。第3図中に暗示的に示されているスイッチは、入力端E1または入力端E2 をたとえば別のデータ受信器11(第1図)に対する出力端A4と接続する可能 性を示している。
第4図には第1図のスクランブラ2または6の簡単化された変形例が詳細図で示 されている。スクランブラ2.6はに個のレジスタを有するシフトレジスタSR 1から成っており、その際にレジスタ(K−1)およびKの出力端は帰還結合点 PIおよびP2として排他的オアゲートEXOR1の入力端に導かれており、そ の出力端は別の排他的オアゲートEXOR2の入力端に導かれている。上記の別 の排他的オアゲートEXOR2の別の入力端は個々のビットのデータストリーム を与えられる。上記の別の排他的オアゲートExoR2の出力端はシフトレジス タSRIの最初のレジスタの入力側に接続されており、また同時にスクランブラ 2.6の出力端を成しており、そこからスクランブルされた列B (n)が取り 出され得る。スクランブラはそれによって入力側で入力列A (n)に与えられ ている2進データを予め定められた規則に従ってスクランブルし、その際に規則 の周期は帰還結合点PIおよびP2により決定されている。
第5図には、入力側に2進データのスクランブルされた列B (n)を与えられ ている第1図のデスクランブラ4または8の簡単化された変形例が示されている 。
デスクランブラ4は同じくに個のレジスタを有するシフトレジスタSR2がら成 っており、その際に第4図と同様にレジスタ(K−1)およびKの出力端は帰還 結合点PLおよびP2として排他的オアゲートEXoR3の入力端に接続されて いる。排他的オアゲートEXOR3の出力端は別の排他的オアゲートEXoR4 の入力端に接続されており、この排他的オアゲートEXOR4は入力側にさらに スクランブルされたデータ列B (n)を与えられている。排他的オアゲートE XOR4の出力側から、エラーなしの伝送の際には第4図の人力データ列A ( n)に−敗するデスクランブルされたデータ列C(n)が取り出され得る。デス クランブラ4はこうして第4図によるスクランブラの規則に一敗する規則による デスクランブルを実行する。このことは帰還結合点p1およびP2としての同一 のレジスタ(K−1)およびKの選択により示されている。
第4図に示されているスクランブラに対して特徴的なことは、入力データ列A( n)のなかに含まれている個々のビットエラーが出力データ列B (n)のなか に多重化されて生起すること、詳細には、スクランブラの周期により、すなわち 帰還結合点P1およびP2の位置により決定され、従ってまた予め知られている 周M(すなわちビットの数で測られた間隔)をもって生起することである。同じ く、入力側に与えられている個々のビットエラーが何回多重化されるかは予め知 られている。第4図によるいまの例では、周期はに+1ビツトの長さである。入 力側に与えられている個々のビットエラーは出力側のデータ列B (n)のなか で3回生起するであろう、初回に入力側に与えられているビットエラーはレジス タlへの書込みの際にすぐに生起する。なぜならば、同時に排他的オアゲートE XOR2の出力側から出力データ列B (n)が取り出されるからである。2つ の帰還結合点P1およびP2により個々のビットエラーはレジスタ(K−1)ま たはKの到達の際に新たに帰還結合され、また、偶然に入力側の排他的オア演算 によりビットエラーの相殺が行われないかぎり、出力データ列B (n)のなか に書込まれる。しかし、上記の偶然の相殺は統計的に無視可能な数の場合にしか 生起しないので、高い統計的確率をもって入力端に与えられている個々のピント エラーは相応に多重化されて出力信号B (n)のなかに生起する。
同しことが第5図に示されているデスクランブラ4にもほぼ当てはまる。この場 合の特殊性は、デスクランブラ4が相応の規則(帰還結合点P1、P2)に基づ いて、入力端で第4図によるスクランブラ2に与えられている個々のビットエラ ーが第5図によるデスクランブラの出力信号C(n)のなかにも再び単独にしか 生起しないようにすることである。第4図と結び付けて説明した周期的な多重化 はそれによって補償される。しかし、入力側に(すなわち信号B (n)のなか に)与えられている個々のピントエラーはデスクランブラ4のなかで前記の原理 により相応に多重化され(この例では3回)、また規則に対して特徴的な多項式 およびその周期長さに従って相応にしばしばデスクランブラ4の出力データ列C (n)のなかに生起する。この多項式は一般に式x’+x’−’ ・・・十X1 +1により表される。その際にビットエラー多重化は、多重化されたビットエラ ーが相対的間隔K、(K−1)およびlでのビットエラー列により特徴化されて いるように、帰還結合点に従って行われる。
いまや、セル状に構造化されたデータストリームををする1つの例により、ビッ トエラーの原位置を決定するための方法の応用を説明する。その際に本方法は基 本的にセル状に構造化されていないデータストリームにも応用可能である。
第6図には第2図によるデータセル20−nのセル利用領域ZN−nが詳細図で 示されている。セル利用領域ZN−nは12の個別領域から成っており、その際 に各個別領域は32ビツトの長さを有するので、セル利用領域全体は384ビ7 ト(48バイト)を含んでいる。データセルは検査セルTZとして構成されてお り、その際に各個別領域は25−m系列を含んでいる0M系列は特別な乱数列で あり、その一般的な記述およびその発生はたとえば「自律的な帰還結合されたシ フトレジスタの代数的モデルおよび三路−帰還結合の解析jゲプハルト著、学位 論文、電気技術学部、アーヘン工業大学、1983年に記載されている。
このような検査セルはデータ1lll(第1図)からデータストリームDSのな かに空セルLZの代わりに挿入される(またはシステムのレリーズの際には専ら 空セルと混合されて送られる)、データ受信器9のなかで受信された25−m系 列を有する各領域は予め知られている目標2’ −m系列との相互相関をめられ る。
第7図にはこのような相互相関の結果が関数KKF (m)として示されている 。
極大の位置りは領域の値を決定し、また極大の高さMは目標m系列との類似性を 決定する。1つのデータストリームのなかの検査セルのこのfi認および評価は ドイツ特許出願箱4012850.4号明細書に詳細に記載されている。極大の 一義性はいまの例では領域あたり7つまでのビットエラー、すなわちデータセル あたり84までのビットエラーの受け入れを可能にする。
第8図には、単一のビットエラーBFを含んでおり、従ってまた符号DS’を付 されている第1図のデータストリームDAが示されている。検査セルTZとして 構成されているそのつどのデータセル20− (n−2)および20− (n− 1)のなかでそれぞれ4つのビットエラーBFがそのつどの原検査セルとの比較 により検出されている。正しく伝送されたビットへの零(0)の対応付けおよび エラーを伴って伝送されたビットへの1(1)の対応付けにより、第8図の第2 行に示されている二値の単極性のビットエラー間数e (n)が得られる。ビッ トエラー関数e (n)が第8図の第3行に示されているクラス幅KLt−存す る個々のクラスのなかにまとめられるならば、第8図の第4行に示されている時 間的経過を有する分類されたビットエラー関数err(n)が生ずる。その際に それぞれクラス幅KLO間に生起するビットエラーは加算され、また加算結果が 後続のクラス幅KLの開始まで維持される0分類により、処理すべきデータ量が ビットエラー関数e (n)にくらべて顕著に減ぜられ、従って後続のプロセス への費用および速度要求が減ぜられる。
検査セルTZの1つの領域のなかに含まれている2’−m系列の相応の目標系列 との第7図に示されている相互相関間数KKF (m)の高さMはこの領域のな かに含まれているピントエラーの数に対する尺度である。このようにして特に有 利に既にそれぞれ32ピント線(そのつどの個別領域幅)のクラス幅を存する分 類されたピントエラー関数err(n)が得られる。
以下の例では簡単化して、データストリームDSのなかに個別のビットエラーが 生起しているものと仮定する。
さらに先ず、個別のビットエラーがスクランブルされたセルストリームのなかに 、すなわちたとえば伝送区間7(第1図)に生起しているものとして出発する。
このビットエラーはデスクランブルされたデータストリームDSのなかに形態e rr (n) −(0,1,2,0,0,1,O,0,0,0,1,2,0,0 ,1゜0、0. 0)をひき起こす第8図中に第4行に示されている分類された エラー関数err(n)をひき起こしている。既にビットエラー関数e (n) から認識可能なように、個別のビットエラーは受信されたデータストリームDS ′のなかに9の周期性(ビット長さ)を有する8つのビットエラーをひき起こす 、すなわち個別のビットエラーがスクランブラにより8重化される。スクランブ ラは、従ってまたデスクランブラも、この例では8つの帰還結合点により第4図 の場合よりも複雑に作動している0分類されたビットエラー関数err(n)は 続いて自己相関関数をめられる。
第9図は分類されたビットエラー間数err(n)の自己相関間数AKF (m )を示し、またビットエラー関数e (n)の周期長さに関する有意義な指示を 与える。変数mは相関関数の相対的な(ピント)間隔を示す、自己相関関数AK F (m)はm=0における主極大とm=−9またはm=9における対称な副極 大とを有する。主極大への副極大の間隔aの大きさはピントエラー関数e (n )のl1TtJ]長さNに対する尺度である。いまの場合にはN=9である。
ビットエラー関数e (n)の周期長さをめる別の可能性はラプラス変換の評価 である。ビットエラー関数e (n)は指数関数により近似され、従ってまた数 値的に簡単な仕方でラプラス変換が決定され得る。
第10図には、専ら極および零位置がラプラス変換の像範囲内に生起することが 示されている。像範囲内のラプラス変換の評価は、探索範囲として理解すること ができ、またその位!が式 %式% から予め定められている周波数帯のなかで行われる。ここでNvはスクランブラ またはデスクランブラに対する規則に基づいて知られている周期長さを意味する 。
いまの例ではNv=9により探索範囲はω、 =−0,7およびω!=0.7に 位置している。この探索範囲内に極位置が存在するならば、ビットエラー関数e (n)はこの周波数範囲内に、スクランブルされたデータストリームに作用した ビットエラーに対して特徴的であるスペクトル成分を有する。
Z変換は変換された像範囲を有する離散化されたラプラス変換であるので(たと えばクレス・イルマー共著「応用ステム理論」オルデンプール出版、ミュンヘン 、ウィーン、1990年を参照)、これはビットエラー関数e (n)の周期長 さを決定するための等しい結果を与える。
ビットエラー間数e (n)の周期長さNを決定するための別の可能性はフーリ エ変換である。第11図には、ラプラス変換の特別な場合とみなされる(オツト ー フエリンガー著「ラプラスおよびフーリエ変換」第5版、1990年、第1 83頁以降を参照)11!敗的フーリエ変換Err(ω)の結果が示されている 0分類されたピントエラー関数err(n)はこのために4重に走査された。第 11図には、特徴的な円周波数ω=0.7、従ってまた周期長さN=2z/ωが 分類されたビットエラー関数err(n)の4つの検査された周期(すなわちス クランブルされたデータストリームのなかの2つの個別のエラー)以後に初めて 有意義であることが示されている。従って、フーリエ変換は周期的に生起するピ ントエラーを予想する際に特に考慮に値する。
前記のように少なくとも本方法の1つによりビットエラー間数e (n)の周期 長さNが決定された後に、第12図のようにこの周期長さNと予め知られている 周期長さN、との簡単な比較により原位置が中間区間に位置するか伝送区間に位 置するかが決定される。すなわち関係式N≠Nvが成り立つならば(個々のビッ トエラーの頻繁な非周期的な生起)、原位置は中間区間5のなかに見い出される 。
中間区間5のなかで生起したエラーはスクランブラ6(第1図)により先ず多重 化され、続いてデスクランブラ8により(第4図および第5図と結び付けて詳細 に説明したように)この多重化が再び取り消される。
関係式N=N、が成り立つならば、単一の伝送区間、たとえば伝送区間7(第1 図)においてエラー位置が同しく既に完全に決定されている。しかし、中間区間 5が2つの伝送区間3.7の間に挿入されているならば、続いて、そのつどの。
エラー関数e (n)を形成する検査セルTZのセルヘッドが同しくエラーを有 するか否かを検査する必要がある。このことは、第3図と結び付けて詳細に説明 したセルヘンド内のエラー検査により簡単な仕方で可能である。統計的にセルヘ ッドおよびセル利用領域が等しく擾乱影響にさらされていることから出発し得る ので、エラーを有するセルヘッドは、原位置が中間区間の後に対応付けられてい るデータ受信器に近い伝送区間7(第1図)のなかに位置することを決定する。
第3図と結び付けて詳細に説明したように、仲介装置VA(中間区間5)は正し いセルヘッドを有するデータセルのみをその出力端に出力するので、エラーを有 するセルヘッドは伝送区間7の間のエラー影響を指示する。それに対してセルヘ ッドがエラーなしであれば、エラー位置は伝送区間3のなかに見い出される。な ぜならば、最初にセルヘッドおよびセル利用領域を変更した擾乱影響はエラーを 有する利用領域にのみ現れ、これは既に利用領域のエラーを有する状態での中間 区間5を通過した証拠になるからである。
第1図 第2図 第3図 第4図 第6図 二 領域1−−ニーー領I!12 −一一一 領域3−第7図 第8図 +11111111111111111111第9図 第10図 e 帰位置 第11図 第12図 国際調査報告

Claims (10)

    【特許請求の範囲】
  1. 1.データ源(1)から到来して少なくとも1つの中間区間を(5)および少な くとも1つの伝送区間(7)を介してデータ受信器(9)に到達するデータスト リーム(DS)のなかのビットエラ−(BF)の原位置を決定するための方法に おいて、スクランブル後に生起するビットエラ−(BF)は既知の周期長さ(N v)をもって多重化されて、またスクランブル前に生起するビットエラ−(BF )は多重化されずに、デスクランブルされたデータストリーム(DS′)のなか に含まれているように、データストリーム(DS)が伝送区間(7)に入る前に 既知の同期長さ(Nv)をもって予め定められた規則に従ってスクランブルされ 、また伝送区間(7)から出た後に相応の規則に従ってデスクランブルされ、デ ータ源側でデータストリーム(DS)により検査データが送信され、受信された 検査データからデスクランブルされたデータストリーム(DS′)のなかに含ま れているビットエラ−(BF)の評価のもとにビットエラー関数(c(n))が 得られ、ピットエラー関数(e(n))の部分片ごとの評価によりその周期長さ (N)が決定され、その際にそれぞれ評価された部分片長さが少なくとも単一の 既知の周期長さ(Nv)に一致し、また既知の周期長さ(Nv)とそれぞれ坪価 された部分片の周期長さ(N)との比較により、原位置が伝送区間(7)のなか に位置するか中間区間(5)のなかに位置するかが確認されることを特徴とする ビットエラーの原位置を決定するための方法。
  2. 2.データストリーム(DS)がそれぞれセルヘッド(ZK−1…ZK−n)お よびセル利用領域(ZN−1…ZN−n)を有するデータセル(K1)から成っ ており、中間区間(AV)がセルヘッド(ZK−1…ZK−n)内のビットエラ −(BF)を補正するための装置を含んでおり、中間区間(AV)の前に別の伝 送区間(3)が対応付けられており、またデータストリーム(DS)が各伝送区 間(3、7)のなかでスクランブルされているデータ伝送システムのなかでビッ トエラ−(BF)の原位置を決定するための方法において、検査データがデータ 源側で送信される検査セル(TZ)のなかに書込まれ、セルヘッド(ZK−1… ZK−n)が少なくとも、既知の周期長さ(Nv)とそれぞれ評価された部分片 の周期長さ(N)との比較から、原位置が伝送区間(3、7)の1つに位置する ことが確認されるときに、ビットエラーに関して検査され、またセルヘッド(Z K−1…ZK−n)内の少なくとも1つのビットエラ−(BF)を認識する際に は原位置がデータ受信器に近い伝送区間(7)のなかに位置するものとして、ま たエラーのないセルヘッドの際にはデータ受信器に遠い伝送区間(3)のなかに 位置するものとして確認されることを特徴とする請求の範囲1記載の方法。
  3. 3.ビットエラー関数(e(n))が予め定められたクラス長さ(KL)を存す るクラスに分類するため分割され、また周期長さ(N)が分類されたビットエラ ー関数(err(n))から決定されることを特徴とする請求の範囲1または2 記載の方法。
  4. 4.周期長さ(N)がビットエラー関数(e(n))または分類されたビットエ ラー関数(err(n))の自己相関により決定されることを特徴とする請求の 範囲1ないし3の1つに記載の方法。
  5. 5.周期長さ(N)がピットエラー関数(e(n))または分類されたビットエ ラー間数(err(n))のラプラスまたはZ変換により決定されることを特徴 とする請求の範囲1ないし3の1つに記載の方法。
  6. 6.周期長さ(N)がビットエラー関数(e(n))または分類されたビットエ ラー関数(err(n))のフーリエ変換により決定されることを特徴とする請 求の範囲1ないし3の1つに記載の方法。
  7. 7.2つのピットエラー関数(c(n))または分類されたビットエラー関数( err(n))が相互相関を求められることを特徴とする請求の範囲1ないし6 の1つに記載の方法。
  8. 8.検査データとして2n−m系列の形態の乱数列が使用されることを特徴とす る請求の範囲1ないし7の1つに記載の方法。
  9. 9.検査データとして25−m系列が使用されることを特徴とする請求の範囲8 記載の方法。
  10. 10.検査データがデータ源側で送り出される利用データストリーム(DS)の なかに挿入されることを特徴とする請求の範囲1ないし9の1つに記載の方法。
JP51152892A 1991-06-26 1992-05-12 ビツトエラーの原位置を決定するための方法 Expired - Fee Related JP3203519B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4121478A DE4121478A1 (de) 1991-06-26 1991-06-26 Verfahren zum bestimmen des ursprungsortes von bitfehlern
DE4121478.1 1991-06-26
PCT/DE1992/000395 WO1993000760A1 (de) 1991-06-26 1992-05-12 Verfahren zum bestimmen des ursprungsortes von bitfehlern

Publications (2)

Publication Number Publication Date
JPH06508730A true JPH06508730A (ja) 1994-09-29
JP3203519B2 JP3203519B2 (ja) 2001-08-27

Family

ID=6435013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51152892A Expired - Fee Related JP3203519B2 (ja) 1991-06-26 1992-05-12 ビツトエラーの原位置を決定するための方法

Country Status (9)

Country Link
US (1) US5499339A (ja)
EP (1) EP0591231B1 (ja)
JP (1) JP3203519B2 (ja)
AT (1) ATE147563T1 (ja)
AU (1) AU652825B2 (ja)
CA (1) CA2112462A1 (ja)
DE (2) DE4121478A1 (ja)
NO (1) NO934813L (ja)
WO (1) WO1993000760A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519830A (en) * 1993-06-10 1996-05-21 Adc Telecommunications, Inc. Point-to-multipoint performance monitoring and failure isolation system
US6334219B1 (en) 1994-09-26 2001-12-25 Adc Telecommunications Inc. Channel selection for a hybrid fiber coax network
US7280564B1 (en) 1995-02-06 2007-10-09 Adc Telecommunications, Inc. Synchronization techniques in multipoint-to-point communication using orthgonal frequency division multiplexing
USRE42236E1 (en) 1995-02-06 2011-03-22 Adc Telecommunications, Inc. Multiuse subcarriers in multipoint-to-point communication using orthogonal frequency division multiplexing
US6862701B2 (en) 2001-03-06 2005-03-01 Agilent Technologies, Inc. Data communication system with self-test facility

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3004767B1 (de) * 1980-02-08 1981-05-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kombinierten UEberwachung und Fehlerortung in UEbertragungsstrecken duer digitale Signale und Anordnung zur Duchfuehrung des Verfahrens
EP0094902A3 (de) * 1982-05-14 1985-11-27 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH Verfahren zum Lokalisieren von Fehlerquellen in digitalen Systemen und Scrambler/Descrambler zur Ausführung des Verfahrens
DE3908942C2 (de) * 1989-03-18 1997-01-09 Daimler Benz Aerospace Ag Verfahren zur Bestimmung der Kanalstoßantwort eines Übertragungskanals
DE4012820A1 (de) * 1990-04-21 1991-10-24 Behr Gmbh & Co Waermetauscher
JP3035790B2 (ja) * 1991-03-27 2000-04-24 テクトロニクス・インコーポレイテッド 電気導線の伝送特性を求めるための方法

Also Published As

Publication number Publication date
US5499339A (en) 1996-03-12
NO934813D0 (no) 1993-12-23
NO934813L (no) 1993-12-23
JP3203519B2 (ja) 2001-08-27
CA2112462A1 (en) 1993-01-07
DE4121478A1 (de) 1993-01-14
ATE147563T1 (de) 1997-01-15
DE59207859D1 (de) 1997-02-20
EP0591231B1 (de) 1997-01-08
WO1993000760A1 (de) 1993-01-07
AU652825B2 (en) 1994-09-08
DE4121478C2 (ja) 1993-07-29
AU1683592A (en) 1993-01-25
EP0591231A1 (de) 1994-04-13

Similar Documents

Publication Publication Date Title
GB1448114A (en) Test set controlled by a remotely positioned digital computer
US5600660A (en) Method for determining the number of defective digital bits (defective bit number) transmitted over a data-transmission path to be tested, and device for the carrying out of the method
JPH06508730A (ja) ビツトエラーの原位置を決定するための方法
JP3203518B2 (ja) データを誤らせる擾乱の種類を決定するための方法
US3826908A (en) Data telecommunications analyzer
KR20030020951A (ko) 디지털 시스템 및 그것의 에러 탐지를 위한 방법
CN115357513B (zh) 程序模糊测试方法、装置、设备及存储介质
US5774482A (en) Apparatus and method for processing errors associated with data transfers in a computer
JPS6329299B2 (ja)
US7210072B2 (en) Apparatus and method for trace stream identification of a pipeline flattener primary code flush following initiation of an interrupt service routine
US4611326A (en) Circuitry for identifying the validity of received data words
Chan et al. Diagnostics based on faulty signature
BE1000145A6 (nl) Een coderingsmethode voor t1 lijnformaat voor ccitt 32 kbit per seconde adpcm vrij-kanaaltransmissie.
GB2036390A (en) Improvements in or Relating to Telephone Exchanges
SU763882A1 (ru) Устройство дл сопр жени процессора с каналами св зи
SU1741143A2 (ru) Устройство дл подключени абонентов к вычислительной машине
JPS61139137A (ja) 誤再送防止方式
GB1565943A (en) Sequence control system having functions of automatic prevention and maintenance
JPH04501197A (ja) デジタル・タイム・スイッチに組込れたマルチ・プレーン・ユニットに於けるエラー或いは故障の検出及び位置特定の方法並びに装置
SU1151968A1 (ru) Устройство дл фиксации сбоев
SU1021003A1 (ru) Устройство дл приема адресных сигналов
SU745020A1 (ru) Сканирующее устройство
KR970056131A (ko) 광대역 통신 정합장치의 화상데이타 처리방법
JPH0669988A (ja) アラーム転送方式
Giannini et al. A new method of self-diagnosis for pulse measuring systems, II

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees