JPH06501597A - 自動的に長さが低減するオーディオ遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自動的に長さが低減するオーディオ遅延線技術分野 この発明は一般的には通信システムおよび装置に関し、かつより特定的には信号 バッファリングおよびデジタル信号処理を用いた通信システムに関する。

発明の背景 幾つかの電子的システムは任意選択的なあるいは必須のシステム構成要素として 音声バッファを使用し信号処理のための、送信または受信のためのより都合のよ い時間への時間シフトのための、あるいは音声の時間領域処理または順序付けを 行うための時間を持つことができるようにする。

これらのシステムの各々においては、音声バッファリングによって引き起こされ る遅延は利点でもありかつ不利な点てもある。典型的には、前記遅延は（例えば 、通信チャネルを得るための）送信の開始時には利点であるが、送信の終わりに は不都合なものとなるが、それは通信しているパーティ間のターンアラウンド時 間が増大するためである。

従って、意図的な遅延をゼロに向かって自動的に低減する（すなわち、実質的に 遅延を除去する）ための必要性が存在する。

発明の概要 簡単に言えば、本発明によれば、電子的システムおよび方法は実質的に音声を含 む信号のバッファリングによって生ずるいずれの遅延をも除去する。該電子的シ ステムは音声を表す信号を記憶するためのバッファ、および該バッファに結合さ れて該バッファを制御するためのコントローラを具備する。前記電子的システム は本発明に係わる方法を用いて前記バッファの出力におけるいずれの遅延をも実 質的に除去する。該方法は次のようなステップを具備する。

前記バッファは音声を表す入力信号を受信し、かつ該入力信号を表す出力信号を 、多分ある遅延の後に、生成する。

前記バッファは入力信号を該バッファにある入力レート（ｉｎｐｕｔ　ｒａｔｅ ）で記憶し、かつ該入力信号を表す出力信号を、ある出力レート（ｏｕｔｐｕｔ 　ｒａｔｅ）で、生成する。前記バッファのコントローラは現在のバッファの長 さがある所定の最小しきい値より大きいか否かを判定し、かつ前記バッファに記 憶された入力信号の少なくとも１部を分析して前記入力信号のどの部分が記憶さ れた信号から除去できるかを判定する。記憶された信号のどの部分を該記憶され た信号の実質的なひずみなしに除去できるかを判定するために所定の基準または 所定の組の基準を使用することができる。１つの可能な基準によれば、前記バッ ファコントローラは記憶された信号のどの部分が所定のエネルギレベルより小さ な大きさを持つかを判定し、前記バッファコントローラが現在のバッファ長さが ある所定の最小しきい値より大きいことを判定した場合、それらの部分が次に削 除される。本発明の他の態様によれば、前記記憶された信号の一部を除去するた めの基準は前記記憶された信号のこれらの部分が反復的（すなわち、記憶された 音声のピッチ期間を表している）が否がである。

図面の簡単な説明 第１図は、本発明に係わるオーディオ処理システムを示す単純化したブロック図 である。

第２図は、本発明の１実施例における出力プロセスを示すフローチャートである 。

第３図は、バッファの１つのセグメントにおけるエネルギを計算するためのプロ セスを示すフローチャートである。

第４Ａ図および第４Ｂ図は、本発明の他の実施例に係わる出力プロセスを示すフ ローチャートである。

好ましい実施例の詳細な説明 第１図を参照すると、本発明を導入した通信装置１ｏを表す、単純化したブロッ ク図が示されている。アンテナ１２は音声情報を含む無線信号を受信する。送信 ７′受信スイツチ１４か受信位置にある時、前記無線信号は伝統的な受信機セク ション１６に与えられ、該受信機セクション１６は、次に、音声情報を表す入力 信号を生成し、該音声情報はアナログ−デジタル変換器２２に与えられてコント ローラ２８（例えば、マイクロプロセッサ、デジタル信号プロセッサ、または本 発明の機能を達成するために特別に設計されたカスタムハードウェア）によって 設定された入力レートでデジタル信号を生成する。該デジタル信号は次にサンプ ルされかつメモリ（例えば、大きなりＲＡＭ）を具備する伝統的な巡回バッフｙ 　（ｃｉｒｃｕｌａｒ　ｂｕｆｆｅｒ）２６に格納される。前記コントローラ２ ８はバッファ２６に前記入力信号を（入力レートで）サンプルおよび記憶させ、 かつ入力レートのクロック信号をアナログ−デジタル変換器２２に提供し、かっ 出力レートのクロック信号をデジタル−アナログ変換器３ｏに提供する。技術的 によく知られているように、前記Ａ／Ｄ変換器２２は適切なアンチエイリアシン グ・フィルタ（ａｎｔｉ−ａｌｉａｓｉｎｇ　ｆｉｌｔｅｒ）を含み、かつ前記 Ｄ／Ａ変換器３０は適切な再構成フィルタ（ｒｅｃｏｎｓ　ｔ　ｒｕｃ　ｔ　ｉ 。

ｎ　ｆｉｌｔｅｒ）を含む。前記クロック信号はバッファ２６の（それぞれ）入 力および出力レートを設定する。更に、コントローラ２８は前記メモリアドレス を制御して引き続くサンプルがメモリの増大するアドレスに記憶されるようにし 、かつ更に同様のプロセスを制御してデジタルオーディオ信号を生成するためバ ッファ２６からサンプルを読み出し、かつそれを、デジタル−アナログ変換器３ ｏによって、良好な忠実度を備えた復元アナログ信号に変換し、伝統的なオーデ ィオセクション３２による処理の後スピーカ３４によって聴取者に提供する。デ ジタルオーディオ信号がバッファ２６から読み出されかつ、デジタル−アナログ 変換器３０によってアナログ形式に変換されるレートはコントローラ２８によっ て制御される。さらに、コントローラ２８はバッファ２６に記憶されたオーディ オの書き込みアドレスから読み出しアドレスをオフセットさせてよく知られてい る遅延を生成することができる。

無線機１０はまた、スイッチ１４が送信位置にある時、入力３８（例えば、マイ クロホン）において受信された情報を送信する送信機セクションを含む。増幅器 ３３はマイクロホン３８に結合されて増幅された信号をアナログ−デジタル変換 器３１に提供し、該アナログ−デジタル変換器３１は受信した信号をデジタル形 式に変換する。Ａ／Ｄ変換器３１によって与えられたデジタル信号はコントロー ラ２８によって制御される入力レートでバッファ２７に記憶される。受信機の場 合と同様に、前記バッファの出力はＤ／’Ａ変換器２３によってアナログに変換 される。Ａ　／’　Ｄ変換器３１は適切なアンチエイリアシング・フィルタを含 み、かつＤ　ｙ”　Ａ変換器２３は適切な再構成フィルタを含む。得られたアナ ログ信号はＴ　／’　Ｒスイッチ１４が送信位置にある時伝統的な送信機１８に よって送信される。無線機１゜の送信モードはブツシュツウトーク・スイッチ３ ６をアクティベイトすることにより、あるいは音声認識ユニット３７からの入力 に応じてトリガされる。

（バッファ２６および２７のような）音声バッファは移動磁気テープおよび固定 ヘッド、固定テープおよび移動ヘッド、およびこれらの組合わせ、または読出し アドレスおよび書込みアドレスを備えたランダムアクセスメモリ（ＲＡＭ）によ って実現することができる。前記バッファにおける読出しおよび書込みプロセス は読出しおよび書込みコントローラによって制御することができ、これらは同じ レートで、異なるレートで進めることができ、あるいはいずれか一方または双方 が停止することができる。読出しおよび書込みコントローラは前記コントローラ ２８の一部とすることができる。時間で表された、書込み位置と読出し位置との 間の距離は音声がバッファに記憶された（すなわち、書込まれた）時間から該バ ッフ７によって記憶された音声の提供（すなわち、読出し）における遅延を表す 。例えば、１インチ（約２．５４Ｃｍ）離れたヘッドを有する、１０インチ（約 ２５．　４　ａｍ）　／秒のレートで移動するテープは１００ミリセカンドの遅 延を持つことになる。この遅延はまた「現在のバッファ長さ」と称される。バッ ファＲＡＭの最大バッファ長さはそれが保持することができるサンプルの合計数 をサンプルレートで除算したものである（例えば、１．０メガバイト／１０．０ ００サンプル／秒×１サンプル／バイト＝１００秒）。もし読出しおよび書込み ポインタの現在位置に対するおよびそれらが進むレートに対する完全な制御が存 在すれば、可変長バッファを実現できる。

本発明の１実施例によれば、ＰＴＴスイッチ３６が押圧された時、コントローラ ２８は送信の初めに送信されるべきデータパケットを発生する。このパケットは ＰＴＴ　ＩＤと称され、かつ約６００ミリセカンド続く。この時間の間に、マイ クロホン３８におけるオーディオ信号はバッファ２７によって記録される。ＰＴ Ｔ　ＩＤが送信された後、バッファ２７に記憶されたオーディオ信号は、今や前 記ホールドオフ時間（例えば、約６００ミリセカンド）によって遅延されて、再 生される。従って、何らのオーディオも送信の初めに失われない。本発明によれ ば、コントローラ２８はバッファ２７を分析し、かつ１組の所定の基準に適合す る記憶信号の少なくともいくつかの部分を削除することにより遅延を減少させる 。前記所定の基準は、（１）除去されるべき部分が記憶されたオーディオ信号に よって表わされる音声の休止部分（ｐａｕｓｅｓ）（すなわち、低い信号エネル ギを有する記憶信号の部分）に対応するか否か、あるいは（２）除去されるべき 部分が前記記憶信号の反復的なセグメント（すなわち、ピッチ期間）に対応する か否か、を含む。完全な遅延の低減が望ましいかもしれないが、それは必要では ない。例えば、もし１５秒の送信の上記６００ミリセカンドの遅延が１００ミリ セカンドに低減できれば、ターンアラウンドは大幅に改善される。

従って、所定の基準（単数または複数）に適合する記憶された情報信号のすべて の部分を除去することは必要ではない。除去されるべき記憶音声の部分が該音声 における沈黙ギャップを表わす場合には、これらのギャップの持続期間はある所 定の割合だけ短縮することができ、それによってオーディオ品質をほとんど失う ことなくバッファの遅延を減少させることができる。ピッチ期間の除去の場合は 、記憶された音声信号のピッチ情報はまたバッファのデータを処理することによ り決定できる。この情報に基づき、選択されたピッチ期間の除去を行なうことが できる。さらに、ピッチ期間の除去および音声ギャップ除去の組合わせを行なっ てバッファ長さの低減方法の性能を改善することができる。

本発明の別の実施例によれば、音声認識ユニット３２をＰＴＴスイッチ３６の代 わりに無線機１０に含めることができる。音声認識ユニット３７はアドレスおよ びデータバスを介してコントローラ２８に結合される。この実施例では、音声認 識ユニット３７はマイクロホン３８において受信された音声サンプルを分析する 。受信音声を処理するためにはある量の時間が必要であるから、受信信号を記憶 する音声バッファが必要とされる。もし音声認識ユニット３７がマイクロホンに 入る音声信号が送信されるべきであると判定すれば、コントローラ２８に通知さ れ、前記ユニットに送信を開始させる。送信オーディオは適切なスタート点にお いて再生される。このスタート点はすでにバッファに記憶されたオーディオ情報 を表わすことになる。従って、送信の初めにおいて何らのオーディオも失われな い。コントローラはバッファ２７を分析しかつ音声処理方法を用いて前記遅延を 減少させる。例えば、１つの方法は記憶された音声信号における沈黙ギャップを 探しかつ該沈黙ギャップの持続期間をある割合だけ減少させることを含み、それ によってオーディオ品質にほとんど影響を与えることなくバッファでの遅延を低 減する。音声のピッチ情報もまたデータバッファを処理することにより判定され る。この情報に基づき、注意深く選択されたピッチ期間の除去を行なうことがで き、それによってシステムの音声品質への影響を最小限にしながらバッファ長さ を低減する。ピッチ情報の除去は最小限のバッファ長さがあることを意味するか ら、ピッチ除去および沈黙ギャップ除去の組合わせによって本バッファ低減方法 の性能の改善を行なうことができる。

音声バッファ出力の生成における意図的な遅延は無線機１０の受信および送信経 路の双方において有用である。従って、本発明の遅延低減プロセスはまた両方の 経路において有用である。これらの用途に間における唯一の差は出力プロセスが 行なわれるべきか否かに関する高いレベルの決断の発生源にある。

第２図を参照すると、本発明に係わるバッファ出力遅延低減のための１つの方法 の出力プロセスのフローチャートが示されている。ステップ１００には出力サン プルを生成すべき時間である場合に入る。これはマイクロプロセッサまたはデジ タル信号プロセッサにおいて通常の命令実行をタイマ割込みすることにより実現 できる。ステップ１０２において、次の出力サンプル時間において割込みを生成 するため割込みタイマがセットアツプされる。判断１０４が次に行なわれてバッ ファの読出しアドレスが該バッファの書込みアドレスに等しいか否か（すなわち 、該バッファが空であるか否か）を判定する。もし該バッファの続出しアドレス が該バッファの書込みアドレスに等しければ（すなわち、該バッファが空であれ ば）、本方法はステップ１０６に進みメイン命令ストリームに戻って入力サンプ ルが記憶されるのを待つ。もし該バッファの読出しアドレスが該バッファの書込 みアドレスに等しくなければ、読出しアドレスのモジュロウィンドウの大きさが ゼロであるか否か（すなわち、バッファ内容を調べる時間であるか否か）に関す る判断１０８を行わなければならない。もしそれがゼロであれば、バッファの現 在の長さがコントローラにより、ステップ１１０において計算される。もし読出 しアドレスのモジュロウィンドウサイズがゼロに等しくなければ、本方法はステ ップ１２６に進む。

ステップ１１０の後、巡回バッファの現在の長さがウィンドウサイズより大きい か否かに関し判断１１２が行なわれる。もしそれが大きければ、ウィンドウにお けるエネルギが計算される（１１４）。判断１１６は次に該ウィンドウにおける エネルギが所定のしきい値より低く記憶された信号によって表わされる音声に休 止（ｐａｕｓｅ）が発生している可能性があることを示しているか否かを判定す る。

そのような休止の部分は品質に大きな損失なしに記憶された信号から除去できる 。もし前記ウィンドウにおけるエネルギが前記所定のしきい値より低ければ、ウ ィンドウサイズから１を減算したものが読出しアドレスに加えられる、ステップ １１８゜もし巡回バッファの現在の長さかウィンドウサイズより大きくないか、 あるいは該ウィンドウにおけるエネルギが前記所定のしきい値より大きくなけれ ば、本方法はステップ１２６に進む。

ステップ１１８の後、判断１２２が行なわれてステップ１１８から得られた読出 しアドレスが終端アドレスより小さいか否かが判定される。もしそれが終端アド レスより小さくなければ、処理はステップ１２６に進む。もしステップ１１８に よって得られた読出しアドレスが前記終端アドレスより小さければ、前記読出し アドレスが前記開始アドレスに等しくセットされ、かつ処理は次にステップ１２ ６に進む。

ステップ１２６においては、コントローラ２８は前記メモリを読出しアドレスで 読出し、それをＤ／Ａ変換器２３（または３０）に書込む。前記読出しアドレス は次にステップ１２８において１だけ増分される。次に判断１３０が行われて増 分された読出しアドレスが前記終端アドレスより大きいか否かが判定される。も し大きければ、ステップ１３２において、前記読出しアドレスが前記開始アドレ スにリセットされ、かつステップ１０６の動作が、新しい出力サンプルを生成す る時間になるまで、通常の処理を継続させる。判断１３０が増分された読出しア ドレスが前記終端アドレスより大きくないことを判定した場合には、前記バッフ ァはステップ１０６において通常の動作に戻る。

第３図を参照すると、バッファのセグメントにおけるエネルギを計算するための プロセス２００を説明するためのフローチャートが示されている。ステップ２０ ２においてサンプルカウンタのパラメータ（ｉ）がゼロにセットされ、２乗和（ ｓｕｍ　ｏｆ　５ｑｕａｒｅｓ）パラメータが０．０にセットされかつアドレス パラメータが読出しアドレスにセットされる。次に、現在のアドレスが前記終端 アドレスより大きいか否かに関する判断２０６が行なわれて前記セグメントのサ ンプルがメモリの物理的終端をラップアラウンドしたか否かが判定される。もし 現在のアドレスが終端アドレスより大きくなければ、プロセスはステップ２１０ に進む。もしそれが終端アドレスより大きければ、アドレスパラメータが、ステ ップ２０８において開始アドレスにセットされる。メモリアドレスの内容が２乗 されかつ２乗はパラメータの現在の値に加えられる、ステップ２１ｏ０現在のア ドレスにおけるメモリの内容は数ボルトのレベルである。それらの２乗はエネル ギ内容の尺度を近似する。

前記サンプルパラメータは次に１だけステップ２１２において増分される。次に 前記サンプルカウンタがウィンドウサイズに等しいか否かを判定するため判断２ １４が行われる。前記ウィンドウサイズは削除できる信号の部分を表す。

もし前記サンプルカウンタがウィンドウサイズより小さければ、処理はステップ ２０６に戻る。もしサンプルカウンタがウィンドウサイズより小さくなければ、 処理は継続しく２１６）、そこで２乗和は呼出しルーチンに戻される。

第４Ａ図および第４Ｂ図を参照すると、本発明の他の実施例による出力プロセス を説明するフローチャートが示されている。この実施例によれば、バッファ出力 遅延は、出力信号のオーディオ品質の最小限の劣化と共に、反復的な（すなわち 、行儀の良いピッチ特性を有する）バッファリングされた音声信号の少なくとも 一部を削除することによりバッファ出力遅延が短縮される。本プロセスはバッフ ァの出力処理のために割込３００が発生した時に始まる。ステップ３０２におい て、出力割込みタイマがセットアツプされる。次に、判断３０２において、読出 しアドレスが書込みアドレスに等しいか否かに関し判定が行なわれる。もし読出 しアドレスが書込みアドレスに等しくなければ、これはバッファ出力がいくらか の遅延を有することを意味する。従って、ステップ３０８において、出力プロセ スにおいて遅延がある時バッファの長さか計算される。もし続出しアドレスが書 込みアドレスに等しければ、これはバッファが空であることを意味しかつ処理は メイン命令ストリームのそれが割込まれたポイントに戻る（３０６）。

判断３１０においては、バッファの長さが所定のしきい値より大きいか否かに関 し判定が行なわれる。もしそれが大きくなければ、これは記憶された音声の問題 の部分が除去に適していないことを意味しかつ処理はステップ３２２に進む。も しそれがより大きければ、読出しアドレスのモジュロウィンドウサイズがゼロに 等しいか否かに関しさらに判断３１２が行なわれる。これはウィンドウサイズの 倍数毎に行なわれる。もしモジュロ関数がゼロであれば、ステップ３１４におい て、ピッチ期間が判定される（すなわち、除去されるべきピッチ期間の初めおよ び終り）。もしモジュロ関数がゼロでなければ、処理は判断３１６に進む。

判断３１６においては、前記ピッチ期間が除去に適しているか否か（すなちわ、 「真の」状態であるか否か）が判定される。もし真の状態がステップ３１６にお いて存在すれば、判断（３１８）がさらに行なわれる。もし真の状態が存在しな ければ、処理はステップ３２２に進む。判断３１８において、読出しアドレスが ピッチ期間の開始より大きいかあるいは等しくかつピッチ期間の終りより小さい が否かが判定される。もしそうでなければ、これは読出しアドレスが除去される べき記憶信号の部分の範囲内にないことを示し、かつ処理はステップ３２２に進 む。もしこれに対し、読出しアドレスがピッチ開始より大きいかあるいは等しく かつピッチ終了より小さければ、これは記憶された音声の部分が除去のために識 別されておりかつ処理はステップ３２０に進む。ステップ３２０においては、読 出しアドレスポインタがピッチ期間終了アドレスにセットされる（すなわち、ポ インタが除去のためにマーク付けられていない記憶音声の部分をスキップする） 。ステップ３２２においては、前記メモリの前記読出しアドレスが読出されかつ バッファの出力においてＤ／Ａ変換器に書込まれる（すなわち、出力プロセスが 継続する）。プロセスポインタが次に、ステップ３２４において、次の位置に増 分される。

現在の読出しアドレスが前記終了アドレスより大きいか否か（すなわち、メモリ の物理的終端に到達したか否か）に関する判断３２６が行われる。もしそうであ れば、現在の読出しアドレスが開始アドレスに等しくセットされ（ステップ３２ ８）かつステップ３３０において処理はメイン命令ストリームのそれが割込まれ たポイントに戻る。もし現在の読出しアドレスが終了アドレスより大きくなけれ ば、ステップ３２８がスキップされる。ステップ３２６および３２８は巡回バッ ファを形成する。

ＦＩＧ、２ ＦＩＧ、４Ａ ＦＩＧ、４Ｅ 国際調査報告 フロントページの続き （５１）　Ｉｎｔ、Ｃ１，’　識別記号　庁内整理番号ＨＯ４Ｌ　１３１０８　 ８０２０−５ＫＩ

Claims (10)

【特許請求の範囲】
1. １．入力信号を受けるための入力および出力信号を提供するための出力を有する バッファであって、前記出力信号は前記バッファのバッファ長さに対応する遅延 後の前記入力信号を表わすもの、および前記バッファに結合されたバッファコン トローラを具備する電子的システムにおける、前記出力信号を提供する上での遅 延を実質的に除去する方法であって、 前記バッファにより、 （ａ）前記入力信号をある入力レートで前記バッファに記憶する段階、そして （ｂ）前記出力信号をある出力レートで生成する段階、前記バッファコントロー ラにより、（ｃ）現在のバッファ長さが所定のしきい値より大きいか否かを判定 する段階、 （ｄ）前記バッファに記憶された前記入力信号の少なくとも一部を分析して前記 現在のバッファ長さが所定のしきい値より大きい場合に大きな品質の低下を生ず ることなく前記入力信号から前記入力信号のどの部分を除去できるかを判定する 段階、そして （ｅ）大きな品質の低下なしに前記入力信号から除去できる前記バッファに記憶 された入力信号の少なくともいくらかの部分を除去し、それによって前記出力信 号を提供する上での遅延の長さを低減する段階、を具備する、前記出力信号を提 供する上での遅延を実質的に除去する方法。
2. ２．前記段階（ｅ）はさらに、所定のエネルギレベルより小さなエネルギの大き さを有する、記憶された前記入力信号の少なくともいくらかの部分を削除する段 階を具備する、請求の範囲第１項に記載の方法。
3. ３．前記段階（ｅ）はさらに前記削除されるべき部分が前記入力信号によって表 わされる音声のピッチ期間に対応するか否かを判定する段階を具備し、かつ前記 方法はさらに、バッファコントローラにより、 （ｃ１）前記バッファに記憶された前記入力信号の一部を前記バッファに前に記 憶された前記入力信号の複数の部分と比較しかつこの比較に基づき前記ピッチ期 間を決定する段階、そして （ｃ２）前記現在のバッファ長さが所定のしきい値より大きい場合に、前記段階 （ｃ１）において決定された前記ピッチ期間の少なくとも一部を削除する段階、 を具備する、請求の範囲第１項に記載の方法。
4. ４．さらに、 （ｆ）前記出力信号をろ波して前記バッファに記憶された入力信号の前記部分を 削除することにより生成される望ましくない成分を除去する段階、 を具備する、請求の範囲第１項に記載の方法。
5. ５．さらに、 （ｆ）前記出力レートを前記入力レートよりも大きくする段階、 を具備する、請求の範囲第１項に記載の方法。
6. ６．前記出力レートは前記入力レートよりも多くても１０％大きい、請求の範囲 第５項に記載の方法。
7. ７．さらに、 （ｆ）大きな品質の低下なしに除去できる前記入力信号の部分がないことが判定 された場合に、前記出力レートを前記入力レートより大きくなるようにする段階 、を具備する、請求の範囲第３項に記載の方法。
8. ８．前記段階（ｃ１）は相関機能を行う段階を具備する、請求の範囲第３項に記 載の方法。
9. ９．電子的システムであって、 ある入力レートで、入力信号を記憶し、かつ出力信号を生成するためのバッファ であって、該バッファは、バッファ長さに対応する遅延の後、前記入力信号を表 わす前記出力信号を生成し、該出力信号はある出力レートで生成されるもの、 前記バッファに結合されたバッファコントローラであって、該バッファコントロ ーラは、 現在のバッファ長さが所定のしきい値より大きいか否かを判定するための手段、 前記バッファに記憶された前記入力信号の少なくとも一部を分抗して、現在のバ ッファ長さが所定のしきい値より大きい場合に、前記入力信号のどの部分が所定 のエネルギレベルより小さな大きさを有するかを判定するための手段、そして 前記所定のエネルギレベルより小さい大きさを有する前記バッファに記憶された 前記入力信号の少なくともいくらかの部分を削除し、それによって前記出力信号 を提供する上での遅延の長さを低減する段階、を具備するパッファコントローラ 、 を具備する電子的システム。
10. １０．電子装置であって、 ある入力レートで、入力信号を記憶し、かつ出力信号を生成するためのバッファ であって、該バッファは、あるバッファ長さに対応する遅延の後に、前記入力信 号を表わす前記出力信号を生成し、該出力信号はある出力レートで生成されるも の、 前記バッファに結合されたバッファコントローラであって、該バッファコントロ ーラは、 現在のバッファ長さが所定のしきい値より大きいか否かを判定するための手段、 前記バッファに記憶された前記入力信号の一部を前記バッファに前に記憶された 前記入力信号の複数の部分と比較し、かつこの比較に基づきピッチ期間を決定す るための比較手段、 前記バッファコントローラが、現在のバッファ長さが前記所定のしきい値より大 きいことを判定した場合に、前記比較手段により決定されたピッチ期間を分析す るための分析手段、そして 前記信号の前記ピッチ期間の少なくともいくらかを削除して出力信号を生成し、 それによって前記出力信号を提供する上での遅延の長さを低減するための手段、 を具備するバッファコントローラ、 を具備する電子装置。