JPH0648971Y2 - データ通信装置の発振回路 - Google Patents
データ通信装置の発振回路Info
- Publication number
- JPH0648971Y2 JPH0648971Y2 JP1987189066U JP18906687U JPH0648971Y2 JP H0648971 Y2 JPH0648971 Y2 JP H0648971Y2 JP 1987189066 U JP1987189066 U JP 1987189066U JP 18906687 U JP18906687 U JP 18906687U JP H0648971 Y2 JPH0648971 Y2 JP H0648971Y2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- transistor
- signal
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Machine Tool Sensing Apparatuses (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は発振を断続させることによってデータ通信を行
うデータ通信装置に用いられる発振回路に関するもので
ある。
うデータ通信装置に用いられる発振回路に関するもので
ある。
従来例えば特開昭62−63050号に示されているように、
工作機械のツールシャンク等に夫々の工具データを保持
するデータ記憶装置を設け、データ入出力装置からその
データ記憶装置にデータをシリアル伝送して書込んだ
り、書込まれた内容を読出したりするようにしたデータ
通信装置が提案されている。このようなデータ通信装置
では、送出すべきデータによって信号を断続する、いわ
ゆるベースバンド方式等が用いられている。このような
通信方式では、電磁誘導によって信号を伝送するLC型の
発振回路が用いられ、その発振を断続させることによっ
て信号が伝送される。
工作機械のツールシャンク等に夫々の工具データを保持
するデータ記憶装置を設け、データ入出力装置からその
データ記憶装置にデータをシリアル伝送して書込んだ
り、書込まれた内容を読出したりするようにしたデータ
通信装置が提案されている。このようなデータ通信装置
では、送出すべきデータによって信号を断続する、いわ
ゆるベースバンド方式等が用いられている。このような
通信方式では、電磁誘導によって信号を伝送するLC型の
発振回路が用いられ、その発振を断続させることによっ
て信号が伝送される。
第６図はLC発振器であるコンピッツ型発振器の一例を示
すものであり、コイルL1及びコンデンサC1,C2から成るL
C共振回路１の一端にトランジスタTr1のコレクタが接続
され、コンデンサC1,C2の中点とトランジスタTr1のエミ
ッタ間に帰還用抵抗R1が接続される。トランジスタTr1
のエミッタはエミッタ抵抗R2を介して接地され、共振回
路１の一端に一定の直流電圧が与えられる。トランジス
タTr1のベースには電源電圧を分圧する抵抗R3,R4の中点
が接続され、一定電圧がバイアスとして与えられてお
り、コンデンサC3によって交流的には接地されている。
このベースの端子電圧を断続するスイッチング用のFET2
が設けられている。そして入力信号に応じてFET2を断続
させ発振用のトランジスタTr1のベースを接地し又は一
定のバイアス電圧を与える状態とすることによって、FE
T2に加わる入力電圧に対応して第７図（ａ），（ｂ）に
示すように発振を断続することができる。
すものであり、コイルL1及びコンデンサC1,C2から成るL
C共振回路１の一端にトランジスタTr1のコレクタが接続
され、コンデンサC1,C2の中点とトランジスタTr1のエミ
ッタ間に帰還用抵抗R1が接続される。トランジスタTr1
のエミッタはエミッタ抵抗R2を介して接地され、共振回
路１の一端に一定の直流電圧が与えられる。トランジス
タTr1のベースには電源電圧を分圧する抵抗R3,R4の中点
が接続され、一定電圧がバイアスとして与えられてお
り、コンデンサC3によって交流的には接地されている。
このベースの端子電圧を断続するスイッチング用のFET2
が設けられている。そして入力信号に応じてFET2を断続
させ発振用のトランジスタTr1のベースを接地し又は一
定のバイアス電圧を与える状態とすることによって、FE
T2に加わる入力電圧に対応して第７図（ａ），（ｂ）に
示すように発振を断続することができる。
しかしながらこのような発振回路では、発振用トランジ
スタのベース電圧を制御して発振を開始及び停止させる
ようにしているため、発振の立上りが遅く又その立下り
も遅くなり、信号がオフとなっても減衰振動が残って徐
々に振幅が小さくなる。そのため素早く発振を断続する
ことができず、データ伝送速度をあまり速くすることが
できないという欠点があった。
スタのベース電圧を制御して発振を開始及び停止させる
ようにしているため、発振の立上りが遅く又その立下り
も遅くなり、信号がオフとなっても減衰振動が残って徐
々に振幅が小さくなる。そのため素早く発振を断続する
ことができず、データ伝送速度をあまり速くすることが
できないという欠点があった。
本考案はこのような従来の発振回路の問題点に鑑みてな
されたものであって、入力信号に応じて極めて短時間で
発振を開始し停止させることができるようにすることを
技術的課題とする。
されたものであって、入力信号に応じて極めて短時間で
発振を開始し停止させることができるようにすることを
技術的課題とする。
本考案はコイル及びコンデンサから成る並列の共振回路
と、並列共振回路による発振の断続によって信号を伝送
するデータ通信装置に用いられる発振回路であって、共
振回路のコイル及びコンデンサの間に直列に接続され、
該共振回路を開閉する第１のスイッチングトランジスタ
と、第１のスイッチングトランジスタの制御端子に接続
されて第１のスイッチングトランジスタを開閉する第２
のスイッチングトランジスタと、共振回路にその出力端
が接続された発振用トランジスタと、を有し、第1,第２
のスイッチングトランジスタの開閉によって発振を断続
させるようにしたことを特徴とするものである。
と、並列共振回路による発振の断続によって信号を伝送
するデータ通信装置に用いられる発振回路であって、共
振回路のコイル及びコンデンサの間に直列に接続され、
該共振回路を開閉する第１のスイッチングトランジスタ
と、第１のスイッチングトランジスタの制御端子に接続
されて第１のスイッチングトランジスタを開閉する第２
のスイッチングトランジスタと、共振回路にその出力端
が接続された発振用トランジスタと、を有し、第1,第２
のスイッチングトランジスタの開閉によって発振を断続
させるようにしたことを特徴とするものである。
このような特徴を有する本考案によれば、共振回路に直
列に第１のスイッチングトランジスタが接続されてお
り、この第１のスイッチングトランジスタを開閉する第
２のスイッチングトランジスタが接続されている。そし
て第２のトランジスタを介して第１のトランジスタの開
閉を制御して発振の断続を制御している。そして第１の
スイッチングトランジスタを閉成すれば、電源より直接
共振回路に電流が供給されることとなるため、その立上
りを鋭くすることができる。又第1,第２のスイッチング
トランジスタをオフとすれば、極めて短時間で発振が停
止することとなる。
列に第１のスイッチングトランジスタが接続されてお
り、この第１のスイッチングトランジスタを開閉する第
２のスイッチングトランジスタが接続されている。そし
て第２のトランジスタを介して第１のトランジスタの開
閉を制御して発振の断続を制御している。そして第１の
スイッチングトランジスタを閉成すれば、電源より直接
共振回路に電流が供給されることとなるため、その立上
りを鋭くすることができる。又第1,第２のスイッチング
トランジスタをオフとすれば、極めて短時間で発振が停
止することとなる。
第１図は本考案の一実施例による発振回路10を示す回路
図である。本図において従来例と同一部分は同一符号を
付している。本実施例においても共振用のコイルL1とコ
ンデンサC1,C2が設けられ、共振回路１を構成してい
る。この共振回路１の一端はトランジスタTr1のコレク
タに接続され、コンデンサC1,C2の中点が帰還用抵抗R1
を介してエミッタ端に接続されている。又エミッタには
アース間にエミッタ抵抗R2が接続され、ベースにはバイ
アス用の抵抗R3,R4の分圧回路が接続される。又ベース
とアース間にベースを高周波的に接地するコンデンサC3
が接続されていることは前述した従来例と同様である。
さて本実施例では共振回路１のコイルL1とコンデンサC1
間に直列に、図示のようにFET3から成る第１のスイッチ
ングトランジスタを設ける。FET3のドレインはコイルL1
に、ソースはコンデンサC1と電源側に接続されている。
又FET3のゲート・ソース間には抵抗R5が接続される。又
このFET3を開閉するための第２のスイッチングトランジ
スタとして、ソース端が接地されたFET4が設けられる。
FET4のドレインは抵抗R6を介してFET3の制御端子である
ゲートに接続されており、そのゲート端は発振断続用の
信号入力端子に接続されている。
図である。本図において従来例と同一部分は同一符号を
付している。本実施例においても共振用のコイルL1とコ
ンデンサC1,C2が設けられ、共振回路１を構成してい
る。この共振回路１の一端はトランジスタTr1のコレク
タに接続され、コンデンサC1,C2の中点が帰還用抵抗R1
を介してエミッタ端に接続されている。又エミッタには
アース間にエミッタ抵抗R2が接続され、ベースにはバイ
アス用の抵抗R3,R4の分圧回路が接続される。又ベース
とアース間にベースを高周波的に接地するコンデンサC3
が接続されていることは前述した従来例と同様である。
さて本実施例では共振回路１のコイルL1とコンデンサC1
間に直列に、図示のようにFET3から成る第１のスイッチ
ングトランジスタを設ける。FET3のドレインはコイルL1
に、ソースはコンデンサC1と電源側に接続されている。
又FET3のゲート・ソース間には抵抗R5が接続される。又
このFET3を開閉するための第２のスイッチングトランジ
スタとして、ソース端が接地されたFET4が設けられる。
FET4のドレインは抵抗R6を介してFET3の制御端子である
ゲートに接続されており、そのゲート端は発振断続用の
信号入力端子に接続されている。
次に本実施例の動作について説明する。まず第２図
（ａ）に示すように時刻t1にFET4のゲート端子に発振制
御信号を与えれば、FET4がオンとなってFET3も導通す
る。そうすればトランジスタTr1のベースには一定の電
圧が供給されているため、トランジスタTr1が直ちにオ
ンとなってトランジスタTr1にコレクタ電流が流れる。
このときには第３図（ａ）にスイッチとして示すFET3及
びコイルL1を流れる電流のうち、電流I1はコンデンサC
2,C1を通って共振回路１を還流し、電流I2はトランジス
タTr1のコレクタに流入し、抵抗R1,コンデンサC1を介し
て共振回路１に共振電流として流れ、又電流I3はトラン
ジスタTr1及び抵抗R2を通ってアース端に流入する。従
って第２図（ｂ），（ｃ）に示すようにトランジスタTr
1のコレクタ電圧が急激に上昇し、又そのエミッタ電圧
も上昇する。エミッタ電圧がベース電圧を越える時刻t2
にはトランジスタTr1がオフとなるが、このとき共振回
路１のコイルL1を流れる電流は第３図（ｂ）に示すよう
にコンデンサC2,C1を通って循環する電流I1と、コンデ
ンサC2,抵抗R1,エミッタ抵抗R2を流れる電流I4となって
第２図（ｂ），（ｃ）に示すように引き続いてコレクタ
電位及びエミッタ電位が上昇する。そしてコレクタ電圧
が電源電圧の約２倍に達すると共振回路１に流れる電流
の方向が反転し、第３図（ｃ）に示すように電源よりコ
ンデンサC1,C2を介してコイルL1に電流I5が流れ、又コ
ンデンサC1、抵抗R1,R2を介して電流I6が流れることと
なる。そして第２図（ｄ）に示すようにコンデンサC1,C
2の中点の電圧の低下によりトランジスタTr1のエミッタ
電圧は徐々に低下し、ベース電圧より低くなる時刻t3に
はトランジスタTr1は再びオンとなる。そうすれば電流I
5，I6に加えて第３図（ｄ）に示すようにコンデンサC1,
C2,トランジスタTr1及びエミッタ抵抗R2に電流I7が流
れ、コンデンサC1,C2に振動エネルギーが供給される。
そしてコンデンサC1より抵抗R1,R2を介して流れる電流I
6が減少して電流I7が増加し、第２図（ｂ）に示すよう
にコレクタ電圧を低下させる。コンデンサC1,C2が完全
に充電されれば再び電流方向が逆転し、第３図（ａ）に
示すように電源よりコイルL1を介してコンデンサC2,C1
及びトランジスタTr1に電流が流れることとなり元の動
作に復帰する。従ってスイッチング素子をオンとした直
後に発振が最大振幅で立上ることとなり、発振開始を極
めて高速にすることができる。
（ａ）に示すように時刻t1にFET4のゲート端子に発振制
御信号を与えれば、FET4がオンとなってFET3も導通す
る。そうすればトランジスタTr1のベースには一定の電
圧が供給されているため、トランジスタTr1が直ちにオ
ンとなってトランジスタTr1にコレクタ電流が流れる。
このときには第３図（ａ）にスイッチとして示すFET3及
びコイルL1を流れる電流のうち、電流I1はコンデンサC
2,C1を通って共振回路１を還流し、電流I2はトランジス
タTr1のコレクタに流入し、抵抗R1,コンデンサC1を介し
て共振回路１に共振電流として流れ、又電流I3はトラン
ジスタTr1及び抵抗R2を通ってアース端に流入する。従
って第２図（ｂ），（ｃ）に示すようにトランジスタTr
1のコレクタ電圧が急激に上昇し、又そのエミッタ電圧
も上昇する。エミッタ電圧がベース電圧を越える時刻t2
にはトランジスタTr1がオフとなるが、このとき共振回
路１のコイルL1を流れる電流は第３図（ｂ）に示すよう
にコンデンサC2,C1を通って循環する電流I1と、コンデ
ンサC2,抵抗R1,エミッタ抵抗R2を流れる電流I4となって
第２図（ｂ），（ｃ）に示すように引き続いてコレクタ
電位及びエミッタ電位が上昇する。そしてコレクタ電圧
が電源電圧の約２倍に達すると共振回路１に流れる電流
の方向が反転し、第３図（ｃ）に示すように電源よりコ
ンデンサC1,C2を介してコイルL1に電流I5が流れ、又コ
ンデンサC1、抵抗R1,R2を介して電流I6が流れることと
なる。そして第２図（ｄ）に示すようにコンデンサC1,C
2の中点の電圧の低下によりトランジスタTr1のエミッタ
電圧は徐々に低下し、ベース電圧より低くなる時刻t3に
はトランジスタTr1は再びオンとなる。そうすれば電流I
5，I6に加えて第３図（ｄ）に示すようにコンデンサC1,
C2,トランジスタTr1及びエミッタ抵抗R2に電流I7が流
れ、コンデンサC1,C2に振動エネルギーが供給される。
そしてコンデンサC1より抵抗R1,R2を介して流れる電流I
6が減少して電流I7が増加し、第２図（ｂ）に示すよう
にコレクタ電圧を低下させる。コンデンサC1,C2が完全
に充電されれば再び電流方向が逆転し、第３図（ａ）に
示すように電源よりコイルL1を介してコンデンサC2,C1
及びトランジスタTr1に電流が流れることとなり元の動
作に復帰する。従ってスイッチング素子をオンとした直
後に発振が最大振幅で立上ることとなり、発振開始を極
めて高速にすることができる。
又発振を停止させる際には第２図（ａ）に示すFET4のゲ
ート信号を「Ｌ」とする。こうすればFET4及びFET3がオ
フとなるため共振回路１を流れる電流が遮断されること
となる。そしてトランジスタTr1がオン状態である時間
帯にFET3がオフとなれば、共振回路１を流れる電流I1，
I2又はI5がなくなるため、コンデンサC1,C2の電荷はト
ランジスタTr1を介して直ちに放電されることとなって
発振が停止する。又トランジスタTr1がオフの時間帯にF
ET3がオフとなれば、トランジスタTr1のエミッタ電圧が
低下したときに一旦トランジスタTr1がオンとなるが、
そのときコンデンサC1,C2の電荷が同様にして放電する
ため、直ちに発振が停止される。従ってFET4のゲート入
力が「Ｌ」となれば発振の１周期以内に発振が停止する
こととなる。従って第４図（ａ），（ｂ）に示すように
FET4のゲート入力に対応して発振が断続することとな
る。
ート信号を「Ｌ」とする。こうすればFET4及びFET3がオ
フとなるため共振回路１を流れる電流が遮断されること
となる。そしてトランジスタTr1がオン状態である時間
帯にFET3がオフとなれば、共振回路１を流れる電流I1，
I2又はI5がなくなるため、コンデンサC1,C2の電荷はト
ランジスタTr1を介して直ちに放電されることとなって
発振が停止する。又トランジスタTr1がオフの時間帯にF
ET3がオフとなれば、トランジスタTr1のエミッタ電圧が
低下したときに一旦トランジスタTr1がオンとなるが、
そのときコンデンサC1,C2の電荷が同様にして放電する
ため、直ちに発振が停止される。従ってFET4のゲート入
力が「Ｌ」となれば発振の１周期以内に発振が停止する
こととなる。従って第４図（ａ），（ｂ）に示すように
FET4のゲート入力に対応して発振が断続することとな
る。
このような発振回路は例えば第５図に示すようなデータ
通信装置の発振器として好適である。これは一定のクロ
ック信号を発生するクロック発信器11及びそのクロック
信号に基づいてタイミング信号を発生するタイムコント
ローラ12,送信パルス発生回路13を有している。タイム
コントローラ12は図示しない上位の制御機器からのコン
トロール信号CTによって送信パルス発生回路13と受信ゲ
ート発生回路14に送受信切換信号を送出するものであ
り、上位制御機器はこの送信コントロール信号を与えた
後送信パルス発生回路13に送信データSDを送る。送信パ
ルス発生回路13はタイムコントローラ12から受信切換信
号が送信状態となるタイミングでクロック発生器11のク
ロックを所定周期計数して一定の周期で送信データSDに
応じて第１及び第２図のデューティ比となる送信パルス
信号を発生するものであって、その出力は前述した発振
回路10に与えられる。発振回路10は送信パルス発生回路
13より送信パルス信号が与えられたときにのみ一定の周
波数の発振をするものであり、その発振出力が図示しな
いデータ記憶装置に与えられている。そして第４図
（ｂ）に示すように一定周期でデューティ比の異なる発
振信号を送出することによってデータ記憶装置に信号を
伝送し、信号受信時には一定デューティ比で発振を断続
し残響の有無によって信号を受信している。このデータ
通信装置は残響受信用のコイルL2を含む共振回路15を有
しており、その共振出力が増幅器16によって増幅されて
アナログスイッチ17を介して検波回路18に与える。受信
ゲート信号発生回路14はタイムコントローラ12より与え
られる送受信切換信号が受信状態となっているときに送
信パルスの立下りから所定時間遅らせた受信ゲート信号
を発生してゲート信号としてアナログスイッチ17に与え
られる。又クロック発生器11及び受信ゲート発生回路14
の受信ゲート信号はサンプリング信号発生回路19にも与
えられている。サンプリング信号発生回路19は受信ゲー
ト信号の所定のタイミング、例えば終了直前の１クロッ
ク分の信号をサンプリング信号としてサンプルホールド
回路20に与えるものである。検波回路18はアナログスイ
ッチ17を介して得られる信号を検波し、積分信号又はそ
の包絡線信号を得るものであり、検波信号はサンプルホ
ールド回路20に与えられる。サンプルホールド回路20は
サンプリング信号に基づいて入力信号をホールドするも
のであり、その出力は比較器21に与えられる。比較器21
は所定の閾値レベルでホールドされている信号を弁別す
ることによって二値信号を得るものであり、その出力は
受信信号RDとして上位の制御機器に与えられる。こうす
れば送信パルスに応じて発振回路10の発振を断続させデ
ータ伝送が成されるが、発振が素早く開始及び停止する
ためデータ伝送速度を向上させることができる。又発振
の振幅値が徐々に低下することがないので誤動作が生じ
る可能性を少なくすることができる。又この例では発振
の停止中にその残響によってデータ記憶装置からデータ
信号を得るようにしているため、発振回路10の発振を停
止させた後すぐ受信状態とすることができデータ伝送の
信頼性を向上させることも可能となる。
通信装置の発振器として好適である。これは一定のクロ
ック信号を発生するクロック発信器11及びそのクロック
信号に基づいてタイミング信号を発生するタイムコント
ローラ12,送信パルス発生回路13を有している。タイム
コントローラ12は図示しない上位の制御機器からのコン
トロール信号CTによって送信パルス発生回路13と受信ゲ
ート発生回路14に送受信切換信号を送出するものであ
り、上位制御機器はこの送信コントロール信号を与えた
後送信パルス発生回路13に送信データSDを送る。送信パ
ルス発生回路13はタイムコントローラ12から受信切換信
号が送信状態となるタイミングでクロック発生器11のク
ロックを所定周期計数して一定の周期で送信データSDに
応じて第１及び第２図のデューティ比となる送信パルス
信号を発生するものであって、その出力は前述した発振
回路10に与えられる。発振回路10は送信パルス発生回路
13より送信パルス信号が与えられたときにのみ一定の周
波数の発振をするものであり、その発振出力が図示しな
いデータ記憶装置に与えられている。そして第４図
（ｂ）に示すように一定周期でデューティ比の異なる発
振信号を送出することによってデータ記憶装置に信号を
伝送し、信号受信時には一定デューティ比で発振を断続
し残響の有無によって信号を受信している。このデータ
通信装置は残響受信用のコイルL2を含む共振回路15を有
しており、その共振出力が増幅器16によって増幅されて
アナログスイッチ17を介して検波回路18に与える。受信
ゲート信号発生回路14はタイムコントローラ12より与え
られる送受信切換信号が受信状態となっているときに送
信パルスの立下りから所定時間遅らせた受信ゲート信号
を発生してゲート信号としてアナログスイッチ17に与え
られる。又クロック発生器11及び受信ゲート発生回路14
の受信ゲート信号はサンプリング信号発生回路19にも与
えられている。サンプリング信号発生回路19は受信ゲー
ト信号の所定のタイミング、例えば終了直前の１クロッ
ク分の信号をサンプリング信号としてサンプルホールド
回路20に与えるものである。検波回路18はアナログスイ
ッチ17を介して得られる信号を検波し、積分信号又はそ
の包絡線信号を得るものであり、検波信号はサンプルホ
ールド回路20に与えられる。サンプルホールド回路20は
サンプリング信号に基づいて入力信号をホールドするも
のであり、その出力は比較器21に与えられる。比較器21
は所定の閾値レベルでホールドされている信号を弁別す
ることによって二値信号を得るものであり、その出力は
受信信号RDとして上位の制御機器に与えられる。こうす
れば送信パルスに応じて発振回路10の発振を断続させデ
ータ伝送が成されるが、発振が素早く開始及び停止する
ためデータ伝送速度を向上させることができる。又発振
の振幅値が徐々に低下することがないので誤動作が生じ
る可能性を少なくすることができる。又この例では発振
の停止中にその残響によってデータ記憶装置からデータ
信号を得るようにしているため、発振回路10の発振を停
止させた後すぐ受信状態とすることができデータ伝送の
信頼性を向上させることも可能となる。
尚本実施例はコルピッツ型発振回路について説明してい
るが、発振回路のコイルL1に代わってコンデンサを用い
２つのコンデンサC1,C2に代わって中点タップを有する
コイルを用いることによりハートレー型の発振回路に本
考案を適用することが可能である。
るが、発振回路のコイルL1に代わってコンデンサを用い
２つのコンデンサC1,C2に代わって中点タップを有する
コイルを用いることによりハートレー型の発振回路に本
考案を適用することが可能である。
そのため本考案によれば、発振の立上り，発振の停止を
極めて速くすることができる。従って発振の断続によっ
て信号を伝送するデータ通信装置の発振器に本考案を適
用することによって高速でデータ伝送を行うことがで
き、又信号の伝送が確実になるという効果が得られる。
極めて速くすることができる。従って発振の断続によっ
て信号を伝送するデータ通信装置の発振器に本考案を適
用することによって高速でデータ伝送を行うことがで
き、又信号の伝送が確実になるという効果が得られる。
第１図は本考案の一実施例による発振回路の回路図、第
２図は発振開始時の各部の波形を示す波形図、第３図
（ａ）〜（ｄ）は発振回路の電流方向を示す図、第４図
は発振制御信号に対する発振状態を示す図、第５図は本
実施例による発振回路を適用したデータ通信装置の一例
を示すブロック図、第６図は従来の発振回路の一例を示
す回路図、第７図はその制御信号に対する発振出力を示
す波形図である。 １……共振回路、10……発振回路、L1……コイル、C1,C
2……コンデンサ、Tr1……トランジスタ
２図は発振開始時の各部の波形を示す波形図、第３図
（ａ）〜（ｄ）は発振回路の電流方向を示す図、第４図
は発振制御信号に対する発振状態を示す図、第５図は本
実施例による発振回路を適用したデータ通信装置の一例
を示すブロック図、第６図は従来の発振回路の一例を示
す回路図、第７図はその制御信号に対する発振出力を示
す波形図である。 １……共振回路、10……発振回路、L1……コイル、C1,C
2……コンデンサ、Tr1……トランジスタ
Claims (2)
- 【請求項１】コイル及びコンデンサから成る並列の共振
回路と、 前記並列共振回路による発振の断続によって信号を伝送
するデータ通信装置に用いられる発振回路において、 前記共振回路のコイル及びコンデンサの間に直列に接続
され、該共振回路を開閉する第１のスイッチングトラン
ジスタと、 前記第１のスイッチングトランジスタの制御端子に接続
されて第１のスイッチングトランジスタを開閉する第２
のスイッチングトランジスタと、 前記共振回路にその出力端が接続された発振用トランジ
スタと、を有し、 前記第1,第２のスイッチングトランジスタの開閉によっ
て発振を断続させるようにしたことを特徴とするデータ
通信装置の発振回路。 - 【請求項２】前記発振用トランジスタは、前記並列共振
回路の一端にコレクタが接続され、共振回路の共振用素
子に設けられる中点からエミッタにフィードバックされ
たトランジスタであることを特徴とする実用新案登録請
求の範囲第１項記載のデータ通信装置の発振回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987189066U JPH0648971Y2 (ja) | 1987-12-11 | 1987-12-11 | データ通信装置の発振回路 |
| AT88120656T ATE108965T1 (de) | 1987-12-09 | 1988-12-09 | Induktives datenübertragungssystem. |
| EP88120656A EP0320015B1 (en) | 1987-12-09 | 1988-12-09 | Inductive data communicating apparatus |
| DE3850753T DE3850753T2 (de) | 1987-12-09 | 1988-12-09 | Induktives Datenübertragungssystem. |
| US08/068,263 US5313198A (en) | 1987-12-09 | 1993-05-28 | Data communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987189066U JPH0648971Y2 (ja) | 1987-12-11 | 1987-12-11 | データ通信装置の発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0193808U JPH0193808U (ja) | 1989-06-20 |
| JPH0648971Y2 true JPH0648971Y2 (ja) | 1994-12-12 |
Family
ID=31480123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987189066U Expired - Lifetime JPH0648971Y2 (ja) | 1987-12-09 | 1987-12-11 | データ通信装置の発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648971Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10030952A1 (de) * | 2000-06-24 | 2002-01-03 | Atmel Germany Gmbh | Verfahren zur Reduzierung der Abkling- und Einschwingzeiten bei Schwingkreisen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322028B2 (ja) * | 1974-02-09 | 1978-07-06 | ||
| JPS6025147Y2 (ja) * | 1978-08-18 | 1985-07-29 | ソニー株式会社 | 発振器 |
-
1987
- 1987-12-11 JP JP1987189066U patent/JPH0648971Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0193808U (ja) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980898A (en) | Self-oscillating burst mode transmitter with integral number of periods | |
| JPH095430A (ja) | トランスポンダ用アンテナ駆動装置 | |
| US4360855A (en) | Injector drive circuit | |
| US5396056A (en) | Non-contact IC card having an active attenuation circuit | |
| US5226167A (en) | Microcomputer circuit for attenuating oscillations in a resonant circuit by reversing phase and feeding back resonant circuit output oscillation voltage | |
| US6587098B2 (en) | High voltage crystal controlled oscillator for an electronic pen used with an electrostatic digitizing tablet | |
| US4617534A (en) | High-speed switched oscillator | |
| US5099180A (en) | Ultrasonic motor driving circuit | |
| JPH0648971Y2 (ja) | データ通信装置の発振回路 | |
| US5126745A (en) | Circuit arrangement for generating a control signal in dependence upon the occurrence of an extreme value of a sinusoidal oscillation and use of such a circuit arrangement | |
| KR970024478A (ko) | 전류 모드 제어를 구비한 동조 스위치 모드 전원 공급장치(tuned swit6ch-mode power supply with current mode control) | |
| EP0398087B1 (en) | Circuit arrangement for generating a control signal in dependence upon the occurrence of an extreme value of a sinusoidal oscillation and use of such a circuit arrangement | |
| EP0928066B1 (en) | Circuit to steepen pulse edges | |
| JPH06787Y2 (ja) | 魚群探知機用送信回路 | |
| US5517158A (en) | Self-timed oscillator circuit including starting and stopping circuitry | |
| US3973222A (en) | Astable multivibrator circuit | |
| JPS6326029A (ja) | 電圧制御発振器 | |
| JP3274465B2 (ja) | 正弦波振動の極値の発生に依存して制御信号を発生するための回路およびかかる回路の利用 | |
| JP3561675B2 (ja) | モータのｐｗｍ駆動回路 | |
| JPH1013475A (ja) | Ａｓｋ変調回路 | |
| JP2555107B2 (ja) | 波形整形回路 | |
| JP2943147B2 (ja) | データ通信装置 | |
| SU1282282A1 (ru) | Стабилизированный однотактный преобразователь | |
| JPS5938766Y2 (ja) | 無線通信機 | |
| JPH0543550Y2 (ja) |