JPH0648215U - Surface mount crystal oscillator - Google Patents
Surface mount crystal oscillatorInfo
- Publication number
- JPH0648215U JPH0648215U JP8205292U JP8205292U JPH0648215U JP H0648215 U JPH0648215 U JP H0648215U JP 8205292 U JP8205292 U JP 8205292U JP 8205292 U JP8205292 U JP 8205292U JP H0648215 U JPH0648215 U JP H0648215U
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ground electrode
- electrode pattern
- crystal oscillator
- insulating layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 基板の裏面側のシールド作用を高め、且つ、
表面実装が容易な表面実装型水晶発振器を提供する。
【構成】絶縁層１ａ、１ｂが複数積層されて成る回路基
板１上に、水晶振動片４、ＩＣベアチップ３を搭載し、
シールド蓋体２で封止して成る表面実装型水晶発振器で
ある。前記回路基板１の表面にシールド蓋体２と接続す
るリング状の第１のアース電極パターン１２を、裏面に
複数の端子電極１５ａ〜１５ｄを、回路基板１の絶縁層
１ａ、１ｂ間に略全面に拡がる第２のアース電極パター
ン１３を夫々形成した。
(57) [Abstract] [Purpose] To enhance the shield effect on the back side of the board, and
Provided is a surface mount type crystal oscillator which is easily surface mounted. [Structure] A crystal vibrating piece 4 and an IC bare chip 3 are mounted on a circuit board 1 formed by laminating a plurality of insulating layers 1a and 1b,
It is a surface-mounted crystal oscillator that is sealed with a shield lid 2. A ring-shaped first ground electrode pattern 12 connected to the shield cover 2 is provided on the front surface of the circuit board 1, a plurality of terminal electrodes 15a to 15d on the back surface, and substantially the entire surface between the insulating layers 1a and 1b of the circuit board 1. The second ground electrode patterns 13 extending in the respective directions were formed.
Description
【０００１】[0001]
本考案はシールド効果に優れた表面実装型水晶発振器に関するものである。 The present invention relates to a surface mount crystal oscillator having an excellent shield effect.
【０００２】[0002]
たとえば、ＯＡ機器、通信機器などの各種電子機器に使用される水晶発振器は 、他の電子部品とともにプリント配線基板にリフロー半田接合されるように、水 晶発振器を構成する基板の裏面には複数の端子電極が形成していた。 For example, crystal oscillators used in various electronic devices such as office automation equipment and communication devices have a plurality of electronic components on the back surface of the substrate forming the crystal oscillator so that they can be reflow-soldered together with other electronic components on the printed wiring board. The terminal electrode was formed.
【０００３】 また、シールド効果を達成するために、水晶振動子やＩＣチップを搭載したの ち、アース電位に接続された金属製のケースやアース電位に接続される金属被膜 を有するセラミック製蓋体を被着していた。Further, in order to achieve a shielding effect, a crystal case or an IC chip is mounted and then a metal case connected to the ground potential or a ceramic lid body having a metal coating connected to the ground potential. Was wearing.
【０００４】 しかし、上述の表面実装型水晶発振器においては、水晶振動子やＩＣチップの 搭載された基板表面側においては、金属製ケースや金属被膜などに被覆されてい るので、シールド効果は得られるものの、基板の裏面側については、なにも施さ れていない。However, in the above-mentioned surface mount type crystal oscillator, the shield effect can be obtained because the surface side of the substrate on which the crystal oscillator and the IC chip are mounted is covered with the metal case, the metal film, and the like. However, nothing was done on the back side of the substrate.
【０００５】 しかも、基板の裏面には、入・出力用、制御信号入力用、アース電位用などの 複数の端子電極が被着されているために、基板の裏面にアース電極パターンを形 成すると、プリント配線基板上にリフロー半田接合を施した場合に、アース電極 パターンと入・出力用、制御信号入力用などの端子電極間に短絡などが発生する 可能性があり、さらにプリント配線基板の配線の引き回しに大きな制約を与えて しまい、結果として充分なシールド効果をえることができない。Moreover, since a plurality of terminal electrodes for input / output, control signal input, ground potential, etc. are deposited on the back surface of the substrate, a ground electrode pattern is formed on the back surface of the substrate. When reflow soldering is applied on the printed wiring board, a short circuit may occur between the ground electrode pattern and the terminal electrodes for input / output and control signal input. It puts a big restriction on the routing of the, and as a result, a sufficient shielding effect cannot be obtained.
【０００６】 本考案は、上述の問題点に鑑みて案出されたものであり、その目的は、基板の 裏面側のシールド作用を高め、全体としてシールド効果に優れた表面実装型水晶 発振器を提供することにある。The present invention has been devised in view of the above problems, and an object thereof is to provide a surface mount type crystal oscillator that enhances the shield action on the back surface side of a substrate and has an excellent shield effect as a whole. To do.
【０００７】[0007]
本考案によれば、絶縁層が複数積層されて成る回路基板上に、水晶振動片、Ｉ Ｃベアチップを搭載し、シールド蓋体で封止して成る表面実装型水晶発振器にお いて、前記回路基板の表面にリング状の第１のアース電極パターンを、裏面に複 数の端子電極を、回路基板の絶縁層間に略全面に拡がる第２のアース電極パター ンを夫々形成した表面実装型水晶発振器である。 According to the present invention, there is provided a surface mount type crystal oscillator in which a crystal vibrating piece and an IC bare chip are mounted on a circuit board formed by laminating a plurality of insulating layers and sealed by a shield lid body. A surface-mount type crystal oscillator in which a ring-shaped first ground electrode pattern is formed on the front surface of the board, a plurality of terminal electrodes is formed on the back surface, and a second ground electrode pattern is formed on the back surface of the circuit board, which extends over substantially the entire surface. Is.
【０００８】 好ましくは、回路基板の内部に配線パターンが配置され、該配線パターンがリ ング状の第３のアース電極パターンに囲まれている表面実装型水晶発振器である 。It is preferable that the surface mount type crystal oscillator has a wiring pattern arranged inside the circuit board, and the wiring pattern is surrounded by a ring-shaped third ground electrode pattern.
【０００９】[0009]
本考案によれば、回路基板の表面には、シールド蓋体の開口周囲と接続する第 １のアース電極パターンが形成されているため、回路基板の表面側のシールドは 完全に行われることになる。 According to the present invention, since the first ground electrode pattern connected to the periphery of the opening of the shield lid is formed on the surface of the circuit board, the shield on the surface side of the circuit board is completely performed. .
【００１０】 また、回路基板を構成する絶縁層間に略全面に拡がる第２のアース電極パター ンが形成されているので、この第２のアース電極パターンをシールド電極として 用いて、さらに基板裏面には複数の端子電極のみを形成することができるので、 回路基板の裏面側でのシールド効果が完全に行え、さらに端子電極をプリント配 線基板にリフロー半田接合するにあたっても、容易に行え、プリント配線基板の 配線引き回しの自由度が確保できる。Further, since the second ground electrode pattern that extends over substantially the entire surface is formed between the insulating layers that form the circuit board, this second ground electrode pattern is used as a shield electrode, and further on the back surface of the board. Since only a plurality of terminal electrodes can be formed, the shield effect on the back side of the circuit board can be fully achieved, and the terminal electrodes can be easily reflow-soldered to the printed wiring board. It is possible to secure the degree of freedom for wiring.
【００１１】 さらに、回路基板を小型化するために、回路基板に構成する配線パターンの一 部を回路基板を構成する絶縁層間に配置する場合においては、絶縁層間に、該配 線パターンを囲むようにリング状の第３のアース電極パターンを形成することに より、基板の端面方向に対するシールド効果が向上し、全体としてシールド効果 に優れた表面実装型水晶発振器となる。Further, in order to reduce the size of the circuit board, when a part of the wiring pattern formed on the circuit board is arranged between the insulating layers forming the circuit board, the wiring pattern should be surrounded between the insulating layers. By forming the ring-shaped third earth electrode pattern on the substrate, the shield effect in the direction of the end face of the substrate is improved, and the surface mounted crystal oscillator is excellent in the shield effect as a whole.
【００１２】[0012]
以下、本考案の表面実装型水晶発振器を図面に基づいて詳説する。図１は本考 案の表面実装型水晶発振器の縦断面図であり、図２は回路基板を構成する絶縁層 の平面図である。尚、この実施例は、回路基板の積層数が最も少ない２層の絶縁 層から成る場合を例に説明する。 Hereinafter, the surface mount type crystal oscillator of the present invention will be described in detail with reference to the drawings. FIG. 1 is a vertical cross-sectional view of the surface mount type crystal oscillator of the present invention, and FIG. 2 is a plan view of an insulating layer constituting a circuit board. It should be noted that this embodiment will be described by taking as an example a case where the circuit board is composed of two insulating layers having the smallest number of laminated layers.
【００１３】 本考案の表面実装型水晶発振器は、表面に配線パターン１１（図２では省略し た）が形成された回路基板１と、蓋体２と、ＩＣベアチップ３と、水晶振動片４ と、各種電子部品５とから構成されている。The surface mount type crystal oscillator of the present invention includes a circuit board 1 having a wiring pattern 11 (not shown in FIG. 2) formed on the surface, a lid body 2, an IC bare chip 3, and a crystal vibrating piece 4. , And various electronic components 5.
【００１４】 回路基板１は、セラミックなどの絶縁層１ａ、１ｂからなり、回路基板１の表 面、即ち表面層に位置する絶縁層１ａ上には、所定発振回路を構成するための配 線パターン１１が形成されている。また、その回路基板１の表面の周囲、即ちシ ールド蓋体２の開口周囲と接触部位には、開口形状に応じたリング状の第１のア ース電極パターン１２が形成されている。The circuit board 1 is composed of insulating layers 1 a and 1 b made of ceramic or the like. On the surface of the circuit board 1, that is, on the insulating layer 1 a located on the surface layer, a wiring pattern for forming a predetermined oscillation circuit is formed. 11 is formed. In addition, a ring-shaped first ground electrode pattern 12 corresponding to the opening shape is formed around the surface of the circuit board 1, that is, around the opening of the shield lid 2 and the contact portion.
【００１５】 また、回路基板１の内部、即ち絶縁層１ａと裏面層となる絶縁層１ｂとの間に は、略全面に拡がった第２のアース電極パターン１３が形成されている。In addition, a second ground electrode pattern 13 is formed on the entire surface of the circuit board 1, that is, between the insulating layer 1a and the insulating layer 1b serving as the back surface layer.
【００１６】 さらに、回路基板１の裏面、即ち絶縁層１ｂの下面には、入・出力用、制御信 号入力用及びアース電位用の各端子電極１４ａ〜１４ｄが形成されている。 ま た、回路基板１の表面に形成した所定配線パターン１１と入力用、出力用、制御 信号入力用の各端子電極１４ａ〜１４ｃは、絶縁層１ａ、１ｂを貫くビアホール 導体１５ａ・・・によって接続されており、また、回路基板１の表面の第１のア ース電極パターン１２、回路基板１の内部に形成された第２のアース電極パター ン１３及びアース電位用端子電極１４ｄは、絶縁層１ａ、１ｂを貫くビアホール 導体１５ｂによって接続されている。尚、第２のアース電極パターン１３の一部 には、ビアホール導体１５ａ・・・と短絡しないように、ビアホール導体１５ａ ・・・の周囲には、電極パターンが形成されていない部位が形成されている。Further, on the back surface of the circuit board 1, that is, the lower surface of the insulating layer 1b, terminal electrodes 14a to 14d for input / output, control signal input, and ground potential are formed. Further, the predetermined wiring pattern 11 formed on the surface of the circuit board 1 and each of the input, output, and control signal input terminal electrodes 14a to 14c are connected by a via hole conductor 15a ... Which penetrates the insulating layers 1a and 1b. In addition, the first ground electrode pattern 12 on the surface of the circuit board 1, the second ground electrode pattern 13 and the ground potential terminal electrode 14d formed inside the circuit board 1 are insulating layers. Via holes penetrating 1a and 1b are connected by a conductor 15b. In addition, in a part of the second ground electrode pattern 13, a portion where the electrode pattern is not formed is formed around the via-hole conductors 15a ... In order not to short-circuit with the via-hole conductors 15a. There is.
【００１７】 このような回路基板は、絶縁層１ａ、１ｂとなるセラミックグリーンシートに 、ビアホール導体１５ａ、１５ｂが充填される孔を形成したのち、Ａｇ、Cu、Ｍ ｏ、Ｗなどの導電性ペーストで、この孔を充填する。同時に、絶縁層１ｂとなる セラミックグリーンシート上に、第２のアース電極パターン１３となる導体パタ ーンを印刷形成する。In such a circuit board, a hole for filling the via-hole conductors 15a and 15b is formed in the ceramic green sheet to be the insulating layers 1a and 1b, and then a conductive paste such as Ag, Cu, Mo, or W is formed. Then, this hole is filled. At the same time, a conductor pattern to be the second ground electrode pattern 13 is formed by printing on the ceramic green sheet to be the insulating layer 1b.
【００１８】 次に、２つの絶縁層１ａ、１ｂを積層・圧着する。Next, the two insulating layers 1a and 1b are laminated and pressure-bonded.
【００１９】 その後、積層された絶縁層１ａ、１ｂの表面に所定配線パターン１１及び第１ のアース電極パターン１２となる導体パターンを、Ａｇ、Ｃｕ、Ｍｏ、Ｗなどの 導電性ペーストで印刷形成し、その裏面に、各端子電極１４ａ〜１４ｄとなる導 体パターンを印刷形成する。After that, a conductor pattern to be the predetermined wiring pattern 11 and the first ground electrode pattern 12 is printed and formed on the surface of the laminated insulating layers 1a and 1b with a conductive paste such as Ag, Cu, Mo, or W. Then, a conductor pattern to be the respective terminal electrodes 14a to 14d is printed and formed on the back surface thereof.
【００２０】 このような両主面に各導体パターンを形成した積層体を所定雰囲気・所定温度 で焼成して、回路基板１を作成する。The circuit board 1 is prepared by firing the laminated body in which the conductor patterns are formed on both main surfaces in a predetermined atmosphere and a predetermined temperature.
【００２１】 尚、上述の作成方法によれば、回路基板１と配線パターン１１、第１、２のア ース電極パターン１２、１３、端子電極１４ａ〜１４ｄ、ビアホール導体１５ａ 、１５ｂを同時に焼成したが、積層体の両主面に形成される配線パターン１１、 第１のアース電極パターン１２及び端子電極１４ａ〜１４ｄのみを、焼成された 積層体に印刷・焼きつけを行い、２回の焼成で形成しても構わない。According to the manufacturing method described above, the circuit board 1, the wiring pattern 11, the first and second ground electrode patterns 12 and 13, the terminal electrodes 14a to 14d, and the via-hole conductors 15a and 15b are simultaneously fired. However, only the wiring pattern 11, the first ground electrode pattern 12, and the terminal electrodes 14a to 14d formed on both main surfaces of the laminated body are printed / baked on the baked laminated body and formed by firing twice. It doesn't matter.
【００２２】 蓋体２は、セラミック、金属などから成り、内部に中空部２２を有する筺体状 部材であり、その開口周囲で回路基板１の周囲の第１のアース電極パターン１２ 電気的に接続され、かつ気密的に封止されている。この封止するための封止層２ １は、高温半田などが使用される。尚、蓋体２としてセラミックを用いる場合に は、中空部２２の内壁及び開口周囲の端面部分に導電膜を被着して、シールド効 果及び半田接合可能にすることが重要である。The lid body 2 is a casing-like member made of ceramic, metal or the like and having a hollow portion 22 inside, and is electrically connected to the first ground electrode pattern 12 around the circuit board 1 around the opening thereof. And is hermetically sealed. High-temperature solder or the like is used for the sealing layer 21 for this sealing. When a ceramic is used for the lid body 2, it is important to apply a conductive film to the inner wall of the hollow portion 22 and the end face portion around the opening so that the shielding effect and soldering can be performed.
【００２３】 ＩＣベアチップ３は、発振回路の構成する複数のインバターや必要に応じて抵 抗、コンデンサなどが具備されている。このＩＣベアチップ３は、回路基板１の 配線パターン１１とフェースボンディングやワイヤボンディングなどで接合され る。The IC bare chip 3 is provided with a plurality of inverters included in the oscillation circuit and, if necessary, a resistor, a capacitor and the like. The IC bare chip 3 is joined to the wiring pattern 11 of the circuit board 1 by face bonding or wire bonding.
【００２４】 水晶振動片４は、ＡＴカットされた円板状、又は短冊状の水晶振動片であり、 両主面に形成した振動電極（図示せず）が回路基板１の配線パターン１１上に、 サポータ部材４１、４１を介して電気的に接続されている。The crystal vibrating piece 4 is an AT-cut disc-shaped or strip-shaped crystal vibrating piece, and vibrating electrodes (not shown) formed on both main surfaces are provided on the wiring pattern 11 of the circuit board 1. , Are electrically connected via the supporter members 41, 41.
【００２５】 電子部品５は、抵抗やコンデンサであり、ＩＣベアチップ３内に集積できなか った素子が直接回路基板１の配線パターン１１に半田接合されている。The electronic component 5 is a resistor or a capacitor, and an element that could not be integrated in the IC bare chip 3 is directly soldered to the wiring pattern 11 of the circuit board 1.
【００２６】 本考案によれば、絶縁層１ａと１ｂとの間に第２のアース電極パターンが形成 されている。従って、回路基板１の裏面には従来と同様に端子電極１４ａ〜１４ ｄのみが形成されているので、プリント配線基板上にリフロー半田接合する際に は容易に且つ安定して接合ができる。しかも、回路基板１の内部の第２のアース 電極パターンによって、回路基板１の裏面側に放散される高周波ノイズ・静電ノ イズを有効に遮断することができ、シールド効果を得ることができる。According to the present invention, the second ground electrode pattern is formed between the insulating layers 1a and 1b. Therefore, since only the terminal electrodes 14a to 14d are formed on the back surface of the circuit board 1 as in the conventional case, it is possible to easily and stably perform the reflow soldering on the printed wiring board. Moreover, the second ground electrode pattern inside the circuit board 1 can effectively block high-frequency noise and electrostatic noise radiated to the back surface side of the circuit board 1, and a shielding effect can be obtained.
【００２７】 また、回路基板１の表面の周囲には、蓋体２に接合するリング状の第１のアー ス電極パターンが形成されているので、回路基板１の表面側に放散されるノイズ を有効に遮断することができ、シールド効果を得ることができる。Further, since the ring-shaped first earth electrode pattern that is joined to the lid body 2 is formed around the surface of the circuit board 1, the noise radiated to the surface side of the circuit board 1 is prevented. It can be effectively blocked and a shield effect can be obtained.
【００２８】 従って、本考案によれば、回路基板１の表面及び裏面の両側でシールド効果を 得ることができるので、安定した発振特性が得られる表面実装型水晶発振器とな る。Therefore, according to the present invention, since the shield effect can be obtained on both the front surface and the back surface of the circuit board 1, the surface mount crystal oscillator can obtain stable oscillation characteristics.
【００２９】 次に、第２の実施例として、図３の分解斜視図に示す回路基板１を採用しても よい。この実施例によれば、回路基板１を小型化するために、４層の絶縁層１ｗ 、１ｘ、１ｙ、１ｚを積層したものである。尚、図３においては、配線パターン １１、内部配線パターンを夫々省略して、その配線パターン１１、内部配線パタ ーン等が形成される部分を配線パターン部１１ｗ、１１ｘ、１１ｙとして斜線で 示した。Next, as a second embodiment, the circuit board 1 shown in the exploded perspective view of FIG. 3 may be adopted. According to this embodiment, in order to miniaturize the circuit board 1, four insulating layers 1w 1, 1x, 1y, 1z are laminated. In FIG. 3, the wiring pattern 11 and the internal wiring pattern are omitted, and the portions where the wiring pattern 11, the internal wiring pattern, etc. are formed are shown by hatching as wiring pattern portions 11w, 11x, and 11y. .
【００３０】 回路基板１の表面側の最上層となる絶縁層１ｗの主面には、シールド蓋体２と 接続するリング状の第１のアース電極パターン１２ｗが形成されている。この第 １のアース電極パターン１２ｗに囲まれた領域は、配線パターン部１１ｗであり 、ＩＣベアチップ３、水晶振動片４を保持するサポータ部材４１、４１、電子部 品５などが接続される。A ring-shaped first ground electrode pattern 12 w connected to the shield cover 2 is formed on the main surface of the uppermost insulating layer 1 w on the front surface side of the circuit board 1. A region surrounded by the first ground electrode pattern 12w is a wiring pattern portion 11w, to which the IC bare chip 3, the supporter members 41 and 41 for holding the crystal vibrating piece 4, the electronic component 5 and the like are connected.
【００３１】 絶縁層１ｗの下に積層される絶縁層１ｘの主面の周囲には、リング状の第３の アース電極パターン１６ｘが形成されている。そして、リング状の第３のアース 電極パターン１６ｘに囲まれる領域には、回路基板１の配線密度を高めて、基板 の小型化するために内部配線が形成する配線パターン部１１ｘが形成されている 。A ring-shaped third ground electrode pattern 16x is formed around the main surface of the insulating layer 1x laminated under the insulating layer 1w. Then, in a region surrounded by the ring-shaped third ground electrode pattern 16x, a wiring pattern portion 11x formed by internal wiring is formed in order to increase the wiring density of the circuit board 1 and reduce the size of the board. .
【００３２】 絶縁層１ｘの下に積層される絶縁層１ｙの主面の周囲には、リング状の第３の アース電極パターン１６ｙが形成されている。そして、リング状の第３のアース 電極パターン１６ｙに囲まれる領域には、回路基板１の配線密度を高めて、基板 の小型化するために内部配線が形成する配線パターン部１１ｙが形成されている 。A ring-shaped third ground electrode pattern 16y is formed around the main surface of the insulating layer 1y laminated under the insulating layer 1x. In the area surrounded by the ring-shaped third ground electrode pattern 16y, the wiring pattern portion 11y formed by the internal wiring is formed in order to increase the wiring density of the circuit board 1 and reduce the size of the board. .
【００３３】 回路基板１の最下層となる絶縁層１ｚの表面側の主面には、この絶縁層１ｚの 略全面に拡がった第２のアース電極パターン１３ｚが形成されている。また、絶 縁層１ｚの裏面側の主面には、入・出力用、制御信号入力用、アース電位などの 端子電極１４ａ〜１４ｄが形成されている。A second ground electrode pattern 13z extending over substantially the entire surface of the insulating layer 1z is formed on the main surface on the front surface side of the insulating layer 1z which is the lowermost layer of the circuit board 1. Further, terminal electrodes 14a to 14d for input / output, control signal input, ground potential, etc. are formed on the main surface on the back surface side of the insulating layer 1z.
【００３４】 尚、配線パターン部１１ｗ、１１ｘ、１１ｙに形成された各配線パターンと入 ・出力用、制御入力用などの端子電極１４ａ〜１４ｃとは、ビアホール導体１５ ａや基板端面の導体膜（図示せず）などのによって接続されており、また、第１ 乃至第３のアース電極パターン１２ｗ、１３ｚ、１６ｘ、１６ｙとアース電位用 の端子電極１４ｄとは、ビアホール導体１５ｂや基板端面の導体膜（図示せず） などのによって接続されている。また、配線パターン部１１ｗ、１１ｘ、１１ｙ 間を接合するビアホール導体１５ａは、アース電極パターン１２ｗ、１６ｘ、１ ６ｙ、１３ｚと短絡してはならないため、配線パターン部１１ｗ、１１ｘ、１１ ｙに形成され、且つ第２のアース電極パターン１３ｚと交差する部分には、アー ス電極パターンが形成されていない空白ランド部が形成されている。The wiring patterns formed on the wiring pattern portions 11w, 11x, 11y and the terminal electrodes 14a to 14c for input / output, control input, etc. are the via-hole conductor 15a and the conductor film ( (Not shown) or the like, and the first to third ground electrode patterns 12w, 13z, 16x, 16y and the terminal electrode 14d for ground potential are the via-hole conductor 15b and the conductor film on the end face of the substrate. (Not shown) or the like. The via-hole conductor 15a that joins the wiring pattern portions 11w, 11x, and 11y should not be short-circuited with the ground electrode patterns 12w, 16x, 16y, and 13z, and thus is formed in the wiring pattern portions 11w, 11x, and 11y. In addition, a blank land portion where the earth electrode pattern is not formed is formed at a portion that intersects with the second ground electrode pattern 13z.
【００３５】 また、基板端面の導体膜を用いて、配線パターン部１１ｗ、１１ｘ、１１ｙと 端子電極１４ａ〜１４ｃを接続する場合には、配線パターン部１１ｗ、１１ｘ、 １１ｙから基板端面に引き出す延出部と、アース電極パターン１２ｗ、１６ｘ、 １６ｙとが短絡してはならないため、アース電極パターン１２ｗ、１６ｘ、１６ ｙの一部に空白部を形成して、アース電極パターン１２ｗ、１６ｘ、１６ｙの連 続したリング状からを断続したリング状としなければならない。Further, when connecting the wiring pattern portions 11w, 11x, 11y and the terminal electrodes 14a to 14c by using the conductor film on the substrate end surface, the extension drawn out from the wiring pattern portions 11w, 11x, 11y to the substrate end surface. Since the area and the ground electrode patterns 12w, 16x, 16y must not be short-circuited, a blank part is formed in a part of the ground electrode patterns 12w, 16x, 16y to connect the ground electrode patterns 12w, 16x, 16y. The continuous ring shape must be changed to an intermittent ring shape.
【００３６】 以上の構成により、回路基板１の内部にも、配線パターン部１１ｘ、１１ｙを 配置したので、基板全体の小型化が可能であり、発振器全体の小型化が可能とな る。With the above configuration, since the wiring pattern portions 11x and 11y are also arranged inside the circuit board 1, it is possible to reduce the size of the entire substrate and the oscillator.
【００３７】 また、第１の実施例と同様に、第１のアース電極パターン１２ｗと蓋体２との 接続により、アース電位となりシールド効果が得られ、また、積層された回路基 板１の裏面の近傍の絶縁層１ｙ、１ｚとの間に配置された第２のアース電極パタ ーン１３ｚにより、回路基板１の裏面側のシールド効果が得られる。その時、回 路基板１の裏面には、実質的に端子電極１４ａ〜１４ｄのみしか形成されていな いため、プリント配線基板にリフロー接合する際には、溶融した半田が他の端子 電極１４ａ〜１４ｄやその他に流れることかないため、簡単に、且つ安定してそ の接合が可能となる。Further, similar to the first embodiment, the connection between the first ground electrode pattern 12w and the lid body 2 results in a ground potential, a shield effect is obtained, and the back surface of the laminated circuit board 1 is obtained. The second ground electrode pattern 13z arranged between the insulating layers 1y and 1z in the vicinity of is capable of providing the shield effect on the back surface side of the circuit board 1. At that time, since substantially only the terminal electrodes 14a to 14d are formed on the back surface of the circuit board 1, when the reflow bonding is performed on the printed wiring board, the melted solder may not contact the other terminal electrodes 14a to 14d. Since there is no other flow, it can be joined easily and stably.
【００３８】 さらに、回路基板１の内部に配置した配線パターンが同一絶縁層間にリング状 に形成された第３のアース電極パターン１６ｘ、１６ｙによって、回路基板１の 端面でのシールド効果を得ることができる。Further, the third ground electrode patterns 16x and 16y in which the wiring patterns arranged inside the circuit board 1 are formed in a ring shape between the same insulating layers, the shield effect at the end face of the circuit board 1 can be obtained. it can.
【００３９】 上述の実施例では、回路基板１は絶縁層が２層又は４層積層して構成されてい るが、回路基板に形成する配線パターンの形状によって、その積層数を任意に変 えても構わない。また、この回路基板１の内部に形成する第２のアース電極パタ ーンを異なる２つの絶縁層間に形成して、この２つの第２のアース電極パターン に挟まれる絶縁層間に形成して、発振回路と接続される例えばクッロック分周回 路の一部、電圧制御型発振回路の一部、共振回路の一部などを形成しても構わな い。In the above-described embodiment, the circuit board 1 is formed by laminating two or four insulating layers, but the number of laminated layers may be arbitrarily changed depending on the shape of the wiring pattern formed on the circuit board. I do not care. In addition, a second ground electrode pattern formed inside the circuit board 1 is formed between two different insulating layers, and is formed between the two insulating layers sandwiched between the two second ground electrode patterns to oscillate. For example, a part of the clock frequency dividing circuit, a part of the voltage controlled oscillation circuit, a part of the resonance circuit, or the like connected to the circuit may be formed.
【００４０】[0040]
以上、詳述したように、本考案によれば、回路基板の表面、裏面方向に対して シールド効果が向上し、さらに表面実装に必要な回路基板裏面側の端子電極が従 来どおりとなるので、プリント配線基板の接合信頼性が維持できる。 As described above in detail, according to the present invention, the shielding effect is improved in the front and back directions of the circuit board, and the terminal electrodes on the back surface side of the circuit board necessary for surface mounting become the same as before. Therefore, the joint reliability of the printed wiring board can be maintained.
【００４１】 さらに、回路基板の内部に配線パターンを形成した場合には、同時に第３のア ース電極パターンを形成するので、回路基板の端面方向でのシールド効果が向上 し、全体として、シールド効果に優れた、小型化された表面実装型水晶発振器と なる。Further, when the wiring pattern is formed inside the circuit board, the third ground electrode pattern is formed at the same time, so that the shield effect in the direction of the end surface of the circuit board is improved, and the overall shield pattern is improved. It is a highly efficient and miniaturized surface mount crystal oscillator.
【図１】本考案の表面実装型水晶発振器の縦断面図であ
る。FIG. 1 is a vertical sectional view of a surface mount type crystal oscillator according to the present invention.
【図２】本考案の表面実装型水晶発振器に用いられる回
路基板を説明する図であり、（ａ）は上層側の表面の平
面図、（ｂ）下層側の表面の平面図、（ｃ）は下層側の
裏面の平面図である。2A and 2B are diagrams illustrating a circuit board used in the surface mount crystal oscillator of the present invention, in which FIG. 2A is a plan view of a surface on an upper layer side, FIG. 2B is a plan view of a surface on a lower layer side, and FIG. [Fig. 4] is a plan view of a back surface on the lower layer side.
【図３】本考案の他の回路基板を示す分解斜視図であ
る。FIG. 3 is an exploded perspective view showing another circuit board of the present invention.
１ ・・・回路基板 １ａ、１ｂ、１ｗ、１ｘ、１ｙ、１ｚ・・絶縁体層 １１・・・・配線パターン １１ｗ、１１ｘ、１１ｙ・・・配線パターン部 １２、１６ｗ・・・・・・・・第１のアース電極パター
ン １３、１３ｚ・・・・・・・・第２のアース電極パター
ン １４ａ〜１４ｄ・・・・・・・端子電極 １６ｘ、１６ｙ・・・・・・・第３のアース電極パター
ン ２・・・・蓋体 ３・・・・ＩＣベアチップ ４・・・・水晶振動片 ５・・・・電子部品1 ... Circuit board 1a, 1b, 1w, 1x, 1y, 1z ... Insulator layer 11 ... Wiring pattern 11w, 11x, 11y ... Wiring pattern part 12, 16w ... -First earth electrode pattern 13, 13z ..... Second earth electrode pattern 14a-14d ..... Terminal electrode 16x, 16y ..... Third earth Electrode pattern 2 ... Lid 3 IC bare chip 4 Crystal oscillator 5 Electronic components
Claims (2)
に、水晶振動片を搭載し、シールド蓋体で封止して成る
表面実装型水晶発振器において、 前記回路基板の表面にリング状の第１のアース電極パタ
ーンを、裏面に複数の端子電極を、回路基板の絶縁層間
に略全面に拡がる第２のアース電極パターンを夫々形成
したことを特徴とする表面実装型水晶発振器。1. A surface mount type crystal oscillator in which a crystal vibrating piece is mounted on a circuit board formed by laminating a plurality of insulating layers and sealed with a shield lid, wherein a ring-shaped surface is formed on the surface of the circuit board. A surface-mount type crystal oscillator, wherein a first ground electrode pattern, a plurality of terminal electrodes on the back surface, and a second ground electrode pattern extending substantially over the entire surface are formed between insulating layers of the circuit board.
れた絶縁層間と異なる絶縁層間には、配線パターンがリ
ング状の第３のアース電極パターンに囲まれて配置され
ていることを特徴とする請求項１記載の表面実装型水晶
発振器。2. A wiring pattern is arranged surrounded by a ring-shaped third ground electrode pattern between insulating layers different from the insulating layer on which the second ground electrode pattern is formed. The surface mount crystal oscillator according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205292U JPH0648215U (en) | 1992-11-27 | 1992-11-27 | Surface mount crystal oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205292U JPH0648215U (en) | 1992-11-27 | 1992-11-27 | Surface mount crystal oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0648215U true JPH0648215U (en) | 1994-06-28 |
Family
ID=13763747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8205292U Pending JPH0648215U (en) | 1992-11-27 | 1992-11-27 | Surface mount crystal oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648215U (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997854A (en) * | 1995-09-29 | 1997-04-08 | Nec Corp | Semiconductor device |
| JP2002261548A (en) * | 2001-02-28 | 2002-09-13 | Kyocera Corp | Piezoelectric device |
| JP2003218265A (en) * | 2002-01-21 | 2003-07-31 | Tokyo Denpa Co Ltd | Electronic component container |
| JP2012532469A (en) * | 2009-07-08 | 2012-12-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Electronic module |
| JP2016171094A (en) * | 2015-03-11 | 2016-09-23 | 日本特殊陶業株式会社 | Ceramic package, electronic component device, and method of manufacturing the same |
-
1992
- 1992-11-27 JP JP8205292U patent/JPH0648215U/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997854A (en) * | 1995-09-29 | 1997-04-08 | Nec Corp | Semiconductor device |
| JP2002261548A (en) * | 2001-02-28 | 2002-09-13 | Kyocera Corp | Piezoelectric device |
| JP4593809B2 (en) * | 2001-02-28 | 2010-12-08 | 京セラ株式会社 | Piezoelectric device |
| JP2003218265A (en) * | 2002-01-21 | 2003-07-31 | Tokyo Denpa Co Ltd | Electronic component container |
| JP2012532469A (en) * | 2009-07-08 | 2012-12-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Electronic module |
| US8981238B2 (en) | 2009-07-08 | 2015-03-17 | Osram Opto Semiconductor Gmbh | Electronic device |
| US9307647B2 (en) | 2009-07-08 | 2016-04-05 | Osram Opto Semiconductors Gmbh | Electronic device |
| JP2016171094A (en) * | 2015-03-11 | 2016-09-23 | 日本特殊陶業株式会社 | Ceramic package, electronic component device, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119116B2 (en) | ||
| JP3286917B2 (en) | Electronic component packages and electronic components | |
| JPH10289837A (en) | Laminated electronic parts | |
| JPH0648215U (en) | Surface mount crystal oscillator | |
| JP3198661B2 (en) | Dielectric resonator device and its mounting structure | |
| JP2003218265A (en) | Electronic component container | |
| JP3685683B2 (en) | Crystal oscillator for surface mounting | |
| JP2646091B2 (en) | Substrates for electronic components | |
| JPH10215119A (en) | Voltage controlled oscillator | |
| JP4228679B2 (en) | Piezoelectric oscillator | |
| JP2003046251A (en) | Electronic component | |
| JP3714833B2 (en) | Ceramic container and crystal resonator using the same | |
| JP4490062B2 (en) | Surface mount crystal unit | |
| JPH11298281A (en) | Surface mounted piezoelectric device and piezoelectric unit | |
| JP3667158B2 (en) | Stripline resonator | |
| JPH04365396A (en) | High-frequency surface-mounted module | |
| JPH0648216U (en) | Surface mount crystal oscillator | |
| JP2006100680A (en) | Electronic device package, method of manufacturing the same and piezoelectric device | |
| JPH11111556A (en) | Chip component for surface mounting | |
| JPH0666128U (en) | Surface mount crystal oscillator | |
| JP2006128287A (en) | Electronic component and its manufacturing method | |
| JP2002076629A (en) | Compound multilayer interconnection board | |
| JP2005175520A (en) | Piezoelectric vibrator | |
| JPH0648214U (en) | Surface mount crystal oscillator | |
| JPH0576096U (en) | Mounting structure for laminated integrated components |