JPH0646490B2 - デイジタル再生装置 - Google Patents
デイジタル再生装置Info
- Publication number
- JPH0646490B2 JPH0646490B2 JP1154901A JP15490189A JPH0646490B2 JP H0646490 B2 JPH0646490 B2 JP H0646490B2 JP 1154901 A JP1154901 A JP 1154901A JP 15490189 A JP15490189 A JP 15490189A JP H0646490 B2 JPH0646490 B2 JP H0646490B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- frame
- tracks
- correction code
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマルチトラックのディジタル再生装置、特に
ある同期マークから次の同期マークまでの２値データの
集合(以下、フレームと称する)を等分割した部分集合を
１つの単位とし、これらの単位に属する複数ビットから
なるデータ単位（以下、シンボルと称する）を適当に組
み合わせて誤り訂正符号を生成することにより、符号化
の効率を高めてある１つのハミング最小距離を持つ訂正
符号を冗長度を小さく実現することができるデータの再
生装置に関するものである。
ある同期マークから次の同期マークまでの２値データの
集合(以下、フレームと称する)を等分割した部分集合を
１つの単位とし、これらの単位に属する複数ビットから
なるデータ単位（以下、シンボルと称する）を適当に組
み合わせて誤り訂正符号を生成することにより、符号化
の効率を高めてある１つのハミング最小距離を持つ訂正
符号を冗長度を小さく実現することができるデータの再
生装置に関するものである。
第７図は従来の情報トラック数が４のマルチトラックデ
ィジタル記録・再生装置のデータフォーマットの一例を
示し、図においてＳＹＮＣはＳビットの同期符号、ａ1
〜ａ16はＮビットの情報シンボル、ＣＲＣはＣビットの
誤り検出符号（例えば巡回符号のようなもの）、Ｔ1〜
Ｔ6はトラックを表わす。第７図では、１フレーム内に
情報データは４シンボル含まれるので、フレーム長Ｌ＝
４Ｎ＋Ｓ＋Ｃとなる。また情報を分配するトラック数を
４としており、これからハミング最小距離３の訂正符号
Ｐ1〜Ｐ4、Ｑ1〜Ｑ4を生成する。Ｐｉ、Ｑｉの生成の仕
方は符号理論的に公知となっているが、例えば次のよう
にして生成される。
ィジタル記録・再生装置のデータフォーマットの一例を
示し、図においてＳＹＮＣはＳビットの同期符号、ａ1
〜ａ16はＮビットの情報シンボル、ＣＲＣはＣビットの
誤り検出符号（例えば巡回符号のようなもの）、Ｔ1〜
Ｔ6はトラックを表わす。第７図では、１フレーム内に
情報データは４シンボル含まれるので、フレーム長Ｌ＝
４Ｎ＋Ｓ＋Ｃとなる。また情報を分配するトラック数を
４としており、これからハミング最小距離３の訂正符号
Ｐ1〜Ｐ4、Ｑ1〜Ｑ4を生成する。Ｐｉ、Ｑｉの生成の仕
方は符号理論的に公知となっているが、例えば次のよう
にして生成される。
(i＝1,2,3) ここでαi(i＝1,2,3,4)はＧＦ（２Ｎ）のガロア体の元
である。
である。
第８図は第７図のデータフォーマットを実現する符号化
装置を示すブロック図であり、図において、(1) は１チ
ャンネルのディジタル信号の入力端子、(2)はトラック
分配回路、(3)は訂正符号付加回路、(4)はＳＹＮＣ、Ｃ
ＲＣ付加回路、(5)は出力端子、(6)はシステム全体の制
御回路である。各部の構成は公知であるので、詳細な説
明は省略する。
装置を示すブロック図であり、図において、(1) は１チ
ャンネルのディジタル信号の入力端子、(2)はトラック
分配回路、(3)は訂正符号付加回路、(4)はＳＹＮＣ、Ｃ
ＲＣ付加回路、(5)は出力端子、(6)はシステム全体の制
御回路である。各部の構成は公知であるので、詳細な説
明は省略する。
上記のように構成された符号化装置において、入力端子
(1)入力されたディジタル信号をトラック分配回路 (2)
で４つのトラックＴ1〜Ｔ4に分配する。これはディジタ
ルメモリを用いて容易に行うことができる。次にこれら
の分配されたディジタル信号は訂正符号付加回路 (3)で
訂正符号をトラックＴ5、Ｔ6に付加されて、その分だけ
余分の冗長成分が付与された結果、６トラック分のデー
タとなって次段に送られる。ＳＹＮＣ、ＣＲＣ付加回路
(4) ではこの６トラック分の信号からなる同期符号ＳＹ
ＮＣおよび誤り検出符号ＣＲＣを付加して、出力端子
(5)に送り、各トラックＴ1〜Ｔ6に記録される。
(1)入力されたディジタル信号をトラック分配回路 (2)
で４つのトラックＴ1〜Ｔ4に分配する。これはディジタ
ルメモリを用いて容易に行うことができる。次にこれら
の分配されたディジタル信号は訂正符号付加回路 (3)で
訂正符号をトラックＴ5、Ｔ6に付加されて、その分だけ
余分の冗長成分が付与された結果、６トラック分のデー
タとなって次段に送られる。ＳＹＮＣ、ＣＲＣ付加回路
(4) ではこの６トラック分の信号からなる同期符号ＳＹ
ＮＣおよび誤り検出符号ＣＲＣを付加して、出力端子
(5)に送り、各トラックＴ1〜Ｔ6に記録される。
上記の例では、情報のトラック数４、１フレーム内のシ
ンボル数４、訂正符号のハミング最小距離３の場合につ
いて説明したが、これを一般化し、情報トラック数がｍ
で、ハミング最小距離ｎ+1の訂正符号を付加する場合の
従来のデータフォーマットを第９図に示す。第９図にお
いて、各符号は第７図と同一または相当部分を示す。Ｔ
1〜Ｔmは情報シンボル用のトラック、Ｔm+1〜Ｔm+nは訂
正符号用のトラックであって、訂正符号用のトラックは
ｎ個となっている。第９図では、訂正符号の生成は一般
に Ｒkj＝ｆk（ａ1j、ａ2j…ａmj） （ｋ＝１、２…ｎ、ｊ＝１、２…nj） と表現でき、ｆkの選び方は公知である。また第９図の
データフォーマットを実現する符号化装置は、トラック
数が第８図の拡張となっているだけであるので図示を省
略する。
ンボル数４、訂正符号のハミング最小距離３の場合につ
いて説明したが、これを一般化し、情報トラック数がｍ
で、ハミング最小距離ｎ+1の訂正符号を付加する場合の
従来のデータフォーマットを第９図に示す。第９図にお
いて、各符号は第７図と同一または相当部分を示す。Ｔ
1〜Ｔmは情報シンボル用のトラック、Ｔm+1〜Ｔm+nは訂
正符号用のトラックであって、訂正符号用のトラックは
ｎ個となっている。第９図では、訂正符号の生成は一般
に Ｒkj＝ｆk（ａ1j、ａ2j…ａmj） （ｋ＝１、２…ｎ、ｊ＝１、２…nj） と表現でき、ｆkの選び方は公知である。また第９図の
データフォーマットを実現する符号化装置は、トラック
数が第８図の拡張となっているだけであるので図示を省
略する。
上記のように、従来のディジタル記録・再生装置は、フ
レーム全体に対して検出符号を付け、訂正符号を生成す
るようにしているので、冗長度が高く、訂正符号を記録
するトラック数が多くなる欠点があった。
レーム全体に対して検出符号を付け、訂正符号を生成す
るようにしているので、冗長度が高く、訂正符号を記録
するトラック数が多くなる欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、単一または複数のチャンネルの２
値信号を複数のトラックに分配する手段と、各トラック
ごとに一定長の符号の集合を単位とするフレームを設
け、そのフレームの区切を示す同期符号を挿入する手段
と、縦方向は上記複数のトラック、横方向はフレーム長
で制限される矩形の中に含まれる符号の全体からなるブ
ロックを等分割してできる符号の集合からなる複数個の
サブブロックのそれぞれから抽出した符号成分を組み合
わせて訂正符号を付加する手段と、この訂正符号を情報
符号とは別のトラックに格納する手段と、上記サブブロ
ックに上記ブロックにおける相対的な順序、位置に対応
した遅延を施して別のフレームに格納する手段と、各フ
レームの誤りを検出または訂正する符号を付加する手段
とを備えたディジタル記録装置により符号化されて記録
された２値信号に対応する再生２値信号を入力する手
段、この再生２値信号から同期符号を分離し、上記符号
化回路で付加された誤り検出または訂正符号によりフレ
ーム単位の誤りを検出または訂正する手段、この符号化
回路で施されたサブブロックに対する遅延と相殺する遅
延をサブブロックに対して行う手段、上記符号化回路に
おいて付与された訂正符号と上記誤り検出または訂正符
号とにより伝送路上での符号の誤りを訂正する手段、な
らびに複数のトラックの２値信号を１チャンネルまたは
複数チャンネルの信号に統合する手段を設けることによ
り、符号化の効率を高めて、冗長度を小さくすることが
できるディジタル再生装置を提供することを目的として
いる。
めになされたもので、単一または複数のチャンネルの２
値信号を複数のトラックに分配する手段と、各トラック
ごとに一定長の符号の集合を単位とするフレームを設
け、そのフレームの区切を示す同期符号を挿入する手段
と、縦方向は上記複数のトラック、横方向はフレーム長
で制限される矩形の中に含まれる符号の全体からなるブ
ロックを等分割してできる符号の集合からなる複数個の
サブブロックのそれぞれから抽出した符号成分を組み合
わせて訂正符号を付加する手段と、この訂正符号を情報
符号とは別のトラックに格納する手段と、上記サブブロ
ックに上記ブロックにおける相対的な順序、位置に対応
した遅延を施して別のフレームに格納する手段と、各フ
レームの誤りを検出または訂正する符号を付加する手段
とを備えたディジタル記録装置により符号化されて記録
された２値信号に対応する再生２値信号を入力する手
段、この再生２値信号から同期符号を分離し、上記符号
化回路で付加された誤り検出または訂正符号によりフレ
ーム単位の誤りを検出または訂正する手段、この符号化
回路で施されたサブブロックに対する遅延と相殺する遅
延をサブブロックに対して行う手段、上記符号化回路に
おいて付与された訂正符号と上記誤り検出または訂正符
号とにより伝送路上での符号の誤りを訂正する手段、な
らびに複数のトラックの２値信号を１チャンネルまたは
複数チャンネルの信号に統合する手段を設けることによ
り、符号化の効率を高めて、冗長度を小さくすることが
できるディジタル再生装置を提供することを目的として
いる。
〔実施例〕 第１図はこの発明の一実施例による第７図に対応する情
報トラック数が４のデータフォーマットを示し、図にお
いて、Ｓ、Ｎ、Ｌ、ＣおよびＴ1〜Ｔ5は第７図と同一ま
たは相当部分を示す。ａ′1、ａ′2ａ′3はフレームの
前半分に含まれる情報シンボル、ａ′9、ａ′10…ａ′
16はフレームの後半分に含まれる情報シンボルであり、
これらはそれぞれ、フレーム全体からなる情報シンボル
を１つのブロックとした場合、等分割されたサブブロッ
クを構成している。
報トラック数が４のデータフォーマットを示し、図にお
いて、Ｓ、Ｎ、Ｌ、ＣおよびＴ1〜Ｔ5は第７図と同一ま
たは相当部分を示す。ａ′1、ａ′2ａ′3はフレームの
前半分に含まれる情報シンボル、ａ′9、ａ′10…ａ′
16はフレームの後半分に含まれる情報シンボルであり、
これらはそれぞれ、フレーム全体からなる情報シンボル
を１つのブロックとした場合、等分割されたサブブロッ
クを構成している。
このように等分割された各サブブロックのそれぞれから
抽出した情報シンボルを組み合わせて、ハミング最小距
離３の訂正符号Ｐ′1、Ｐ′2、Ｑ′1、Ｑ′2が生成さ
れ、これらは１つのトラックＴ5に格納される。そして
上記訂正符号の付加後、後半のサブブロックにはＪＬ
（ただし、Ｊは自然数、Ｌはフレーム長）分の遅延が施
される。上記訂正符号Ｐi、Ｑiは次のようにして生成さ
れる。
抽出した情報シンボルを組み合わせて、ハミング最小距
離３の訂正符号Ｐ′1、Ｐ′2、Ｑ′1、Ｑ′2が生成さ
れ、これらは１つのトラックＴ5に格納される。そして
上記訂正符号の付加後、後半のサブブロックにはＪＬ
（ただし、Ｊは自然数、Ｌはフレーム長）分の遅延が施
される。上記訂正符号Ｐi、Ｑiは次のようにして生成さ
れる。
ここでα1〜α8はＧＦ（２N）なるガロア体の元であ
る。
る。
第２図は第１図のデータフォーマットを実現する符号化
装置を示すブロック図であり、図において、(7)はトラ
ック分配回路、(8)は訂正符号付加回路、(9)はインタリ
ーブ回路、(10)はＳＹＮＣ、ＣＲＣ付加回路、(11)は出
力端子、(12)は制御回路である。
装置を示すブロック図であり、図において、(7)はトラ
ック分配回路、(8)は訂正符号付加回路、(9)はインタリ
ーブ回路、(10)はＳＹＮＣ、ＣＲＣ付加回路、(11)は出
力端子、(12)は制御回路である。
上記のように構成された符号化装置においては、入力端
子 (1)に入力されたディジタル信号をトラック分配回路
(7) で４つのトラックＴ1〜Ｔ4に分配する。次に訂正符
号付加回路(8) ではトラック分配回路(7) の出力から訂
正符号を生成して、上記分配されたディジタル信号ごと
に１つのトラックＴ5に付加し、５トラック分のデータ
となって次段へ送られる。次のインタリーブ回路 (9)で
は、後半のサブブロックに対してＪＬフレームの遅延に
よるデータのインターリーブをかけ、このインタリーブ
回路(9)の出力（５トラック分）のデータに、ＳＹＮ
Ｃ、ＣＲＣ付加回路(10)において同期符号ＳＹＮＣおよ
び検出符号ＣＲＣを付加し、これを出力端子(11)から出
力する。ここで出力される信号は各トラックT1〜T5に、
各サブブロックを別のフレームに格納するように記録さ
れる。
子 (1)に入力されたディジタル信号をトラック分配回路
(7) で４つのトラックＴ1〜Ｔ4に分配する。次に訂正符
号付加回路(8) ではトラック分配回路(7) の出力から訂
正符号を生成して、上記分配されたディジタル信号ごと
に１つのトラックＴ5に付加し、５トラック分のデータ
となって次段へ送られる。次のインタリーブ回路 (9)で
は、後半のサブブロックに対してＪＬフレームの遅延に
よるデータのインターリーブをかけ、このインタリーブ
回路(9)の出力（５トラック分）のデータに、ＳＹＮ
Ｃ、ＣＲＣ付加回路(10)において同期符号ＳＹＮＣおよ
び検出符号ＣＲＣを付加し、これを出力端子(11)から出
力する。ここで出力される信号は各トラックT1〜T5に、
各サブブロックを別のフレームに格納するように記録さ
れる。
上記のように構成することにより、第７図および第８図
の場合と比べて、訂正能力的には同一の最小ハミング距
離（＝３）を持っているにもかかわらず、訂正符号Ｐ
i、Ｑiを記録するトラックは１トラックのみですみ、第
７図の２トラックに比べて符号化の効率が高まり、冗長
度がより小さくて同能力の訂正が行えるというメリット
がある。このように冗長度が小さくできるということは
ディジタル磁気記録・再生装置などにおいては同一テー
プ幅でのトラック数が減らせることを意味し、その結果
テープの走行系の制御が容易になる。
の場合と比べて、訂正能力的には同一の最小ハミング距
離（＝３）を持っているにもかかわらず、訂正符号Ｐ
i、Ｑiを記録するトラックは１トラックのみですみ、第
７図の２トラックに比べて符号化の効率が高まり、冗長
度がより小さくて同能力の訂正が行えるというメリット
がある。このように冗長度が小さくできるということは
ディジタル磁気記録・再生装置などにおいては同一テー
プ幅でのトラック数が減らせることを意味し、その結果
テープの走行系の制御が容易になる。
以上の実施例では情報のトラック数を４、１フレーム内
のシンボル数を４、フレームの分割数を２、訂正符号の
ハミング最小距離を３として説明したが、これを一般化
することも可能であり、次にこれについて説明する。第
３図は第９図に対応する情報トラック数がｍで、ハミン
グ最小距離ｎ＋１の訂正符号を付加する場合の本発明の
他の実施例によるインタリーブ前のデータフォーマッ
ト、第４図はこのデータフォーマットを実現する符号化
装置を示すブロック図、第５図は第３図のインタリーブ
後のデータフォーマットであり、各符号は前記と同一ま
たは相当部分を示す。Ｂ1、Ｂ2…はサブブロックであ
り、ｎ等分されていることを示す。
のシンボル数を４、フレームの分割数を２、訂正符号の
ハミング最小距離を３として説明したが、これを一般化
することも可能であり、次にこれについて説明する。第
３図は第９図に対応する情報トラック数がｍで、ハミン
グ最小距離ｎ＋１の訂正符号を付加する場合の本発明の
他の実施例によるインタリーブ前のデータフォーマッ
ト、第４図はこのデータフォーマットを実現する符号化
装置を示すブロック図、第５図は第３図のインタリーブ
後のデータフォーマットであり、各符号は前記と同一ま
たは相当部分を示す。Ｂ1、Ｂ2…はサブブロックであ
り、ｎ等分されていることを示す。
このようにｎ等分されたサブブロックのそれぞれから抽
出した情報シンボルを組み合わせて、ハミング最小距離
ｎ＋１の訂正符号が生成され、これらは１つのトラック
Ｔm+1に格納される。そして上記訂正符号の付加後、第
２段以降のサブブロックは、全体のブロックにおける相
対的な順序、位置に対応した遅延を施される。ここで
は、次のようにして訂正符号が生成される。
出した情報シンボルを組み合わせて、ハミング最小距離
ｎ＋１の訂正符号が生成され、これらは１つのトラック
Ｔm+1に格納される。そして上記訂正符号の付加後、第
２段以降のサブブロックは、全体のブロックにおける相
対的な順序、位置に対応した遅延を施される。ここで
は、次のようにして訂正符号が生成される。
P′kj＝fk(a′1j，a′2j…a′mj…a′1，i+j，a′2，i+j… a′m，i+j…a′1，(n-1)i+j，a′2，(n-1)i+j… a′m，(n-1)i+j) （ｋ＝１、２…ｎ、ｊ＝１、２…ｉ） 第４図において、(13)はトラック分配回路、(14)は訂正
符号付加回路、(15)はインタリーブ回路、(16)はＳＹＮ
Ｃ、ＣＲＣ付加回路、(17)はｍ＋１トラックの信号が出
力される出力端子、(18)は制御回路である。
符号付加回路、(15)はインタリーブ回路、(16)はＳＹＮ
Ｃ、ＣＲＣ付加回路、(17)はｍ＋１トラックの信号が出
力される出力端子、(18)は制御回路である。
上記のように構成された符号化装置においては、入力端
子 (1)に入力された１チャンネルのディジタル信号はト
ラック分配回路(13)でｍ個のトラックＴ1〜Ｔmに分配さ
れ、訂正符号付加回路(14)でｎ種類の訂正符号を別の１
つのトラックＴm+1 に付加される。第３図の状態は、こ
の訂正符号付加回路(14)の出力である。ここでブロック
とサブブロックについて説明すると、ブロックはｍ＋１
トラック×１フレームの中に含まれるデータの全体をさ
し、サブブロックはフレーム方向にブロックをｎ等分し
たものである。第３図に示すように、サブブロックをＢ
1、Ｂ2…Ｂnとすると、第４図の訂正符号付加回路(14)
の出力に対して、インタリーブ回路(15)において各サブ
ブロック別に、Ｂjに対してＪjＬ(j＝１、２…n)の遅延
を施してインタリーブする。このインタリーブ回路(15)
の出力は第５図に示されている(ただしＪ1Ｌ＝0)。この
ようなイタリーブ回路(15)の出力はＳＹＮＣ、ＣＲＣ付
加回路(16)で同期符号ＳＹＮＣおよび検出符号ＣＲＣを
付加され、ｍ＋１個のトラックＴ1〜Ｔm+1に、各サブブ
ロックを別のフレームに格納するように記録される。
子 (1)に入力された１チャンネルのディジタル信号はト
ラック分配回路(13)でｍ個のトラックＴ1〜Ｔmに分配さ
れ、訂正符号付加回路(14)でｎ種類の訂正符号を別の１
つのトラックＴm+1 に付加される。第３図の状態は、こ
の訂正符号付加回路(14)の出力である。ここでブロック
とサブブロックについて説明すると、ブロックはｍ＋１
トラック×１フレームの中に含まれるデータの全体をさ
し、サブブロックはフレーム方向にブロックをｎ等分し
たものである。第３図に示すように、サブブロックをＢ
1、Ｂ2…Ｂnとすると、第４図の訂正符号付加回路(14)
の出力に対して、インタリーブ回路(15)において各サブ
ブロック別に、Ｂjに対してＪjＬ(j＝１、２…n)の遅延
を施してインタリーブする。このインタリーブ回路(15)
の出力は第５図に示されている(ただしＪ1Ｌ＝0)。この
ようなイタリーブ回路(15)の出力はＳＹＮＣ、ＣＲＣ付
加回路(16)で同期符号ＳＹＮＣおよび検出符号ＣＲＣを
付加され、ｍ＋１個のトラックＴ1〜Ｔm+1に、各サブブ
ロックを別のフレームに格納するように記録される。
このように、訂正符号用としてｎ個のトラックを必要と
する場合に、ｎ個のサブブロックを形成してインタリー
ブを施し、訂正符号を生成すると、１つの訂正シンボル
を生成するのに必要なシンボルの数は１／ｎとなり、従
って冗長トラック数も１／ｎすなわち１個となる。この
ように、従来例に比べて本発明による方がトラック数が
減少して、冗長度は に減少しており、同じ線方向の記記録密度と同一幅の記
録媒体（例えば磁気テープ幅）に対してトラックピッチ
を大きくすることができ、記録媒体と、記録・再生素子
との機構的制約を緩和できるというメリットがある。
する場合に、ｎ個のサブブロックを形成してインタリー
ブを施し、訂正符号を生成すると、１つの訂正シンボル
を生成するのに必要なシンボルの数は１／ｎとなり、従
って冗長トラック数も１／ｎすなわち１個となる。この
ように、従来例に比べて本発明による方がトラック数が
減少して、冗長度は に減少しており、同じ線方向の記記録密度と同一幅の記
録媒体（例えば磁気テープ幅）に対してトラックピッチ
を大きくすることができ、記録媒体と、記録・再生素子
との機構的制約を緩和できるというメリットがある。
以上は記録側の符号化装置の説明であるが、再生側の復
号装置はこれと全く逆の構成および操作にすれば良い。
第６図は第４図に対応する復号装置を示すブロック図で
あり、図において、(19)は入力端子、(20)はＳＹＮＣ分
離、ＣＲＣ検出回路、(21)はデインタリーブ回路、(22)
は訂正処理回路、(23)はトラック統合回路、(24)は出力
端子、(25)は制御回路であり、第４図と逆の構成となっ
ている。
号装置はこれと全く逆の構成および操作にすれば良い。
第６図は第４図に対応する復号装置を示すブロック図で
あり、図において、(19)は入力端子、(20)はＳＹＮＣ分
離、ＣＲＣ検出回路、(21)はデインタリーブ回路、(22)
は訂正処理回路、(23)はトラック統合回路、(24)は出力
端子、(25)は制御回路であり、第４図と逆の構成となっ
ている。
上記のように構成された復号装置においては、再生され
たｍ＋１個のトラックＴ1〜Ｔm+1の再生信号は入力端子
(19)に入り、ＳＹＮＣ分離、ＣＲＣ検出回路(20)におい
て同期符号ＳＹＮＣを分離して、検出符号ＣＲＣで誤り
を検出し、デインタリーブ回路(21)において、第４図の
インタリーブ回路(15)で施した遅延と全く相補的な遅延
を施すことにより、サブブロックＢ1、Ｂ2…Ｂｎを１つ
のブロックにまとめる。そして訂正処理回路(22)におい
て、ＳＹＮＣ分離、ＣＲＣ検出回路(20)で検出された誤
り検出情報と、付加された訂正符号により伝送路上で生
じた符号の誤りを訂正し、最後にトラック統合回路(23)
でこれらの多トラックの信号を１つに統合して、出力端
子(24)に再生された１チャンネルのディジタル信号を送
出する。
たｍ＋１個のトラックＴ1〜Ｔm+1の再生信号は入力端子
(19)に入り、ＳＹＮＣ分離、ＣＲＣ検出回路(20)におい
て同期符号ＳＹＮＣを分離して、検出符号ＣＲＣで誤り
を検出し、デインタリーブ回路(21)において、第４図の
インタリーブ回路(15)で施した遅延と全く相補的な遅延
を施すことにより、サブブロックＢ1、Ｂ2…Ｂｎを１つ
のブロックにまとめる。そして訂正処理回路(22)におい
て、ＳＹＮＣ分離、ＣＲＣ検出回路(20)で検出された誤
り検出情報と、付加された訂正符号により伝送路上で生
じた符号の誤りを訂正し、最後にトラック統合回路(23)
でこれらの多トラックの信号を１つに統合して、出力端
子(24)に再生された１チャンネルのディジタル信号を送
出する。
なお、上記説明において、訂正符号のハミング最小距離
は任意に選択可能である。また訂正符号を格納するトラ
ックは１個でなくてもよい。さらにブロックの分割数は
ハミング最小距離および訂正符号用のトラック数等によ
り、任意に選択可能である。
は任意に選択可能である。また訂正符号を格納するトラ
ックは１個でなくてもよい。さらにブロックの分割数は
ハミング最小距離および訂正符号用のトラック数等によ
り、任意に選択可能である。
以上述べてきたように、本発明によれば、情報データの
ブロックを複数のサブブロックに分割してインタリーブ
を施し、サブブロックのそれぞれから抽出した符号成分
を組み合わせて訂正符号を生成するように構成したの
で、符号化の効率を高めて、冗長度を小さくすることが
でき、このためマルチトラックのディジタル再生におい
て、同一のハミング最小距離の訂正符号を用いる場合
に、本発明の方が従来のものよりトラック密度が少なく
てすみ、記録媒体と記録素子の機構的制約が少なくなる
という効果がある。
ブロックを複数のサブブロックに分割してインタリーブ
を施し、サブブロックのそれぞれから抽出した符号成分
を組み合わせて訂正符号を生成するように構成したの
で、符号化の効率を高めて、冗長度を小さくすることが
でき、このためマルチトラックのディジタル再生におい
て、同一のハミング最小距離の訂正符号を用いる場合
に、本発明の方が従来のものよりトラック密度が少なく
てすみ、記録媒体と記録素子の機構的制約が少なくなる
という効果がある。
第１図は本発明の一実施例による第７図に対応するデー
タフォーマット図、第２図は本発明の一実施例による符
号化装置を示すブロック図、第３図ないし第５図は本発
明の他の実施例を示し、第３図はインタリーブ前のデー
タフォーマット図、第４図は符号化装置のブロック図、
第５図はインタリーブ後のデータフォーマット図、第６
図は本発明の一実施例による復号装置を示すブロック
図、第７図は情報トラック数が４の場合の従来のデータ
フォーマット図、第８図は従来の符号化装置を示すブロ
ック図、第９図は情報トラック数がｍの場合の従来のデ
ータフォーマット図である。 各図中、同一符号は同一または相当部分を示し、(1)、
(19) は入力端子、(2)、(7)、(13)はトラック分配回
路、(3)、(8)、(14)は訂正符号付加回路、(4)、(10)、
(16) はＳＹＮＣ、ＣＲＣ付加回路、(5)、(11)、(17)、
(24)は出力端子、(6)、(12)、(18)、(25) は制御回路、
(9)、(15)はインタリーブ回路、(20)はＳＹＮＣ分離、
ＣＲＣ検出回路、(21)はデインタリーブ回路、(22)は訂
正処理回路、(23)はトラック統合回路である。
タフォーマット図、第２図は本発明の一実施例による符
号化装置を示すブロック図、第３図ないし第５図は本発
明の他の実施例を示し、第３図はインタリーブ前のデー
タフォーマット図、第４図は符号化装置のブロック図、
第５図はインタリーブ後のデータフォーマット図、第６
図は本発明の一実施例による復号装置を示すブロック
図、第７図は情報トラック数が４の場合の従来のデータ
フォーマット図、第８図は従来の符号化装置を示すブロ
ック図、第９図は情報トラック数がｍの場合の従来のデ
ータフォーマット図である。 各図中、同一符号は同一または相当部分を示し、(1)、
(19) は入力端子、(2)、(7)、(13)はトラック分配回
路、(3)、(8)、(14)は訂正符号付加回路、(4)、(10)、
(16) はＳＹＮＣ、ＣＲＣ付加回路、(5)、(11)、(17)、
(24)は出力端子、(6)、(12)、(18)、(25) は制御回路、
(9)、(15)はインタリーブ回路、(20)はＳＹＮＣ分離、
ＣＲＣ検出回路、(21)はデインタリーブ回路、(22)は訂
正処理回路、(23)はトラック統合回路である。
Claims (1)
- 【請求項１】単一または複数のチャンネルの２値信号を
複数のトラックに分配する手段と、各トラックごとに一
定長の符号の集合を単位とするフレームを設け、そのフ
レームの区切を示す同期符号を挿入する手段と、縦方向
は上記複数のトラック、横方向はフレーム長で制限され
る矩形の中に含まれる符号の全体からなるブロックを等
分割してできる符号の集合からなる複数個のサブブロッ
クのそれぞれから抽出した符号成分を組み合わせて訂正
符号を付加する手段と、この訂正符号を情報符号とは別
のトラックに格納する手段と、上記サブブロックに上記
ブロックにおける相対的な順序、位置に対応した遅延を
施して別のフレームに格納する手段と、各フレームの誤
りを検出または訂正する符号を付加する手段とを備えた
ディジタル記録装置により符号化されて記録された２値
信号に対応する再生２値信号を入力する手段、この再生
２値信号から同期符号を分離し、上記符号化回路で付加
された誤り検出または訂正符号によりフレーム単位の誤
りを検出または訂正する手段、この符号化回路で施され
たサブブロックに対する遅延と相殺する遅延をサブブロ
ックに対して行う手段、上記符号化回路において付与さ
れた訂正符号と上記誤り検出または訂正符号とにより伝
送路上での符号の誤りを訂正する手段、ならびに複数の
トラックの２値信号を１チャンネルまたは複数チャンネ
ルの信号に統合する手段を備えたことを特徴とするディ
ジタル再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154901A JPH0646490B2 (ja) | 1989-06-15 | 1989-06-15 | デイジタル再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154901A JPH0646490B2 (ja) | 1989-06-15 | 1989-06-15 | デイジタル再生装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109556A Division JPS592214A (ja) | 1982-06-25 | 1982-06-25 | デイジタル記録・再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287372A JPH0287372A (ja) | 1990-03-28 |
| JPH0646490B2 true JPH0646490B2 (ja) | 1994-06-15 |
Family
ID=15594440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154901A Expired - Lifetime JPH0646490B2 (ja) | 1989-06-15 | 1989-06-15 | デイジタル再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646490B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183609A (en) * | 1981-05-07 | 1982-11-12 | Victor Co Of Japan Ltd | Magnetic recording system of digital signal |
-
1989
- 1989-06-15 JP JP1154901A patent/JPH0646490B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0287372A (ja) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393502A (en) | Method and apparatus for communicating digital information words by error-correction encoding | |
| KR920008229B1 (ko) | 디지탈정보신호의 기록방법 | |
| US4541093A (en) | Method and apparatus for error correction | |
| US4646170A (en) | Method and apparatus for recording and reproducing a digital signal with a stationary head | |
| KR850000165B1 (ko) | Pcm신호 전송방법 | |
| CZ281601B6 (cs) | Zařízení pro čtení a dekódování paměťového média | |
| US4429390A (en) | Digital signal transmitting system | |
| KR970017494A (ko) | 데이터를 기록(전송)/재생(수신)하는 방법과 그에 대한 장치, 및 데이터 기록 매체 | |
| EP0098082A2 (en) | Methods of and apparatus for digital audio signal processing | |
| WO1995024037A1 (fr) | Procede et appareil de codage de signaux numeriques, support d'enregistrement de signaux numeriques et procede et appareil de decodage de signaux numeriques | |
| EP0481752B1 (en) | Error correction code encoder and decoder | |
| JPH0471367B2 (ja) | ||
| US5355132A (en) | Method for transmitting digital data | |
| EP0817481B1 (en) | Reproducing apparatus and recording and reproducing apparatus | |
| EP0354065A2 (en) | Digital data modulation circuit and method and digital data demodulation circuit | |
| KR970008641B1 (ko) | 부호화 디지탈 신호의 기록 방법 | |
| US6085348A (en) | Error correction code encoder and decoder | |
| JPH0646490B2 (ja) | デイジタル再生装置 | |
| JPS592214A (ja) | デイジタル記録・再生装置 | |
| KR920008226B1 (ko) | 디지탈테이프레코더 | |
| JPH08212711A (ja) | データ形成方法、データ再生方法、データ形成再生方法、データ形成装置、データ再生装置およびディスク | |
| JP3046041B2 (ja) | ディジタル記録再生装置 | |
| JPH0135423B2 (ja) | ||
| JPH08147888A (ja) | ディジタル信号記録方法及び装置 | |
| JPS59213008A (ja) | Ｐｃｍ記録及び再生装置 |