JPH0644694B2 - Output amplifier circuit - Google Patents
Output amplifier circuitInfo
- Publication number
- JPH0644694B2 JPH0644694B2 JP60100737A JP10073785A JPH0644694B2 JP H0644694 B2 JPH0644694 B2 JP H0644694B2 JP 60100737 A JP60100737 A JP 60100737A JP 10073785 A JP10073785 A JP 10073785A JP H0644694 B2 JPH0644694 B2 JP H0644694B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output amplifier
- capacitor
- output
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電源投入時のクリック音を軽減することので
きる出力増幅回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output amplifier circuit capable of reducing a click sound when power is turned on.
従来の技術 第２図は従来の出力増幅回路を示す。第２図において、
１は出力増幅器、２は出力コンデンサ、３，２８はコン
デンサ、４は出力増幅器１の入力端子、５は電源端子、
６は負荷抵抗、９，１０，１１，１２，１３，２４はト
ランジスタ、１６，１７はダイオード、１９，２０は定
電流源で、２１，２２，２３，２５，２６，２７は抵抗
である。2. Description of the Related Art FIG. 2 shows a conventional output amplifier circuit. In FIG.
1 is an output amplifier, 2 is an output capacitor, 3 and 28 are capacitors, 4 is an input terminal of the output amplifier 1, 5 is a power supply terminal,
Reference numeral 6 is a load resistance, 9, 10, 11, 12, 13, 24 are transistors, 16 and 17 are diodes, 19 and 20 are constant current sources, and 21, 22, 23, 25, 26 and 27 are resistors.
出力増幅器１の出力は、コンデンサ２を介して一端が接
地された負荷抵抗６に接続し、また、出力増幅器１の出
力は負帰還用の抵抗２３を介して出力増幅器１の反転入
力に接続し、トランジスタ９のベースとトランジスタ１
１のコレクタとダイオード１６のカソードは互いに接続
され定電流源１９を介して接地されている。トランジス
タ９，１１のエミッタとダイオード１６のアノードは電
源に接続し、トランジスタ９のコレクタは一端が接地さ
れたコンデンサ３と、抵抗２２を介して出力増幅器１の
反転入力に接続されている。トランジスタ１１のベース
はトランジスタ１２のコレクタに接続し、トランジスタ
１２のベースとトランジスタ１３のベースとトランジス
タ１０のコレクタとダイオード１７のアノードは互いに
接続し定電流源２０を介して電源に接地されている。ト
ランジスタ１３のコレクタは出力増幅器１の電流供給端
子に接続されている。トランジスタ１０，１２，１３の
エミッタとダイオード１７のカソードは接地し、トラン
ジスタ１０のベースは抵抗２５とトランジスタ２４のコ
レクタに接続し、トランジスタ２４のベースは抵抗２７
とコンデンサ２８と抵抗２６に接続しトランジスタ２４
のエミッタ、抵抗２７とコンデンサ２８の他端は接地
し、抵抗２５と抵抗２６の他端は電源に接続されてい
る。The output of the output amplifier 1 is connected to the load resistor 6 whose one end is grounded via the capacitor 2, and the output of the output amplifier 1 is connected to the inverting input of the output amplifier 1 via the resistor 23 for negative feedback. , Base of transistor 9 and transistor 1
The collector of 1 and the cathode of the diode 16 are connected to each other and grounded via a constant current source 19. The emitters of the transistors 9 and 11 and the anode of the diode 16 are connected to the power supply, and the collector of the transistor 9 is connected to the capacitor 3 whose one end is grounded and the inverting input of the output amplifier 1 via the resistor 22. The base of the transistor 11 is connected to the collector of the transistor 12, and the base of the transistor 12, the base of the transistor 13, the collector of the transistor 10 and the anode of the diode 17 are connected to each other and grounded to the power source via the constant current source 20. The collector of the transistor 13 is connected to the current supply terminal of the output amplifier 1. The emitters of the transistors 10, 12, 13 and the cathode of the diode 17 are grounded, the base of the transistor 10 is connected to the resistor 25 and the collector of the transistor 24, and the base of the transistor 24 is the resistor 27.
Connected to the capacitor 28 and the resistor 26 and the transistor 24
The other ends of the emitter, the resistor 27 and the capacitor 28 are grounded, and the other ends of the resistors 25 and 26 are connected to the power source.
以上のように構成された出力増幅回路の動作について以
下第２図を用いて説明する。The operation of the output amplifier circuit configured as described above will be described below with reference to FIG.
電源端子５に電圧を加えるとコンデンサ２８は抵抗２６
で充電され、その電圧が低い間はトランジスタ２４はＯ
ＦＦ、トランジスタ１０はＯＮとなる。そのためトラン
ジスタ１２，１３はＯＦＦとなり出力増幅器１には電流
は供給されず出力増幅器１はＯＦＦ状態となる。トラン
ジスタ１１もＯＦＦとなるためトランジスタ９とダイオ
ード16のカレントミラーによりコンデンサ３は充電され
る。次にコンデンサ２８は抵抗２６で充電され、その電
圧が高くなるとトランジスタ２４はＯＮ、トランジスタ
１０はＯＦＦとなる。そのため出力増幅器１にはダイオ
ード１７とトランジスタ１３によるカレントミラーで電
流が供給される。またダイオード１７とトランジスタ１
２のカレントミラーでトランジスタ１２のコレクタ電流
が流れトランジスタ１１はＯＮとなり、トランジスタ
９，はＯＦＦとなり入力端子４より信号を入れると出力
増幅器１で増幅され、負荷抵抗６の両端に信号が出力さ
れる。その時、出力増幅器１の反転入力端子の電圧が高
いため、出力増幅器１の出力電圧は低くなる。出力コン
デンサ２の電荷が残っていると放電され、出力増幅器１
よりクリック音が発生する。When a voltage is applied to the power supply terminal 5, the capacitor 28 turns the resistor 26
Is charged and the voltage is low, the transistor 24 is O
The FF and the transistor 10 are turned on. Therefore, the transistors 12 and 13 are turned off, and no current is supplied to the output amplifier 1 so that the output amplifier 1 is turned off. Since the transistor 11 is also turned off, the capacitor 3 is charged by the current mirror of the transistor 9 and the diode 16. Next, the capacitor 28 is charged by the resistor 26, and when the voltage thereof rises, the transistor 24 turns on and the transistor 10 turns off. Therefore, the current is supplied to the output amplifier 1 by the current mirror including the diode 17 and the transistor 13. Also diode 17 and transistor 1
The collector current of the transistor 12 flows through the current mirror 2 and the transistor 11 is turned on, the transistors 9 are turned off, and when a signal is input from the input terminal 4, the signal is amplified by the output amplifier 1 and a signal is output across the load resistor 6. . At that time, since the voltage of the inverting input terminal of the output amplifier 1 is high, the output voltage of the output amplifier 1 becomes low. If the charge of the output capacitor 2 remains, it is discharged and the output amplifier 1
More click sound is generated.
発明が解決しようとする問題点 しかしながら上記のような構成では、電源のＯＮ−ＯＦ
Ｆを繰り返して行なった場合に出力コンデンサに電荷が
残っておりクリック音を発生するという問題を有してい
た。Problems to be Solved by the Invention However, in the above configuration, the power source is turned on-of.
There is a problem that when F is repeated, electric charges remain in the output capacitor and a click sound is generated.
問題点を解決するための手段 本発明は、上記の問題点を解消するため、出力増幅器の
反転入力端子に接続された第１のコンデンサと、この第
１のコンデンサを充電するための第１のスイッチング手
段と、前記出力増幅器の出力端子と負荷との間に接続さ
れた第２のコンデンサと、前記第２のコンデンサの電荷
を放電するための第２のスイッチング手段を備え、電源
投入時のみ前記第１の第２のスイッチング手段をＯＮす
るようにしたものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a first capacitor connected to an inverting input terminal of an output amplifier, and a first capacitor for charging the first capacitor. A switching means, a second capacitor connected between the output terminal of the output amplifier and the load, and a second switching means for discharging the electric charge of the second capacitor are provided, and the switching means is provided only when power is turned on. The first and second switching means are turned on.
作 用 本発明は、上記した構成によって出力増幅器の電源投入
時のクリック音を軽減することができるものである。Operation The present invention is capable of reducing the click sound when the power of the output amplifier is turned on by the above-mentioned configuration.
実施例 以下に本発明の実施例の出力増幅回路について、図面を
用いて説明する。Embodiment An output amplifier circuit according to an embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例を示し、第１図において、１
は出力増幅器、２は出力コンデンサ、３，２８はコンデ
ンサ、４は出力増幅器１の入力端子、５は電源端子、６
は負荷抵抗、９，１０，１１，１２，１３，１４，１
５，２４はトランジスタ、１６，１７，１８はダイオー
ド、１９，２０は定電流源で２１，２２，２３，２５，
２６，２７は抵抗である。FIG. 1 shows an embodiment of the present invention. In FIG.
Is an output amplifier, 2 is an output capacitor, 3 and 28 are capacitors, 4 is an input terminal of the output amplifier 1, 5 is a power supply terminal, 6
Is the load resistance, 9, 10, 11, 12, 13, 14, 1
5, 24 are transistors, 16, 17, 18 are diodes, 19 and 20 are constant current sources, 21, 22, 23, 25,
Reference numerals 26 and 27 are resistors.
出力増幅器１の出力は、トランジスタ１５のコレクタお
よびコンデンサ２を介して一端が接地された負荷抵抗６
に接続し、また、出力増幅器１の出力は負帰還用の抵抗
２３を介して出力増幅器１の反転入力に接続し、トラン
ジスタ１５のベースはダイオード１８のアノード側およ
びトランジスタ１４のコレクタに接続し、トランジスタ
１５のエミッタとダイオード１８のカソードは接地し、
トランジスタ１４のベースとトランジスタ９のベースと
トランジスタ１１のコレクタとダイオード１６のカソー
ドは互いに接続され定電流源１９を介して接地されてい
る。トランジスタ９，１１，１４のエミッタとダイオー
ド１６のアノードは電源に接続し、トランジスタ９のコ
レクタは一端が接地されたコンデンサ３と、抵抗２２を
介して出力増幅器１の反転入力に接続されている。トラ
ンジスタ１１のベースはトランジスタ１２コレクタに接
続し、トランジスタ１２のベースとトランジスタ１３の
ベースとトランジスタ１０のコレクタとダイオード１７
のアノードは互いに接続し定電流源２０を介して電源に
接続されている。トランジスタ１３のコレクタは出力増
幅器１の電流供給端子に接続されている。トランジスタ
１０，１２，１３のエミッタとダイオード１７のカソー
ドは接地し、トランジスタ１０のベースは抵抗２５とト
ランジスタ２４のコレクタに接続し、トランジスタ２４
のベースは抵抗２７とコンデンサ２８と抵抗２６に接続
しトランジスタ２４のエミッタ、抵抗２７とコンデンサ
２８の他端は接地し、抵抗２５と抵抗２６の他端は電源
に接続されている。The output of the output amplifier 1 has a load resistor 6 whose one end is grounded via the collector of the transistor 15 and the capacitor 2.
The output of the output amplifier 1 is connected to the inverting input of the output amplifier 1 via the resistor 23 for negative feedback, and the base of the transistor 15 is connected to the anode side of the diode 18 and the collector of the transistor 14. The emitter of the transistor 15 and the cathode of the diode 18 are grounded,
The base of the transistor 14, the base of the transistor 9, the collector of the transistor 11 and the cathode of the diode 16 are connected to each other and grounded via a constant current source 19. The emitters of the transistors 9, 11, and 14 and the anode of the diode 16 are connected to the power supply, and the collector of the transistor 9 is connected to the capacitor 3 whose one end is grounded and the inverting input of the output amplifier 1 via the resistor 22. The base of the transistor 11 is connected to the collector of the transistor 12, and the base of the transistor 12, the base of the transistor 13, the collector of the transistor 10 and the diode 17 are connected.
The anodes of are connected to each other and are connected to the power source via the constant current source 20. The collector of the transistor 13 is connected to the current supply terminal of the output amplifier 1. The emitters of the transistors 10, 12, 13 and the cathode of the diode 17 are grounded, and the base of the transistor 10 is connected to the resistor 25 and the collector of the transistor 24.
The base is connected to the resistor 27, the capacitor 28, and the resistor 26, the emitter of the transistor 24, the other ends of the resistor 27 and the capacitor 28 are grounded, and the other ends of the resistors 25 and 26 are connected to the power source.
以上のように構成された出力増幅回路の動作について以
下第１図を用いて説明する。The operation of the output amplifier circuit configured as described above will be described below with reference to FIG.
電源端子５に電圧を加えるとコンデンサ２８は抵抗２６
で充電され、その電圧が低い間はトランジスタ２４はＯ
ＦＦ、トランジスタ１０はＯＮとなる。そのためトラン
ジスタ１２，１３はＯＦＦとなり、出力増幅器１には電
流は供給されず、出力増幅器１はＯＦＦ状態となる。ト
ランジスタ11もＯＦＦとなるためトランジスタ１４とダ
イオード１６のカレントミラーによりトランジスタ１４
にコレクタ電流が流れ、トランジスタ１５とダイオード
１８のカレントミラーにより出力コンデンサ２を電荷を
定電流で放電する。一方トランジスタ９とダイオード１
６のカレントミラーによりコンデンサ３は充電される。When a voltage is applied to the power supply terminal 5, the capacitor 28 turns the resistor 26
Is charged and the voltage is low, the transistor 24 is O
The FF and the transistor 10 are turned on. Therefore, the transistors 12 and 13 are turned off, no current is supplied to the output amplifier 1, and the output amplifier 1 is turned off. Since the transistor 11 is also turned off, the current mirror of the transistor 14 and the diode 16 causes the transistor 14
A collector current flows through the output capacitor 2 and the current mirror of the transistor 15 and the diode 18 discharges the output capacitor 2 with a constant current. On the other hand, transistor 9 and diode 1
The current mirror 6 charges the capacitor 3.
次にコンデンサ２８は抵抗２６で充電され、その電圧が
高くなるとトランジスタ２４はＯＮ、トランジスタ１０
はＯＦＦとなる。そのため出力増幅器１にはダイオード
１７とトランジスタ１３によるカレントミラーで電流が
供給される。またダイオード１７とトランジスタ１２の
カレントミラーでトランジスタ１２のコレクタ電流が流
れトランジスタ１１はＯＮとなり、トランジスタ９，1
4，１５はＯＦＦとなり、入力端子４より信号を入れる
と出力増幅器１で増幅され、負荷抵抗６の両端に信号が
出力される。その時、出力増幅器１の反転入力端子の電
圧が高くなっており、出力コンデンサ２も放電されてい
るため、出力増幅器１は零より立ち上りクリック音が発
生しない。Next, the capacitor 28 is charged by the resistor 26, and when the voltage rises, the transistor 24 turns on and the transistor 10 turns on.
Turns off. Therefore, the current is supplied to the output amplifier 1 by the current mirror including the diode 17 and the transistor 13. In addition, the collector current of the transistor 12 flows due to the current mirror of the diode 17 and the transistor 12, the transistor 11 is turned on, and the transistors 9 and 1
When the signals are input from the input terminal 4, the signals are amplified by the output amplifier 1 and the signals are output to both ends of the load resistor 6. At that time, since the voltage of the inverting input terminal of the output amplifier 1 is high and the output capacitor 2 is also discharged, the output amplifier 1 rises from zero and a click sound is not generated.
発明の効果 以上のように本発明は、出力増幅器の反転入力端子に接
続された第１のコンデンサと、この第１のコンデンサを
充電するための第１のスイッチング手段と、前記出力増
幅器の出力端子と負荷との間に接続された第２のコンデ
ンサと、前記第２のコンデンサの電荷を放電するための
第２のスイッチング手段を備え、電源の立ち上り時に前
記第１と第２のスイッチング手段をＯＮにすることによ
り、電投入時のクリック音を軽減することができる。EFFECTS OF THE INVENTION As described above, according to the present invention, the first capacitor connected to the inverting input terminal of the output amplifier, the first switching means for charging the first capacitor, and the output terminal of the output amplifier. A second capacitor connected between the load and a load; and a second switching means for discharging the electric charge of the second capacitor, and the first and second switching means are turned on when the power source is turned on. By doing so, it is possible to reduce the click sound when the power is turned on.
第１図は本発明の出力増幅回路の一実施例の回路図、第
２図は従来の出力増幅回路の回路図である。 １……出力増幅器、２……出力コンデンサ、３，２８…
…コンデンサ、５……電源端子、９，１０，１１，１
２，１３，１４，１５，２４……トランジスタ、１９，
２０……定電流源。FIG. 1 is a circuit diagram of an embodiment of an output amplifier circuit of the present invention, and FIG. 2 is a circuit diagram of a conventional output amplifier circuit. 1 ... Output amplifier, 2 ... Output capacitor, 3, 28 ...
… Capacitor, 5… Power supply terminal, 9, 10, 11, 1
2, 13, 14, 15, 24 ... Transistor, 19,
20 ... Constant current source.
Claims (1)
１のコンデンサと、この第１のコンデンサを充電するた
めの第１のスイッチング手段と、前記出力増幅器の出力
端子と負荷との間に接続された第２のコンデンサと、前
記第２のコンデンサの電荷を放電するための第２のスイ
ッチング手段を備え、電源投入時のみ前記第１と第２の
スイッチング手段をＯＮするように構成したことを特徴
とする出力増幅回路。1. A first capacitor connected to the inverting input terminal of an output amplifier, first switching means for charging the first capacitor, and between an output terminal of the output amplifier and a load. A second capacitor connected and a second switching means for discharging the electric charge of the second capacitor are provided, and the first and second switching means are turned on only when power is turned on. An output amplifier circuit characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100737A JPH0644694B2 (en) | 1985-05-13 | 1985-05-13 | Output amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100737A JPH0644694B2 (en) | 1985-05-13 | 1985-05-13 | Output amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61258510A JPS61258510A (en) | 1986-11-15 |
| JPH0644694B2 true JPH0644694B2 (en) | 1994-06-08 |
Family
ID=14281883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60100737A Expired - Lifetime JPH0644694B2 (en) | 1985-05-13 | 1985-05-13 | Output amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644694B2 (en) |
-
1985
- 1985-05-13 JP JP60100737A patent/JPH0644694B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61258510A (en) | 1986-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100501A (en) | Audio frequency power amplifier | |
| JPH0231530B2 (en) | ||
| GB813307A (en) | Transistor integrating circuits | |
| JPH0644694B2 (en) | Output amplifier circuit | |
| JP2586551B2 (en) | Saw wave amplitude control circuit | |
| JPH0238509Y2 (en) | ||
| JPH02690Y2 (en) | ||
| JPH0321082Y2 (en) | ||
| JPH0352023Y2 (en) | ||
| JPH0413695Y2 (en) | ||
| JPH0445199Y2 (en) | ||
| JP2625892B2 (en) | Malfunction prevention circuit at power-on | |
| JP2576460Y2 (en) | Voltage control circuit | |
| JPH063449Y2 (en) | Trapezoidal wave generator | |
| JPH0562842B2 (en) | ||
| JP2723703B2 (en) | Arithmetic circuit | |
| JPS6155200B2 (en) | ||
| JPS6319848Y2 (en) | ||
| JPS6419417A (en) | Constant voltage source circuit | |
| JPS6311768Y2 (en) | ||
| JPH0244174B2 (en) | ||
| KR860000309Y1 (en) | Boosting circuit | |
| JPS5827542Y2 (en) | Amplifier voltage limiter circuit | |
| JPS635296Y2 (en) | ||
| JPH063848B2 (en) | Miting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |