JPH0644676B2 - Method for manufacturing multilayer wiring board - Google Patents

Method for manufacturing multilayer wiring board

Info

Publication number
JPH0644676B2
JPH0644676B2 JP1128336A JP12833689A JPH0644676B2 JP H0644676 B2 JPH0644676 B2 JP H0644676B2 JP 1128336 A JP1128336 A JP 1128336A JP 12833689 A JP12833689 A JP 12833689A JP H0644676 B2 JPH0644676 B2 JP H0644676B2
Authority
JP
Japan
Prior art keywords
circuit
wiring board
copper
multilayer wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1128336A
Other languages
Japanese (ja)
Other versions
JPH02306696A (en
Inventor
富男 淡野
知明 山根
勉 一木
資幸 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1128336A priority Critical patent/JPH0644676B2/en
Publication of JPH02306696A publication Critical patent/JPH02306696A/en
Publication of JPH0644676B2 publication Critical patent/JPH0644676B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、多層配線基板の製造方法に関するものであ
る。さらに詳しくは、この発明は、内層材とプリプレグ
層との接着力を向上させ、ファイン回路を有する配線板
の信頼性を向上させることのできる、新しい多層配線基
板の製造方法に関するものである。
The present invention relates to a method for manufacturing a multilayer wiring board. More specifically, the present invention relates to a method for manufacturing a new multilayer wiring board, which can improve the adhesive force between an inner layer material and a prepreg layer and improve the reliability of a wiring board having a fine circuit.

(従来の技術) 電気・電子機器、電子計算機、通信機器等に用いられて
いるプリント配線板については、近年の高密度実装の要
望の高まりとともに多層配線板への需要が増大し、これ
にともなって多層配線板の信頼性向上のための種々の工
夫がなされてきている。
(Prior Art) Regarding printed wiring boards used in electric / electronic devices, electronic computers, communication devices, etc., the demand for multilayer wiring boards has increased along with the increasing demand for high-density mounting in recent years. Various efforts have been made to improve the reliability of multilayer wiring boards.

従来、このような多層構造を有するプリント配線板につ
いては、たとえば第2図に示したように、片面又は両面
銅張積層板の銅箔面に回路(ア)を形成したものを内層
材(イ)とし、この内層材(イ)の表面をサンダー、ベ
ルトサンダー等によって物理的に粗化し、あるいはこの
粗化後にアルカリ性亜塩素酸ナトリウム水溶液等で処理
して銅箔回路(ア)の表面に黒色酸化銅皮膜を形成する
黒化処理してから、プリプレグ層(ウ)を介して片面銅
張積層板や銅箔(エ)を外層材として配設して一体化成
形することにより製造してきている。
Conventionally, as for a printed wiring board having such a multilayer structure, for example, as shown in FIG. 2, an inner layer material (a) having a circuit (a) formed on a copper foil surface of a single-sided or double-sided copper clad laminate is used. ), The surface of the inner layer material (a) is physically roughened by a sander, a belt sander, or the like, or after this roughening, the surface of the copper foil circuit (a) is blackened by treatment with an alkaline sodium chlorite aqueous solution or the like. After the blackening treatment to form a copper oxide film, a single-sided copper-clad laminate or copper foil (d) is placed as an outer layer material via a prepreg layer (c) and integrally molded .

(発明が解決しようとする課題) このような従来の製造方法は、これまでのパターン密度
の回路においては信頼性を一応は確保できるものの、近
年の回路密度が著しく増大したファインパターン回路に
おいては、内層材(イ)とプリプレグ層(ウ)との間の
層間接着力を確保することが難しくなってきている。こ
れは、プリント配線板における内層材(イ)表面の従来
の回路面積に比べて、ファインパターン回路の場合には
その回路(ア)の占める面積が著しく大きくなっている
ためで、内層材(イ)の樹脂層とプリプレグ層(ウ)と
の接触面積は減少しており、たとえ銅箔回路(ア)を従
来のように表面処理したとしてもこの接触面での層間接
着性の低下は避けられない。
(Problems to be Solved by the Invention) Such a conventional manufacturing method can temporarily secure reliability in a circuit having a pattern density up to now, but in a fine pattern circuit in which the circuit density has increased remarkably in recent years, It has become difficult to secure an interlayer adhesive force between the inner layer material (a) and the prepreg layer (c). This is because in the case of a fine pattern circuit, the area occupied by the circuit (a) is significantly larger than the conventional circuit area on the surface of the inner layer material (a) in the printed wiring board. ) The contact area between the resin layer and the prepreg layer (c) is decreasing, and even if the copper foil circuit (a) is surface-treated as in the conventional case, deterioration of interlayer adhesion on this contact surface can be avoided. Absent.

このため、従来の製造方法によっては層間接着力が低下
し、ハローの発生と配線板の信頼性の低下が避けられな
かった。
For this reason, the interlayer adhesive force is lowered by the conventional manufacturing method, and the occurrence of halo and the reduction in reliability of the wiring board cannot be avoided.

このような課題を解決するものとして、内層材(イ)の
表面を黒化処理した後に還元する方法が提案されている
が、この方法は、特殊なアミノボラン化合物を使用する
ことが必要であり、その効果も必ずしも満足できるもの
ではなかった。
As a solution to such a problem, a method of reducing the surface of the inner layer material (a) after blackening is proposed, but this method requires the use of a special aminoborane compound, The effect was not always satisfactory.

この発明は、以上の通りの事情に鑑みてなされものであ
り、従来の多層配線板の製造方法の欠点を改善し、ファ
インパターン回路、すなわち内層材表面の回路面積が大
きくなっても層間接着性が良好であって、耐ハロー性に
優れ、信頼性も向上した多層配線基板を製造することの
できる新しい製造方法を提供することを目的としてい
る。
The present invention has been made in view of the circumstances as described above, and improves the drawbacks of the conventional method for manufacturing a multilayer wiring board, and even if the circuit area of the fine pattern circuit, that is, the inner layer material surface is large, the interlayer adhesiveness is improved. It is an object of the present invention to provide a new manufacturing method capable of manufacturing a multi-layer wiring board having excellent halo resistance, excellent halo resistance, and improved reliability.

(課題を解決するための手段) この発明は、上記の課題を解決するものとして、内層回
路板の銅回路表面を酸化処理して形成した銅酸化物層
を、還元炎の接触により低酸化状態として粗面化し、次
いでプリプレグを介在させて外層材を積層一体化成形す
ることを特徴とする多層配線基板の製造方法を提供す
る。
(Means for Solving the Problems) As a solution to the above problems, the present invention provides a copper oxide layer formed by oxidizing the copper circuit surface of an inner layer circuit board to a low oxidation state by contact with a reducing flame. The present invention provides a method for manufacturing a multilayer wiring board, characterized in that the outer layer material is laminated and integrally molded with a roughened surface, and then a prepreg is interposed.

この発明において用いる還元炎は、燃料となるガスのバ
ーナー等による燃焼により生ずるものであり、空気が送
気されず、水素、一酸化炭素などを含む還元性の炎であ
る。
The reducing flame used in the present invention is generated by the combustion of gas serving as a fuel by a burner or the like, and is a reducing flame containing no hydrogen, carbon monoxide or the like.

このような還元炎中に、銅酸化物層を表面に形成した内
層回路板を通過させることにより、還元炎をCuO,C
uOOの銅酸化物層が接触させる。この接触は瞬時に
行うのが好ましく、より好適には、3秒以内程度の還元
炎中の通過によって、銅酸化物層の低レベル酸化状態へ
還元する。この処理により、銅回路表面は粗面化し、プ
リプレグとの接着力は一段と向上する。
By passing through the inner layer circuit board having the copper oxide layer formed on the surface in such a reducing flame, the reducing flame is reduced to CuO, C
The copper oxide layer of uO 2 O is contacted. This contact is preferably made instantaneously, and more preferably, the copper oxide layer is reduced to a low-level oxidation state by passing through the reducing flame for about 3 seconds or less. By this treatment, the surface of the copper circuit is roughened and the adhesive force with the prepreg is further improved.

なお、還元炎との接触は、回路板表面での溶剤の燃焼に
よって行うこともできる。
The contact with the reducing flame can also be performed by burning the solvent on the surface of the circuit board.

添付した図面の第1図に沿って、この発明の多層配線基
板の製造方法について説明する。
A method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIG. 1 of the accompanying drawings.

(a)プリプレグ及び銅箔等から成形された片面又は両面
に銅回路(1)を有する内層材(2)の銅回路(1)表
面を酸化処理し、CuO,CuOの銅酸化物層(3)
を形成する。
(a) The copper circuit (1) surface of the inner layer material (2) having the copper circuit (1) on one or both sides formed from prepreg, copper foil, etc. is oxidized to form a copper oxide layer of CuO, Cu 2 O. (3)
To form.

この時の内層材(2)を形成するプリプレグには時にそ
の種類に限定はなく、ガラスクロス、紙等の基材にフェ
ノール、エポキシ、ポリイミド、不飽和ポリエステル等
の樹脂を含浸させたものを適宜使用することができる。
At this time, the type of the prepreg for forming the inner layer material (2) is not limited in some cases, and a material such as glass cloth or paper impregnated with a resin such as phenol, epoxy, polyimide or unsaturated polyester is appropriately used. Can be used.

これらのプリプレグは、たとえば1〜3枚の適宜な枚数
を用いることができる。
For these prepregs, for example, an appropriate number of 1 to 3 can be used.

銅回路(1)の酸化は、これまでに知られているたとえ
ば黒化処理等の方法によってあるいは気相での酸化等に
よって行うことができる。この時の処理に応じて、Cu
O又CuOもしくはその共存の状態の銅酸化物層
(3)が形成される。
Oxidation of the copper circuit (1) can be performed by a conventionally known method such as blackening treatment or by oxidation in a vapor phase. Depending on the processing at this time, Cu
A copper oxide layer (3) of O or Cu 2 O or its coexistence state is formed.

次いで、この銅酸化物層(3)の酸化レベルを還元炎と
の接触によって低次減化する。
The copper oxide layer (3) is then reduced in oxidation level by contact with a reducing flame.

(b)そして、得られた表面に、所望枚数のプリプレグ
(4)と外層材(5)とを配設して積層一体化する。
(b) Then, a desired number of prepregs (4) and the outer layer material (5) are arranged on the obtained surface to be laminated and integrated.

プリプレグ(4)は、たとえば1〜3枚程度配設するの
が好ましいが、特にこれに限定されることはない。プリ
プレグ(4)としては、内層材(2)の場合と同様にガ
ラスクロス、アラミドクロス、ポリエステルクロスなど
のクロスやマット状物、あるいは不織布や紙などの基材
にエポキシ樹脂、フェノール樹脂、ポリイミド樹脂など
の樹脂を含浸させたものを用いることができる。中でも
ガラスクロスエポキシ樹脂プリプレグは好適なものとし
て例示される。また、外層材(5)としては、銅箔や、
あるいはプリプレグと銅箔とから片面銅張積層体とした
ものなどを用いることができる。
The prepreg (4) is preferably arranged, for example, about 1 to 3, but not limited to this. As the prepreg (4), similar to the case of the inner layer material (2), cloth or mat-like material such as glass cloth, aramid cloth, polyester cloth, or epoxy resin, phenol resin, polyimide resin as a base material such as nonwoven fabric or paper. Those impregnated with a resin such as can be used. Among them, the glass cloth epoxy resin prepreg is exemplified as a suitable one. Further, as the outer layer material (5), copper foil,
Alternatively, a one-sided copper clad laminate made of prepreg and copper foil can be used.

積層一体化成形は、多段プレス、スチロール、ダブルベ
ルト、無圧連続加熱等の従来公知の方法や条件に沿って
適宜に実施することができる。この成形によって一体化
した積層板の最外層銅箔に回路形成することにより多層
回路板が製造される。
The laminated integral molding can be appropriately carried out according to conventionally known methods and conditions such as multi-stage pressing, styrene, double belt, and pressureless continuous heating. A multilayer circuit board is manufactured by forming a circuit on the outermost copper foil of the laminated board integrated by this molding.

もちろん、以上の製造上の条件等の細部については、公
知のものを含めて様々な態様が可能であることは言うま
でもない。
Needless to say, the details of the above manufacturing conditions and the like can be variously modified, including known ones.

(作用) この発明においては、内層材の銅回路表面の酸化処理
と、この酸化処理によって形成された表面銅酸化物層の
還元炎接触による酸化レベルの低次化処理とにより銅回
路表面を粗化するため、内層材とプリプレグとの層間接
着力が大きく向上し、優れた耐ハロー性が実現する。
(Operation) In the present invention, the copper circuit surface is roughened by the oxidation treatment of the copper circuit surface of the inner layer material and the reduction treatment of the oxidation level of the surface copper oxide layer formed by this oxidation treatment by reducing flame contact. As a result, the interlayer adhesion between the inner layer material and the prepreg is greatly improved, and excellent halo resistance is realized.

以下、実施例を示し、さらに詳しくこの発明の多層板の
製造方法について説明する。
Examples will be shown below to describe the method for producing a multilayer board of the present invention in more detail.

(実施例) 実施例1 厚さ1mmの両面銅張ガラスエポキシ樹脂積層板の両面に
回路形成し、これを内層材とした。
(Example) Example 1 A circuit was formed on both sides of a double-sided copper-clad glass epoxy resin laminate having a thickness of 1 mm, and this was used as an inner layer material.

水洗後に、NaClO,NaOH及びNaPO
2HOの水溶液で処理して、回路表面にCuO層を形
成した。
After washing with water, NaClO 4 , NaOH and Na 2 PO 4
It was treated with an aqueous solution of 2H 2 O to form a CuO layer on the circuit surface.

その後、ガス還元炎中に瞬時的に通過させてCuO層を
還元した。そして、水洗した後に乾燥した。
Then, the CuO layer was reduced by passing it through a gas reducing flame instantaneously. Then, it was washed with water and dried.

厚さ0.1mmのガラスクロスエポキシ樹脂プリプレグを内
層材の上下両面に各々2枚ずつ配設し、さらに最外層に
厚さ0.035mmの銅箔を配設した。
Two 0.1 mm thick glass cloth epoxy resin prepregs were provided on each of the upper and lower surfaces of the inner layer material, and a 0.035 mm thick copper foil was provided as the outermost layer.

この積層体を40kg/cm2の圧力、165℃の温度で60分
間積層成形し、4層回路プリント配線基板を得た。
This laminate was laminated and molded at a pressure of 40 kg / cm 2 and a temperature of 165 ° C. for 60 minutes to obtain a four-layer circuit printed wiring board.

この配線板について層間接着性と耐ハロー性を評価した
ところ、表1に示した結果を得た。後述の比較例との対
比から、層間接着力が向上し、耐ハロー性は著しく改善
されていることが確認された。
When the interlayer adhesion and the halo resistance of this wiring board were evaluated, the results shown in Table 1 were obtained. From the comparison with Comparative Examples described later, it was confirmed that the interlayer adhesive force was improved and the halo resistance was remarkably improved.

なお、耐ハロー性については、1:1HCl溶液30分
浸漬により評価した。
The halo resistance was evaluated by immersion in a 1: 1 HCl solution for 30 minutes.

実施例2 回路表面にCuO層を形成した他は、実施例1と同様
にして配線板を製造し、耐ハロー性を評価した。その結
果を表1に示した。
Example 2 A wiring board was manufactured in the same manner as in Example 1 except that a Cu 2 O layer was formed on the circuit surface, and the halo resistance was evaluated. The results are shown in Table 1.

優れた耐ハロー性が得られた。Excellent halo resistance was obtained.

実施例3 実施例1で作製したCuO層を表面に有する回路板にメ
タノールを僅かに塗布し、点火して3秒後に水中に投入
して消火した。
Example 3 A slight amount of methanol was applied to the circuit board having the CuO layer on the surface prepared in Example 1, and after 3 seconds from ignition, it was put into water to extinguish the fire.

これを同様にして多層板とし、耐ハロー性について評価
した。
This was similarly made into a multilayer board and evaluated for halo resistance.

耐ハロー性は良好であった。The halo resistance was good.

比較例1 銅回路表面の酸化及び還元炎処理を行わずに多層配線基
板を製造した。耐ハロー性を評価したところ、実施例に
比べてはるかに劣っていた。
Comparative Example 1 A multilayer wiring board was manufactured without performing oxidation and reducing flame treatment on the surface of a copper circuit. When the halo resistance was evaluated, it was far inferior to the examples.

比較例2 黒化処理によりCuO層を形成し、そのままの状態で
多層板を製造した。耐ハロー性は劣っていた。
Comparative Example 2 A Cu 2 O layer was formed by blackening treatment, and a multilayer board was manufactured as it was. The halo resistance was inferior.

〔発明の効果〕 この発明の多層配線基板の製造方法により、以上詳しく
説明した通り、層間接着性及び耐ハロー性を大きく向上
させた多層配線基板が実現される。
[Effects of the Invention] As described in detail above, the method for manufacturing a multilayer wiring board according to the present invention realizes a multilayer wiring board with greatly improved interlayer adhesion and halo resistance.

ファインパターン回路を有する多層配線基板の信頼性を
向上させることができる。
It is possible to improve the reliability of a multilayer wiring board having a fine pattern circuit.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明の多層配線基板の製造方法の製造工
程を例示した工程断面図である。 第2図は、従来の製造方法を示した工程断面図である。 1…銅回路 2…内層材 3…銅酸化物層 4…プリプレグ 5…外層材
FIG. 1 is a process cross-sectional view illustrating a manufacturing process of a method for manufacturing a multilayer wiring board according to the present invention. FIG. 2 is a process sectional view showing a conventional manufacturing method. 1 ... Copper circuit 2 ... Inner layer material 3 ... Copper oxide layer 4 ... Prepreg 5 ... Outer layer material

───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤松 資幸 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 昭56−35497(JP,A) 特開 昭57−177593(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshiyuki Akamatsu 1048 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-56-35497 (JP, A) JP-A-57-177593 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】内層回路板の銅回路表面を酸化処理して形
成した銅酸化物層を、還元炎の接触により低酸化状態と
して粗面化し、次いでプリプレグを介在させて外層材を
積層一体化成形することを特徴とする多層配線基板の製
造方法。
1. A copper oxide layer formed by oxidizing the copper circuit surface of an inner layer circuit board is roughened to a low oxidation state by contact with a reducing flame, and then an outer layer material is laminated and integrated by interposing a prepreg. A method for manufacturing a multilayer wiring board, which comprises molding.
【請求項2】銅回路表面の銅酸化物層を3秒以内の還元
炎接触により低酸化状態とする請求項(1)記載の製造
方法。
2. The manufacturing method according to claim 1, wherein the copper oxide layer on the surface of the copper circuit is brought into a low oxidation state by contact with a reducing flame within 3 seconds.
JP1128336A 1989-05-22 1989-05-22 Method for manufacturing multilayer wiring board Expired - Lifetime JPH0644676B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1128336A JPH0644676B2 (en) 1989-05-22 1989-05-22 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1128336A JPH0644676B2 (en) 1989-05-22 1989-05-22 Method for manufacturing multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH02306696A JPH02306696A (en) 1990-12-20
JPH0644676B2 true JPH0644676B2 (en) 1994-06-08

Family

ID=14982275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1128336A Expired - Lifetime JPH0644676B2 (en) 1989-05-22 1989-05-22 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JPH0644676B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7208328B2 (en) * 2019-02-26 2023-01-18 ベジ 佐々木 Substrates, electronic components and mounting equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810880B2 (en) * 1979-08-30 1983-02-28 株式会社村田製作所 How to improve adhesion of copper coating
JPS57177593A (en) * 1981-04-24 1982-11-01 Hitachi Cable Method of producing copper-coated laminated board

Also Published As

Publication number Publication date
JPH02306696A (en) 1990-12-20

Similar Documents

Publication Publication Date Title
JP2007042666A (en) Printed wiring board and its manufacturing method
JPH0644676B2 (en) Method for manufacturing multilayer wiring board
JP2501331B2 (en) Laminate
JPH0697670A (en) Board for multilayer printed wiring
JPH049396B2 (en)
JP2003086941A (en) Printed wiring board
JPH09232757A (en) Manufacture of multilayered circuit board
JPH0644677B2 (en) Method for manufacturing multilayer wiring board
JP2572108B2 (en) Multilayer wiring board
JPH0654834B2 (en) Method for manufacturing multilayer wiring board
JPH0644675B2 (en) Method for manufacturing multilayer wiring board
JPH0992974A (en) Manufacture of multilayer board
JP4285215B2 (en) Double-sided copper-clad laminate, method for producing the same, and multilayer laminate
JPH08148836A (en) Multilayered flexrigid wiring board
JPH0244797A (en) Manufacture of multilayer interconnection board
JPH07336051A (en) Printed circuit board and manufacture thereof
JPH0244798A (en) Manufacture of multilayer interconnection board
JPH02303191A (en) Manufacture of printed wiring board
JPH11121926A (en) Multilayer printed wiring board and its manufacture
JPH11238965A (en) Manufacture of multilayered printed wiring board
JPS59208897A (en) Method of producing multilayer printed circuit board
JPH02303190A (en) Manufacture of printed wiring board
JPH02250394A (en) Manufacture of printed wiring board
JPH02277293A (en) Manufacture of printed wiring board
JPH04247692A (en) Manufacture of multilayer printed-circuit board