JPH0644205B2 - Constant voltage power supply circuit - Google Patents

Constant voltage power supply circuit

Info

Publication number
JPH0644205B2
JPH0644205B2 JP63290442A JP29044288A JPH0644205B2 JP H0644205 B2 JPH0644205 B2 JP H0644205B2 JP 63290442 A JP63290442 A JP 63290442A JP 29044288 A JP29044288 A JP 29044288A JP H0644205 B2 JPH0644205 B2 JP H0644205B2
Authority
JP
Japan
Prior art keywords
transistor
output
voltage
base
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63290442A
Other languages
Japanese (ja)
Other versions
JPH02135508A (en
Inventor
芳秀 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63290442A priority Critical patent/JPH0644205B2/en
Publication of JPH02135508A publication Critical patent/JPH02135508A/en
Publication of JPH0644205B2 publication Critical patent/JPH0644205B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、定電圧電源回路に関するもので、特に出力ト
ランジスタとしてPNP型のトランジスタを用いた低損
失型の定電圧電源回路に関する。
The present invention relates to a constant voltage power supply circuit, and more particularly to a low loss type constant voltage power supply circuit using a PNP type transistor as an output transistor.

(ロ)従来の技術 定電圧電源回路の出力トランジスタとしてNPN型のト
ランジスタを用いると、そのベース・エミッタ間電圧に
応じて電力損失が大になるという問題がある。その為、
低損失型の定電圧電源回路を作成する場合は、通常出力
トランジスタとしてPNP型のトランジスタが用いられ
る。
(B) Conventional Technique When an NPN type transistor is used as an output transistor of a constant voltage power supply circuit, there is a problem that power loss becomes large depending on the base-emitter voltage of the transistor. For that reason,
When creating a low-loss constant voltage power supply circuit, a PNP transistor is usually used as an output transistor.

しかして、低損失型の定電圧電源回路としては、例えば
第2図に示す如きものがある。第2図において、(1)は
起動回路、(2)は基準電圧発生回路、(3)は定電流源、
(4)は誤差増幅回路である。なお誤差増幅回路(4)はPN
P型トランジスタ(5),(6)とNPNトランジスタ(7),
(8)及び抵抗(9)によって構成されている。また(10)は誤
差増幅回路(4)の出力により制御されるNPN型の出力
トランジスタ駆動用トランジスタ、(13)はPNP型の出
力トランジスタ、(11)は出力トランジスタ(13)のバイア
ス設定用抵抗、(12)はベース電流制限抵抗であり、(14)
と(15)は出力電圧設定用の抵抗である。
As a low loss type constant voltage power supply circuit, for example, there is one shown in FIG. In FIG. 2, (1) is a starting circuit, (2) is a reference voltage generating circuit, (3) is a constant current source,
(4) is an error amplifier circuit. The error amplifier circuit (4) is PN
P-type transistors (5), (6) and NPN transistor (7),
(8) and resistor (9). Further, (10) is an NPN type output transistor driving transistor controlled by the output of the error amplification circuit (4), (13) is a PNP type output transistor, and (11) is a bias setting resistor of the output transistor (13). , (12) are base current limiting resistors, and (14)
And (15) are resistors for setting the output voltage.

なお(16)は入力端子であり、例えば6V程度の電圧が入
力される。(17)は出力端子であり、例えば5.2V程度
の電圧が出力される。(18)は接地電源である。
Note that (16) is an input terminal to which a voltage of, for example, about 6 V is input. An output terminal (17) outputs a voltage of, for example, about 5.2V. (18) is a ground power supply.

次に第2図の従来例回路の動作について説明する。入力
端子(16)に電源電圧(例えば6V)が印加されると、ま
ず起動回路(1)が動作する。次いで基準電圧発生回路(2)
が動作して誤差増幅回路(4)に所定の基準電圧(例えば
1.2V)が印加される。これによりNPNトランジス
タ(7)がオンするので、PNPトランジスタ(5)に電流が
流れる。従って前記PNPトランジスタ(5)と電流ミラ
ー関係に接続されたPNPトランジスタ(6)にもベース
電流が流れて該トランジスタがオンし、駆動用トランジ
スタ(10)を介して接地電源(18)に電流が流れる。これに
より抵抗(11)の両端に電圧降下が生じて出力トランジス
タ(13)がオンし、出力電圧設定用抵抗(14),(15)にも電
流が生じる。そして抵抗(14),(15)で分圧された電圧が
NPNトランジスタ(8)のベースに印加され、そのベー
ス電圧がNPNトランジスタ(7)のベース電圧より低い
ときには、誤差増幅回路(4)の出力は所定の電圧値より
高くなるので、駆動用トランジスタ(10)及び出力トラン
ジスタ(13)に流れる電流は増加する。このため、抵抗(1
4),(15)による分割電圧、すなわちトランジスタ(8)の
ベース電圧は上昇し、トランジスタ(7)のベース電圧に
近づく。
Next, the operation of the conventional circuit shown in FIG. 2 will be described. When a power supply voltage (for example, 6 V) is applied to the input terminal (16), the starting circuit (1) first operates. Then the reference voltage generator (2)
Operates and a predetermined reference voltage (for example, 1.2 V) is applied to the error amplification circuit (4). As a result, the NPN transistor (7) is turned on, so that a current flows through the PNP transistor (5). Therefore, the base current also flows through the PNP transistor (6) connected in a current mirror relationship with the PNP transistor (5) to turn on the transistor, and the current is supplied to the ground power supply (18) via the driving transistor (10). Flowing. This causes a voltage drop across the resistor (11) to turn on the output transistor (13), and a current is also generated in the output voltage setting resistors (14) and (15). When the voltage divided by the resistors (14) and (15) is applied to the base of the NPN transistor (8) and the base voltage is lower than the base voltage of the NPN transistor (7), the error amplifier circuit (4) Since the output becomes higher than the predetermined voltage value, the current flowing through the driving transistor (10) and the output transistor (13) increases. Therefore, the resistance (1
The divided voltage by 4) and (15), that is, the base voltage of the transistor (8) rises and approaches the base voltage of the transistor (7).

一方、抵抗(14),(15)の分割電圧、すなわちトランジス
タ(8)のベース電圧がトランジスタ(7)のベース電圧より
高くなるとき、駆動用トランジスタ(10)のベース電圧が
相対的に低下し、トランジスタ(10)及び出力トランジス
タ(13)に流れる電流は減少する。このため、トランジス
タ(8)のベース電圧は下降し、やはりトランジスタ(7)の
ベース電圧に近づく。このようにして、電源投入後一定
時間かが経過すると、トランジスタ(8)のベース電圧が
トランジスタ(7)のベース電圧(基準電圧)に等しくな
り、この結果、出力端子(17)からは所定の電圧(例えば
5.2V)が発生する。
On the other hand, when the divided voltage of the resistors (14) and (15), that is, the base voltage of the transistor (8) becomes higher than the base voltage of the transistor (7), the base voltage of the driving transistor (10) relatively decreases. , The current flowing through the transistor (10) and the output transistor (13) decreases. As a result, the base voltage of the transistor (8) drops and again approaches the base voltage of the transistor (7). In this way, the base voltage of the transistor (8) becomes equal to the base voltage (reference voltage) of the transistor (7) after a lapse of a certain time after power-on, and as a result, a predetermined voltage is output from the output terminal (17). A voltage (for example, 5.2V) is generated.

第2図の回路においては、入出力端子間の電位差を、出
力トランジスタ(13)のコレクタ・エミッタ間飽和電圧ま
で低下させることが出来る為、低損失の定電圧電源回路
となる。
In the circuit of FIG. 2, since the potential difference between the input and output terminals can be reduced to the collector-emitter saturation voltage of the output transistor (13), it becomes a constant voltage power supply circuit with low loss.

(ハ)発明が解決しようとする課題 ところで、電源電圧が入力端子(16)に印加されて、起動
回路(1)が動作し、基準電圧発生回路(2)から所定の基準
電圧がトランジスタ(7)のベースに印加されても、トラ
ンジスタ(8)のベース電圧が直ちに該基準電圧に達しな
い。従って、起動直後においては、トランジスタ(8)が
オフしており、トランジスタ(6)を介して流れる電流の
ほぼ全部が駆動用トランジスタ(10)のベース電流として
使用される。このため駆動用トランジスタ(10)のコレク
タ電流が増加して出力トランジスタ(13)をオーバードラ
イブする。この結果、出力トランジスタ(13)に流れる電
流が急激に増加して消費電力が増加する。
(C) Problems to be Solved by the Invention By the way, the power supply voltage is applied to the input terminal (16), the starting circuit (1) operates, and a predetermined reference voltage is supplied from the reference voltage generating circuit (2) to the transistor (7). The base voltage of the transistor (8) does not reach the reference voltage immediately even when applied to the base of (4). Therefore, immediately after startup, the transistor (8) is off, and almost all of the current flowing through the transistor (6) is used as the base current of the driving transistor (10). Therefore, the collector current of the driving transistor (10) increases and overdrives the output transistor (13). As a result, the current flowing through the output transistor (13) sharply increases and power consumption increases.

このように、従来例回路によれば起動時から定常状態に
達するまでの間、消費電力が大きくなるという問題があ
る。
As described above, according to the conventional circuit, there is a problem that the power consumption increases from the time of start-up until the steady state is reached.

また、入力端子(16)に印加される入力電圧VINが、所定
の電圧よりも低い場合には、トランジスタ(7)のベース
に基準電圧が与えられてもトランジスタ(8)のベース電
圧は該基準電圧の値に達することができず、このため出
力トランジスタ(13)に大電流が流れ続け、最悪の場合、
素子が破壊することもある。
Further, when the input voltage V IN applied to the input terminal (16) is lower than a predetermined voltage, the base voltage of the transistor (8) remains the same even if a reference voltage is applied to the base of the transistor (7). The value of the reference voltage cannot be reached, so a large current continues to flow in the output transistor (13), and in the worst case,
The element may be destroyed.

特に入力端子(16)に印加される入力電圧VINの電源とし
て乾電池を用いるとき、使用によって乾電池の出力電圧
が徐々に低下するが、該出力電圧が低下すればするほど
電力消費が加速されるので、乾電池の寿命が急速に短く
なるとともに、大電流が流れることによって半導体回路
素子の劣化を招く。
In particular, when a dry battery is used as a power source for the input voltage V IN applied to the input terminal (16), the output voltage of the dry battery gradually decreases due to use, but the power consumption is accelerated as the output voltage decreases. Therefore, the life of the dry battery is rapidly shortened, and a large current flows, which causes deterioration of the semiconductor circuit element.

そこでベース電流制限抵抗(12)を設けて大きなベース電
流が流れるのを防止し、消費電力の増大を抑制してい
る。しかし、該抵抗(12)の抵抗値が大きいとベース電流
を減らすことはできるが、該抵抗(12)の電圧降下が大き
くなり、所望の出力トランジスタ(13)の出力特性を得る
ためには、より高い入力電圧VINを必要とし、低損失型
定電圧電源回路としての特長を失うことになる。そこ
で、一般には該抵抗(12)の抵抗値を数10〜数100Ω
程度に設定しているが、この程度ではベース電流の制限
が十分でなく、やはり消費電力が大きいという問題があ
る。
Therefore, a base current limiting resistor (12) is provided to prevent a large base current from flowing and suppress an increase in power consumption. However, if the resistance value of the resistor (12) is large, the base current can be reduced, but the voltage drop of the resistor (12) becomes large, and in order to obtain the desired output characteristics of the output transistor (13), A higher input voltage V IN is required, and the features of the low loss type constant voltage power supply circuit are lost. Therefore, generally, the resistance value of the resistor (12) is set to several tens to several hundreds Ω.
However, there is a problem in that the base current is not sufficiently limited and power consumption is large.

本発明はかかる従来の問題に鑑みて創作されたものであ
り、低損失型としての特長を保持しつつ、起動時の消費
電力の低減化を可能とする低損失型定電圧電源回路の提
供を目的とする。
The present invention was created in view of the above conventional problems, and provides a low-loss constant-voltage power supply circuit capable of reducing power consumption at startup while maintaining the features of a low-loss type. To aim.

(ニ)課題を解決するための手段 本発明の定電圧電源回路は、基準電圧と出力電圧とを比
較する差動増幅回路と、該差動増幅回路のコレクタ負荷
として配置される電流ミラー回路と、前記差動増幅回路
の出力がベースに印加される駆動トランジスタと、該駆
動トランジスタにより駆動される出力トランジスタと、
起動時に前記駆動トランジスタの飽和を防止する手段と
を有することを特徴とする。
(D) Means for Solving the Problems A constant voltage power supply circuit of the present invention includes a differential amplifier circuit for comparing a reference voltage and an output voltage, and a current mirror circuit arranged as a collector load of the differential amplifier circuit. A drive transistor to which the output of the differential amplifier circuit is applied to the base, and an output transistor driven by the drive transistor,
And a means for preventing saturation of the drive transistor at the time of startup.

(ホ)作用 電源が投入された起動時においては、出力トランジスタ
の出力は未だ十分に立上るに至っていない。すなわち、
この時点では基準電圧と出力トランジスタの出力との差
が大きいので、誤差増幅回路は次段の駆動用トランジス
タを深くオンさせて大きなコレクタ電流を流そうとす
る。駆動用トランジスタのコレクタ電流は出力トランジ
スタのベース電流でもあるから、出力トランジスタも深
くオンしようとする。
(E) Action When the power is turned on, the output of the output transistor has not yet risen sufficiently at startup. That is,
Since the difference between the reference voltage and the output of the output transistor is large at this point, the error amplifier circuit tries to turn on the driving transistor at the next stage deeply to flow a large collector current. Since the collector current of the driving transistor is also the base current of the output transistor, the output transistor also tries to turn on deeply.

しかし、本発明に依れば、駆動用トランジスタが飽和す
るのを防止する為の手段が設けられているので、前記駆
動用トランジスタが深くオンすることは無く、そのコレ
クタ電流が過度に大とならないので、起動時の消費電力
の増大等を防止し得る。
However, according to the present invention, since the means for preventing the driving transistor from being saturated is provided, the driving transistor is not deeply turned on, and the collector current thereof does not become excessively large. Therefore, it is possible to prevent an increase in power consumption at startup.

(ヘ)実施例 第1図を参照しながら本発明の実施例について説明す
る。第1図は本発明の実施例に係る低損失型定電圧電源
回路の構成図であり、(19)は起動回路、(20)は基準電圧
発生回路、(21)は定電流源である。(22)は基準電圧発生
回路(20)の出力と後述する抵抗(31),(32)の分割電圧出
力Aとを比較する差動増幅回路から成る誤差増幅回路で
ある。該誤差増幅回路(22)は、負荷としてのカレントミ
ラー回路を構成するPNPトランジスタ(23)と(24)、基
準電圧発生回路(20)の出力をベース入力とするNPNト
ランジスタ(25)、抵抗分割電圧出力Aをベース入力とす
るNPNトランジスタ(26)及び共通エミッタ抵抗(27)に
よって構成されている。なおPNPトランジスタ(23)の
ベースとコレクタとは短絡されてダイオード接続と成さ
れている。(28)はベースが誤差増幅回路(22)の出力に接
続され、エミッタが接地電源(36)に接続され、コレクタ
が出力トランジスタ(30)のバイアス抵抗(29)に接続され
た出力トランジスタ駆動用のNPNトランジスタであ
る。(30)は出力トランジスタで、ベースがバイアス抵抗
(29)を介して入力端子(34)(VIN)に接続され、エミッ
タが入力端子(34)に接続され、コレクタが出力端子(35)
(VOUT)に接続されている。(31)と(32)は出力電圧設
定用の抵抗であり、抵抗分割電圧出力Aはトランジスタ
(26)のベースに印加している。(33)は起動電流低減用の
PNPトランジスタであり、ベースが出力トランジスタ
(30)のベースに接続され、エミッタが出力端子(35)に接
続され、コレクタが誤差増幅回路(22)のカレントミラー
回路を構成するPNPトランジスタ(23),(24)のベース
に接続されている。
(F) Embodiment An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a configuration diagram of a low-loss constant voltage power supply circuit according to an embodiment of the present invention, in which (19) is a starting circuit, (20) is a reference voltage generating circuit, and (21) is a constant current source. Reference numeral (22) is an error amplification circuit composed of a differential amplification circuit for comparing the output of the reference voltage generation circuit (20) and the divided voltage output A of resistors (31) and (32) described later. The error amplifier circuit (22) includes PNP transistors (23) and (24) that form a current mirror circuit as a load, an NPN transistor (25) whose base input is the output of the reference voltage generation circuit (20), and a resistor divider. It is composed of an NPN transistor (26) having a voltage output A as a base input and a common emitter resistor (27). The base and collector of the PNP transistor (23) are short-circuited to form a diode connection. (28) is for driving an output transistor whose base is connected to the output of the error amplification circuit (22), whose emitter is connected to the ground power supply (36), and whose collector is connected to the bias resistor (29) of the output transistor (30). NPN transistor. (30) is an output transistor, the base is a bias resistor
It is connected to the input terminal (34) (V IN ) via (29), the emitter is connected to the input terminal (34), and the collector is the output terminal (35).
Is connected to (V OUT ). (31) and (32) are resistors for setting the output voltage, and the resistance-divided voltage output A is a transistor
Applied to the base of (26). (33) is a PNP transistor for reducing the starting current, and the base is an output transistor
It is connected to the base of (30), the emitter is connected to the output terminal (35), and the collector is connected to the bases of PNP transistors (23) and (24) that form the current mirror circuit of the error amplification circuit (22). There is.

次に本発明の実施例回路の動作について説明する。入力
端子(34)に正の電源電圧(例えばVIN=6V)が印加さ
れると、起動回路(19)は基準電圧発生回路(20)を作動さ
せ、所定の基準電圧(例えば1.2V)を出力させる。
これにより、トランジスタ(25)のベースに基準電圧が印
加されて該トランジスタ(25)がオンし、トランジスタ(2
3)に電流が流れる。これによりトランジスタ(24)にも同
量の電流が流れることになる。ところで、この時点では
抵抗分割電圧出力Aの電圧レベルは接地レベルに留まっ
ているので、トランジスタ(26)はオフしており、従って
トランジスタ(24)に流れる電流のほぼすべてがトランジ
スタ(28)のベース電流として使用される。このため、ト
ランジスタ(28)のコレクタ電圧はほぼ接地電位レベルま
で下がるので、出力トランジスタ(30)に大量のベース電
流が流れ込むことになる。
Next, the operation of the embodiment circuit of the present invention will be described. When a positive power supply voltage (for example, V IN = 6V) is applied to the input terminal (34), the starting circuit (19) activates the reference voltage generating circuit (20) and a predetermined reference voltage (for example, 1.2V). Is output.
As a result, the reference voltage is applied to the base of the transistor (25) to turn on the transistor (25),
Current flows in 3). This causes the same amount of current to flow in the transistor (24). By the way, since the voltage level of the resistance-divided voltage output A remains at the ground level at this time, the transistor (26) is off, and therefore almost all the current flowing through the transistor (24) is at the base of the transistor (28). Used as an electric current. For this reason, the collector voltage of the transistor (28) drops to almost the ground potential level, and a large amount of base current flows into the output transistor (30).

しかし、出力トランジスタ(30)がオンすると同時に出力
端子(35)の電圧レベル(出力トランジスタのコレクタ電
圧でもある。)は入力端子の電圧にほぼ等しい値まで上
昇するので、トランジスタ(33)がオンしてコレクタ電流
が流れる。この電流は誤差増幅回路(22)のNPNトラン
ジスタ(25)のベースに流入し、抵抗(27)を介して接地電
源に流れ込む。ところで、トランジスタ(25)を流れる電
流は基準電圧により一定値に設定されているので、トラ
ンジスタ(33)側から流れ込んだ電流だけ、トランジスタ
(23)を介してトランジスタ(25)に流れ込む電流が減少す
る。すなわち、トランジスタ(23)のベース電流が減少す
ることになるので、同様にトランジスタ(24)のベース電
流も減少し、そのコレクタ電流も減少する。このためト
ランジスタ(28)のベースに流れ込む電流も少なくなり、
トランジスタ(28)のコレクタ電位、すなわち出力トラン
ジスタ(30)のベース電圧が急激に低下することを防止で
きる。そして抵抗(31),(32)による抵抗分割電圧出力A
が基準電圧に達すると、出力(35)の出力電圧も安定し
(例えば5.2V)、定常状態に至る。
However, at the same time that the output transistor (30) turns on, the voltage level of the output terminal (35) (which is also the collector voltage of the output transistor) rises to a value almost equal to the voltage of the input terminal, so the transistor (33) turns on. Collector current flows. This current flows into the base of the NPN transistor (25) of the error amplification circuit (22) and flows into the ground power supply via the resistor (27). By the way, since the current flowing through the transistor (25) is set to a constant value by the reference voltage, only the current flowing from the transistor (33) side is
The current flowing into the transistor (25) via (23) is reduced. That is, since the base current of the transistor (23) decreases, the base current of the transistor (24) also decreases and the collector current thereof also decreases. Therefore, the current flowing into the base of the transistor (28) is also reduced,
It is possible to prevent the collector potential of the transistor (28), that is, the base voltage of the output transistor (30), from dropping sharply. And the resistance division voltage output A by resistance (31), (32)
When reaches the reference voltage, the output voltage of the output (35) also stabilizes (for example, 5.2 V) and reaches a steady state.

ところで定常状態においては、出力トランジスタ(33)の
ベース・エミッタ間は逆バイアスとなって非動作状態と
なる。いま、出力トランジスタ(30)のベース・エミッタ
間電圧をVBE(30)、コレクタ・エミッタ間電圧をVCE(3
0)と表わし、トランジスタ(33)のベース・エミッタ間電
圧をVBE(33)と表わすと、VBE(30)=VBE(30)−VCE(30)
で表わされる。従って、出力トランジスタ(30)が非飽和
状態、すなわち出力電圧が安定したとき、トランジスタ
(33)のベース・エミッタ間は逆バイアスとなって非動作
状態になるので、定電圧出力機能が損われることはな
い。
By the way, in the steady state, a reverse bias is applied between the base and emitter of the output transistor (33), and the output transistor (33) becomes inoperative. Now, the base-emitter voltage of the output transistor (30) is V BE (30) and the collector-emitter voltage is V CE (3
0) and the base-emitter voltage of the transistor (33) is V BE (33), V BE (30) = V BE (30) −V CE (30)
It is represented by. Therefore, when the output transistor (30) is in a non-saturated state, that is, when the output voltage is stable, the transistor
Since the base-emitter of (33) is reverse-biased and becomes inoperative, the constant voltage output function is not impaired.

次に入力電源電圧が所定の電圧よりも低くなった場合に
ついての、従来例回路と本発明の実施例回路の消費電力
を比較して説明する。第3図は従来例回路の入力電源電
圧VINと電源電流ICCとの関係を示す実験による特性図
であり、第4図は本発明の実施例回路の入力電源電圧V
INと電源電流ICCとの関係を示す実験による特性図であ
る。パラメータIは出力電流であり、I=0とI
=250mAの場合を示している。
Next, a description will be given by comparing the power consumptions of the conventional example circuit and the example circuit of the present invention when the input power supply voltage becomes lower than a predetermined voltage. FIG. 3 is an experimental characteristic diagram showing the relationship between the input power supply voltage V IN and the power supply current I CC of the conventional circuit, and FIG. 4 is the input power supply voltage V of the embodiment circuit of the present invention.
It is a characteristic view by experiment showing the relation between IN and power supply current I CC . Parameter I 0 is the output current, I 0 = 0 and I 0
= 250 mA is shown.

このように本発明の実施例回路によれば、入力電源電圧
INが3〜5Vと小さい場合にも電源電流ICCを60mA
以下に抑えることができる。一方、従来例回路によれ
ば、I=0のときには330mA程度にも達する。従っ
て、従来例回路の場合、入力電源電圧が低いときには、
大電流が流れて無駄な消費電力が増加するだけでなく、
素子の劣化を招き、また大電流が流れ続けると破壊に至
ることがあるが、本発明の実施例回路ではそのようなこ
とはない。更にVIN電源として乾電池を使用している場
合、徐々に乾電池の出力電圧も下がってくるが、従来例
回路によれば該出力電圧が下がれば下がるほど消費電力
が急激に増加して、乾電池の寿命が短くなるが、本発明
の実施例回路によれば乾電池の寿命も延ばすことが可能
となる。
As described above, according to the circuit of the embodiment of the present invention, the power supply current I CC is 60 mA even when the input power supply voltage V IN is as small as 3 to 5V.
It can be suppressed to the following. On the other hand, according to the conventional circuit, when I 0 = 0, it reaches about 330 mA. Therefore, in the case of the conventional circuit, when the input power supply voltage is low,
Not only does a large current flow and wasteful power consumption increase,
The element may be deteriorated and may be destroyed if a large current continues to flow, but this is not the case in the embodiment circuit of the present invention. Further, when a dry battery is used as the V IN power source, the output voltage of the dry battery also gradually decreases. However, according to the conventional circuit, the lower the output voltage, the more rapidly the power consumption increases and the dry battery Although the life is shortened, the circuit of the embodiment of the present invention can extend the life of the dry battery.

(ト)発明の効果 以上説明したように、本発明によれば起動時に出力トラ
ンジスタのベース電流の急激な増加を抑えて消費電力の
低減化とともに、定常状態では安定した定電圧を出力す
ることができる。
(G) Effect of the Invention As described above, according to the present invention, it is possible to suppress a sharp increase in the base current of the output transistor at the time of startup to reduce power consumption and to output a stable constant voltage in a steady state. it can.

また入力電源電圧が小さいとき、起動時と同様に出力ト
ランジスタのベース電流が増加するが、本発明によれば
これも解決することができる。特に入力電源として乾電
池を使用する場合には乾電池の長寿命化を図ることがで
きる。
Further, when the input power supply voltage is small, the base current of the output transistor increases as in the case of startup, but according to the present invention, this can also be solved. Especially when a dry battery is used as the input power source, the life of the dry battery can be extended.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例を示す回路図、第2図は従
来の定電圧電源回路を示す回路図、第3図は第2図のI
CC−VIN特性を示す特性図、及び第4図は第1図のICC
−VIN特性を示す特性図である。 (20)……基準電圧発生回路、(22)……誤差増幅回路、(2
8)……駆動トランジスタ、(30)……出力トランジスタ、
(33)……起動電流低減用トランジスタ、(34)……入力端
子、(35)……出力端子。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional constant voltage power supply circuit, and FIG. 3 is I of FIG.
A characteristic diagram showing the CC- V IN characteristic, and FIG. 4 shows I CC of FIG.
It is a characteristic view which shows -V IN characteristic. (20) …… Reference voltage generation circuit, (22) …… Error amplification circuit, (2
8) …… Drive transistor, (30) …… Output transistor,
(33) …… Starting current reduction transistor, (34) …… Input terminal, (35) …… Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】エミッタが共通接続された一対のトランジ
スタを含み、一方のトランジスタのベースに印加される
基準電圧と他方のベースに印加される出力電圧とを比較
する差動増幅回路と、 該差動増幅回路のコレクタ負荷として配置される電流ミ
ラー回路と、 前記差動増幅回路の出力がベースに印加される駆動トラ
ンジスタと、 該駆動トランジスタにより駆動され、エミッタが非安定
化電源端子に、コレクタが出力端子に、ベースが前記駆
動トランジスタのコレクタにそれぞれ接続されたPNP
型の出力トランジスタと、 エミッタが前記出力端子に、ベースが前記出力トランジ
スタのベースに、コレクタが前記一方のトランジスタの
コレクタに接続されたPNP型の飽和防止トランジスタ
と、を備え、 起動時に前記飽和防止トランジスタをオンさせて前記駆
動トランジスタの飽和を防止する様にしたことを特徴と
する定電圧電源回路。
1. A differential amplifier circuit including a pair of transistors whose emitters are commonly connected, for comparing a reference voltage applied to the base of one transistor with an output voltage applied to the other base, and the difference. A current mirror circuit arranged as a collector load of the dynamic amplifier circuit, a drive transistor to which the output of the differential amplifier circuit is applied to the base, an emitter driven by the drive transistor, an emitter at an unregulated power supply terminal, and a collector at PNPs whose bases are connected to the output terminals and the collectors of the drive transistors, respectively.
Type output transistor, a PNP type saturation prevention transistor having an emitter connected to the output terminal, a base connected to the base of the output transistor, and a collector connected to the collector of the one transistor. A constant voltage power supply circuit characterized in that a transistor is turned on to prevent saturation of the drive transistor.
JP63290442A 1988-11-16 1988-11-16 Constant voltage power supply circuit Expired - Lifetime JPH0644205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63290442A JPH0644205B2 (en) 1988-11-16 1988-11-16 Constant voltage power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63290442A JPH0644205B2 (en) 1988-11-16 1988-11-16 Constant voltage power supply circuit

Publications (2)

Publication Number Publication Date
JPH02135508A JPH02135508A (en) 1990-05-24
JPH0644205B2 true JPH0644205B2 (en) 1994-06-08

Family

ID=17756084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63290442A Expired - Lifetime JPH0644205B2 (en) 1988-11-16 1988-11-16 Constant voltage power supply circuit

Country Status (1)

Country Link
JP (1) JPH0644205B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH074655Y2 (en) * 1990-06-28 1995-02-01 東光株式会社 Voltage regulator circuit with reduced voltage display function

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5949216U (en) * 1982-09-22 1984-04-02 三洋電機株式会社 DC stabilized power supply circuit
JPS61248114A (en) * 1985-04-25 1986-11-05 Matsushita Electric Ind Co Ltd Constant-voltage power source device

Also Published As

Publication number Publication date
JPH02135508A (en) 1990-05-24

Similar Documents

Publication Publication Date Title
JPH0563111U (en) Low voltage current mirror circuit
JPS632418A (en) Voltage controlled oscillator
JPH0644205B2 (en) Constant voltage power supply circuit
JPS5922245B2 (en) Teiden Atsubias Cairo
JPH0413692Y2 (en)
US5764105A (en) Push-pull output circuit method
JP2854183B2 (en) Regulator overcurrent protection circuit
JPH0542489Y2 (en)
JP2604497B2 (en) Multiple output power supply circuit
JP2702140B2 (en) Power circuit
JP2900521B2 (en) Reference voltage generation circuit
JP2597302Y2 (en) Comparison circuit
JPH063449Y2 (en) Trapezoidal wave generator
JPH0683045B2 (en) Switching amplifier
JPH0474734B2 (en)
JPH0816855B2 (en) Constant current generator
JPH074653Y2 (en) Stabilized power supply circuit
JP2537235B2 (en) Constant current circuit
JPS5933059Y2 (en) Volatile memory power supply circuit
JPH0610414Y2 (en) Low saturation voltage type series regulator
JP2575092B2 (en) Power supply stabilization circuit
JPS5821234Y2 (en) Tongue anti-multi vibrator
JPH0512812Y2 (en)
JPS5936766B2 (en) Memory power supply switching circuit
JP2005327035A (en) Starting circuit and power supply circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 15