JPS5933059Y2 - Volatile memory power supply circuit - Google Patents

Volatile memory power supply circuit

Info

Publication number
JPS5933059Y2
JPS5933059Y2 JP14600778U JP14600778U JPS5933059Y2 JP S5933059 Y2 JPS5933059 Y2 JP S5933059Y2 JP 14600778 U JP14600778 U JP 14600778U JP 14600778 U JP14600778 U JP 14600778U JP S5933059 Y2 JPS5933059 Y2 JP S5933059Y2
Authority
JP
Japan
Prior art keywords
power supply
voltage
memory
volatile memory
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14600778U
Other languages
Japanese (ja)
Other versions
JPS5561900U (en
Inventor
靖志 大竹
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to JP14600778U priority Critical patent/JPS5933059Y2/en
Publication of JPS5561900U publication Critical patent/JPS5561900U/ja
Application granted granted Critical
Publication of JPS5933059Y2 publication Critical patent/JPS5933059Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【考案の詳細な説明】 本考案は揮発性メモリの電源供給回路に関する。[Detailed explanation of the idea] The present invention relates to a power supply circuit for volatile memory.

揮発性のメモリ素子は装置電源が断となると、書込まれ
た情報が消失するものであるから、電源断時に別に印加
したバッテリから情報記憶用の電源を供給して常に情報
が記憶維持される構成が採用されている。
Volatile memory elements lose their written information when the device power is cut off, so when the power is cut off, information is always stored and maintained by supplying power for information storage from a separate battery. configuration has been adopted.

その例としては、第1図に示す如く例えばCMO8(コ
ンプリメンタリMO8)構成の揮発性メモリ用集積回路
1の電源供給ラインVDDにはバックアップ用のバッテ
リ2から清報維持に最低必要な電圧(2〜3V)が一方
向性のダイオード3を介して印加される。
As an example, as shown in FIG. 1, a power supply line VDD of a volatile memory integrated circuit 1 having a CMO8 (complementary MO8) configuration is supplied with a minimum voltage (2 to 3V) is applied via the unidirectional diode 3.

他方、装置電源十Bがこれまた一方向性のダイオード4
を介してメモリの電源ラインVDDへ供給されている。
On the other hand, the device power source 1B is also a unidirectional diode 4.
It is supplied to the memory power supply line VDD via the power supply line VDD.

ここで、メモリ1以外のIC回路5には装置電源十Bの
みが供給されているが、これらメモリ用IC回路1及び
他のIC回路5の動作に必要な電圧は+5■であって、
メモリ回路1へは逆流防止のためのダイオード4を介し
て電源十Bを供給しなければならない関係上、そのダイ
オードの順方向電圧VB(0,5〜0、7 V )だけ
高い電圧を電源電圧十Bに設定している。
Here, only the device power supply 1B is supplied to the IC circuits 5 other than the memory 1, but the voltage required for the operation of these memory IC circuits 1 and other IC circuits 5 is +5■,
Since the memory circuit 1 must be supplied with a power supply voltage of 10B through the diode 4 for backflow prevention, the power supply voltage is set to a voltage higher than the forward voltage VB (0.5 to 0.7V) of the diode. It is set to 10B.

従って、IC回路5へも+5■を供給すべく、同様にダ
イオード6を用いてその電圧降下(0,5〜0.7 V
)を行わせている。
Therefore, in order to supply +5■ to the IC circuit 5, a diode 6 is similarly used to reduce the voltage drop (0.5 to 0.7 V).
).

かかる構成においては、装置電源十Bとしては1電源の
みで良いが、ダイオード4及び6の電圧降下がそれを流
れる電流により変動するためにメモリやIC回路5の回
路電流の変動により、それらに印加される電圧が変動す
る欠点がある。
In such a configuration, only one power source is required as the device power source 10B, but since the voltage drop across the diodes 4 and 6 varies depending on the current flowing through them, the voltage applied to the memory and IC circuit 5 may vary due to variations in the circuit current of the memory and IC circuit 5. The disadvantage is that the applied voltage fluctuates.

かかる欠点を除くために、第2図に示すように、装置電
源を2電源力式としてその一つをIC回路2へ単独に供
給する構成があるが、装置が大型化しかつコストアップ
の要因となる欠点がある。
In order to eliminate this drawback, as shown in Fig. 2, there is a configuration in which the device is powered by two power sources, one of which is supplied independently to the IC circuit 2, but this increases the size of the device and increases costs. There is a drawback.

本考案の目的は電圧変動もなくまた回路構成も極めて簡
単な揮発性メモリの電源供給回路を提供することである
An object of the present invention is to provide a power supply circuit for a volatile memory that has no voltage fluctuation and has an extremely simple circuit configuration.

以下本考案につき図面を用いて説明する。The present invention will be explained below with reference to the drawings.

第3図は本考案の実施例回路図であり、バックアップ甲
バッテリ2の電圧(2〜3V)は逆流防止用の一方向性
ダイオード素子3を介して揮発性メモリ用IC回路1の
電源ラインVDDに印加され、情報記憶保持をなすこと
は第1,2図の場合と同様である。
FIG. 3 is a circuit diagram of an embodiment of the present invention, in which the voltage (2 to 3 V) of the backup battery 2 is connected to the power supply line VDD of the volatile memory IC circuit 1 through a unidirectional diode element 3 for preventing backflow. The same way as in the case of FIGS. 1 and 2 is applied to store and hold information.

そして他のIC回路5へは装置電源十Bが直接印加され
ており、またメモリ1へはスイッチング用のPNP I
−ランジスタロを介して電源が印加される。
The device power supply 1B is directly applied to the other IC circuit 5, and the PNP I for switching is applied to the memory 1.
- Power is applied via the transistor.

すなわち、トランジスタ6のエミッタへ電源子Bが供給
されそのコレクク出力がメモリ1の電源ラインVDDへ
印加されており、その制御(ベース)電極にはベースバ
イアス電圧を発生するバイアス回路部10が設けられて
いる。
That is, a power supply element B is supplied to the emitter of the transistor 6, and its collector output is applied to the power supply line VDD of the memory 1, and a bias circuit section 10 that generates a base bias voltage is provided at its control (base) electrode. ing.

このバイアス回路10は図示の如く、エミッタ接地のN
PNトランジスタと抵抗R1〜R3より成っている。
As shown in the figure, this bias circuit 10 has a common emitter N
It consists of a PN transistor and resistors R1 to R3.

また一方向性ダイオード8がバッテリ2の電圧をPNP
I−ランジスタロのベースへ印加している。
Also, the unidirectional diode 8 changes the voltage of the battery 2 to PNP.
It is applied to the base of the I-range star.

かかる構成において、装置電源がオンのときは電源電圧
子Bがトランジスタ6のエミッタに供給されており、ま
たバイアス回路10のトランジスタ7がオンであるから
トランジスタ6のベースは抵抗R1を介して接地される
ことになる。
In this configuration, when the device power is on, the power supply voltage terminal B is supplied to the emitter of the transistor 6, and since the transistor 7 of the bias circuit 10 is on, the base of the transistor 6 is grounded through the resistor R1. That will happen.

従って、スイッチングトランジスタ6は飽和若しくはそ
れに近い動作状態でオンとなって極めて低インピーダン
スで電源子Bをメモリ1へ供給しうろことになる。
Therefore, the switching transistor 6 will be turned on at or near saturation to supply the power source B to the memory 1 with extremely low impedance.

このときトランジスタ6の電圧降下は0.2〜0.3V
であるから、スイッチング素子6による電圧降下は極め
て低くなり電源電圧に対して無視しうる。
At this time, the voltage drop across transistor 6 is 0.2 to 0.3V.
Therefore, the voltage drop caused by the switching element 6 is extremely low and can be ignored with respect to the power supply voltage.

電源子Bがオフのときはトランジスタ6及び7共にオフ
となるから、バックアップ用バッテリ2から低電圧がダ
イオード3を介してメモリ1へ供給されて情報維持がな
される。
When power supply B is off, both transistors 6 and 7 are off, so a low voltage is supplied from backup battery 2 to memory 1 via diode 3 to maintain information.

このとき、ダイオード8を介してスイッチングトランジ
スタ6のベースヘバツテリ2から電圧が供給されてトラ
ンジスタ6を完全に逆バイアスとして、そのトランジス
タのコレクタからエミッタへ流れる逆電流を阻止するこ
とができる。
At this time, a voltage is supplied from the battery 2 to the base of the switching transistor 6 via the diode 8, so that the transistor 6 is completely reverse biased, and a reverse current flowing from the collector to the emitter of the transistor can be blocked.

ここでメモリ1としてCMO8回路を用いれば数μAの
電流が情報維持に必要となるものであるからバックアッ
プ用として小型の乾電池を用いることができる。
If a CMO8 circuit is used as the memory 1, a current of several μA is required to maintain information, so a small dry battery can be used for backup.

更に、バッテリ2としては、短時間の記憶保持の場合に
はコンデンサ等の蓄電素子を田いることも可能であって
、要はバックアップ田として蓄電手段を甲いるものであ
る。
Furthermore, the battery 2 can be equipped with a power storage element such as a capacitor for short-term memory retention, and the point is to use a power storage means as a backup field.

またメモリ回路としてもCMO8に限らず種々のタイプ
の揮発性メモリを用いることができる。
Furthermore, the memory circuit is not limited to CMO8, and various types of volatile memory can be used.

以上の如く、本考案によれば、電源電圧子Bの有効利用
が図れると共に単一電源でかつその変動もなく安定した
回路動作が期待できる。
As described above, according to the present invention, it is possible to effectively utilize the power supply voltage element B, and stable circuit operation can be expected with a single power supply and no fluctuation thereof.

更にはスイッチング素子6による逆流出電流も完全に阻
止することが可能であり、よってバックアップ用電源の
電流損失が抑圧できる。
Furthermore, it is possible to completely block the reverse outflow current caused by the switching element 6, and thus the current loss of the backup power source can be suppressed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来のメモリ用電源供給回路の例を
示す図、第3図は本考案の実施例回路図である。 主要部分の符号の説明、1・・・・・・揮発性メモリ、
2・・・・・・バッテリ、3,8・・・・・・ダイオー
ド、6・・・・・・スイッチングトランジスタ、10・
・・・・・バイアス回路。
1 and 2 are diagrams showing an example of a conventional memory power supply circuit, and FIG. 3 is a circuit diagram of an embodiment of the present invention. Explanation of symbols of main parts, 1... Volatile memory,
2... Battery, 3, 8... Diode, 6... Switching transistor, 10...
...Bias circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 揮発性メモリへの電源供給回路であって、オン、オフ可
能な電源と、前記電源を前記メモリの電源ラインへ供給
するトランジスタと、前記電源のオン時に前記トランジ
スタが飽和若しくはそれに近い動作状態で動作するに十
分な電圧をその制御電極に印加するバイアス手段と、前
記電源電圧よりも低い電圧を発生する蓄電手段と、前記
蓄電手段の電圧を前記メモリの電源ラインへ供給する第
1の一方向性素子と、前記蓄電手段の電圧を前記トラン
ジスタの制御電極へ供給する第2の一方向性素子とを含
むことを特徴とする揮発性メモリの電源供給回路。
A power supply circuit for a volatile memory, comprising: a power supply that can be turned on and off; a transistor that supplies the power to a power supply line of the memory; and when the power supply is turned on, the transistor operates at or near saturation. bias means for applying a sufficient voltage to the control electrode thereof; a power storage means for generating a voltage lower than the power supply voltage; and a first unidirectionality for supplying the voltage of the power storage means to the power supply line of the memory. A power supply circuit for a volatile memory, comprising: a second unidirectional element that supplies the voltage of the power storage means to a control electrode of the transistor.
JP14600778U 1978-10-24 1978-10-24 Volatile memory power supply circuit Expired JPS5933059Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14600778U JPS5933059Y2 (en) 1978-10-24 1978-10-24 Volatile memory power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14600778U JPS5933059Y2 (en) 1978-10-24 1978-10-24 Volatile memory power supply circuit

Publications (2)

Publication Number Publication Date
JPS5561900U JPS5561900U (en) 1980-04-26
JPS5933059Y2 true JPS5933059Y2 (en) 1984-09-14

Family

ID=29126091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14600778U Expired JPS5933059Y2 (en) 1978-10-24 1978-10-24 Volatile memory power supply circuit

Country Status (1)

Country Link
JP (1) JPS5933059Y2 (en)

Also Published As

Publication number Publication date
JPS5561900U (en) 1980-04-26

Similar Documents

Publication Publication Date Title
JPH03214212A (en) Voltage dropping circuit for semiconductor device
JPS5933059Y2 (en) Volatile memory power supply circuit
JPH029394Y2 (en)
JPS6353566B2 (en)
JPH1069792A (en) Hybrid integrated circuit device
JPH0413692Y2 (en)
JPS59127540A (en) Backup power source circuit
JPS61254034A (en) Power source unit for memory
JPS5936766B2 (en) Memory power supply switching circuit
JPH0726734Y2 (en) Thermal runaway protection circuit
JPH0252883B2 (en)
JPS58169605A (en) Dc voltage stabilizing circuit
JP2625892B2 (en) Malfunction prevention circuit at power-on
JP2829773B2 (en) Comparator circuit
JPH0631724Y2 (en) Power integrated circuit
JPH0150925B2 (en)
JPH0635666Y2 (en) Power supply circuit
JP2575092B2 (en) Power supply stabilization circuit
JPH0158757B2 (en)
JPH027117A (en) Reference voltage generating circuit
JPH01113815A (en) Memory back-up device
JPH0229782Y2 (en)
JPS63263509A (en) Reference voltage generating circuit
JPH0644205B2 (en) Constant voltage power supply circuit
KR940001168A (en) SRAM Back-Up Circuit Using Transistors