JPH064338A - スキャンパス制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプロセッサなどのデータ処理装置に
おいて、内部状態の読みだし及び書き出しを外部端子の
増加を伴わずに行なう。 【構成】 マスタ・スレーブよりなる複数のラッチを直
列に接続したラッチ列と、命令で読みだし及び書き込み
可能なシフト機能を持つ１つまたは複数のレジスタと、
前記レジスタを操作する命令を検出し、テスト指示信号
を発生するテストモード判定手段と、シフトクロック生
成信号を入力すると前記ラッチ列及び前記レジスタ値を
歩進させるシフトクロックを規定ビット数分生成した後
シフト完了信号を出力するシフトクロック生成手段と、
前記テスト指示信号を入力すると前記シフトクロック生
成信号を出力すると同時に前記シフト完了信号を入力す
るまでメインクロック停止信号を出力し続けるクロック
制御手段と、前記メインクロック停止信号を入力する間
メインクロックを停止するメインクロック生成手段とを
備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサな
どのデータ処理装置の実チップの不良解析に有用なスキ
ャンパス制御装置の改善に関するものである。

【０００２】

【従来の技術】図１２は特開昭６３−２６５３４１号公
報記載の従来のスキャンパスを用いた内部解析方法の一
構成図であり、スキャンパスを持ったデータ処理装置１
７１と、前記データ処理装置１７１からのデータを解析
するための外部解析装置１７２から構成されている。デ
ータ処理装置１７１は内部にラッチ列を持ち、外部解析
装置１７２へ内部のラッチ列データを出力するためのス
キャンアウトデータ出力端子１７３を備えている。更に
データ処理装置１７１は外部解析装置１７２からの入力
端子として、スキャンモードであることを指示するため
のスキャンモード端子１７４、スキャンパスへデータを
入力するためのスキャンインデータ入力端子１７５及び
シフトクロック入力端子１７６を備えている。

【０００３】実際にスキャンアウト機能を用いて内部状
態を検査する場合には、まず外部解析装置１７２はスキ
ャンモード端子１７４によってデータ処理装置１７１に
スキャンパスを使用することを通知し、次に目的の内部
状態を保持しているラッチのスキャンアウトデータ出力
端子１７３からの位置を調べ、前記ラッチのデータがス
キャンアウトデータ出力端子１７３に出力されるまでシ
フトクロック入力端子１７６にシフトクロックを与える
ことによってスキャンアウトデータ出力端子１７３に目
的のラッチのデータを得るという過程を経る。ただしス
キャンアウト機能によってデータ処理装置の内部状態を
検査後にデータ処理装置の実行を再開するためにはスキ
ャンアウトデータ出力端子１７３の出力をスキャンイン
データ入力端子１７５につないだ状態で同様の操作を
し、目的のデータを得た後、それぞれのデータが本来の
ラッチに再び格納されるまでシフトクロックを与え、最
後にスキャンモード端子１７４によってスキャンパスの
使用終了をデータ処理装置１７１に通知するという過程
を経なければならない。

【０００４】逆にスキャンイン機能を用いて内部状態の
設定を行なう場合には、まずスキャンアウトデータ出力
端子１７３の出力をスキャンインデータ入力端子１７５
につないだ状態でスキャンモード端子１７４によってデ
ータ処理装置１７１にスキャンパスを使用することを通
知し、次に内部状態を保持している目的のラッチのスキ
ャンアウトデータ出力端子１７３からの位置を調べ、前
記ラッチのデータがスキャンアウトデータ出力端子１７
３に出力するまでシフトクロック入力端子１７６にシフ
トクロックを与え、スキャンインデータ入力端子１７５
に目的のラッチへ設定すべき値を設定した後、それぞれ
のデータが本来のラッチに再び格納されるまでシフトク
ロックを与え、最後にスキャンモード端子１７４によっ
てスキャンパスの使用終了を通知するという過程を経
る。

【０００５】他、特開昭５９−１９４２５０号公報、特
開平１−２８７７５１号公報においても同様に従来のス
キャンパス制御回路はスキャンパスに伴う外部端子の増
加が必須であり、また、データ処理装置専用の外部解析
装置を必要とするものであった。

【０００６】

【発明が解決しようとする課題】このように従来のスキ
ャンパスによる解析方法は実チップの内部解析に有用な
方法ではあるが、 （１）解析手段がデータ処理装置内部のスキャンパス回
路と外部解析装置の２つ以上の装置から構成されるた
め、データ処理装置の特定の内部状態時のスキャンを行
なう場合同期が取りにくく、テスト対象のデータ処理装
置専用の外部解析装置を必要とするので解析が大がかり
なものとなる。

【０００７】（２）スキャンパス専用の外部端子をスキ
ャンイン端子、スキャンアウト端子、スキャンクロック
端子、スキャンモード端子等少なくとも４端子を必要と
するため特に８，１６ビットマイクロコンピュータ等の
小型データ処理装置の場合においてはスキャンパス実現
によって外部端子が増加する。 等の問題があった。

【０００８】

【課題を解決するための手段】本発明におけるスキャン
パス制御回路は前記問題を解決するためにマスタ・スレ
ーブよりなる複数のラッチを直列に接続したラッチ列
と、命令で読みだし及び書き込み可能なシフト機能を持
つ１つまたは複数のレジスタと、前記レジスタを操作す
る命令を検出し、テスト指示信号を発生するテストモー
ド判定手段と、シフトクロック生成信号を入力すると前
記ラッチ列及び前記レジスタ値を歩進させるシフトクロ
ックを規定ビット数分生成した後シフト完了信号を出力
するシフトクロック生成手段と、前記テスト指示信号を
入力すると前記シフトクロック生成信号を出力すると同
時に前記シフト完了信号を入力するまでメインクロック
停止信号を出力し続けるクロック制御手段と、前記メイ
ンクロック停止信号を入力する間メインクロックを停止
するメインクロック生成手段とを備え、命令によりレジ
スタを介して内部状態の読みだし及び書き込みを可能に
したものである。

【０００９】

【作用】本発明においては、内部状態をシフトクロック
によってレジスタに格納、あるいはレジスタに設定され
た値をシフトクロックによって内部状態に設定すること
により、内部状態の読みだし及び書き出しを、外部端子
の増加を伴わずに行なうことができる。

【００１０】

【実施例】

（１）図１はスキャンパス制御装置の一実施例を示すブ
ロック図である。同図において、１０１は内部状態を保
持するラッチを直列に接続したラッチ列、１０２はラッ
チ列１０１に接続され、命令で操作可能なシフト機能を
持ったレジスタ、１０３は一組の前記ラッチ列及び前記
レジスタを備えたスキャンパスユニットであり、目的の
スキャンパスユニットにシフトクロックを規定クロック
分供給することによってラッチ列１０１の値がレジスタ
１０２に格納される。テストモード判定手段１０４はデ
ータ処理実行部１０５内のレジスタ番号信号１０６を常
に監視しており、データ処理実行部１０５内で前記レジ
スタ１０２の読み込み及び書き込み命令を実行する時テ
ストモードであることを検出し、直前の命令の終了後テ
ストモード指示信号１０７をクロック制御手段１０８に
出力する。クロック制御手段１０８は前記テスト指示信
号を入力すると、シフトクロック生成手段１０９にシフ
トクロック生成信号１１０を出力すると同時にシフトク
ロック生成手段１０９がシフト完了信号１１１を返すま
でメインクロック生成手段１１２にメインクロック停止
信号１１３を出力し、メインクロックを停止することに
よりデータ処理実行部１０５を停止させる。シフトクロ
ック生成手段１０９はシフトクロック生成信号１１０を
入力すると、シフトクロック１１５をスキャンパスユニ
ット１０３に規定クロック分出力し、ラッチ列１０１の
値をレジスタ１０２に格納した後クロック制御手段１０
８にシフト完了信号１１１を出力する。

【００１１】上記構成において、このスキャンパス制御
装置のスキャンパス動作を図２のタイミングチャートを
用いて説明する。

【００１２】同図において、Ｔ１０〜Ｔ２３及びＳ０〜
Ｓ７は時刻、Ｉ１及びＩ２は実行命令、Ａ〜Ｈは信号変
化のタイミングを示す。データ処理実行部が命令列を実
行中テストモード判定手段は前記レジスタの操作命令
（命令Ｉ２）を検出すると（時刻Ｔ１２）現在実行中の
命令（命令Ｉ１）の最終サイクル（時刻Ｔ１３）よりク
ロック制御手段にテスト指示信号を出力する（タイミン
グＡ）。クロック制御手段は前記テスト指示信号を入力
すると（時刻Ｔ１３）シフトクロック生成手段及びメイ
ンクロック生成手段にそれぞれシフトクロック生成信号
及びメインクロック停止信号を出力する（タイミングＢ
及びＣ）。シフトクロック生成手段は前記シフトクロッ
ク生成信号を入力すると（時刻Ｔ１３後半）スキャンパ
スユニットにシフトクロックを規定クロック数分出力す
る（タイミングＤ）。スキャンパスユニットは前記シフ
トクロックを入力すると（時刻Ｓ０〜Ｓ７）スキャンパ
スユニット内にあるラッチ列及びレジスタが持つシフト
機能を用いてラッチ列の値をレジスタに格納する。前記
シフトクロック生成手段は規定クロック数分のシフトク
ロック出力が終了すると（時刻Ｓ７）クロック制御手段
にシフトクロック完了信号を出力し、シフトクロック生
成終了を通知する（タイミングＥ）。前記クロック制御
手段はシフトクロック完了信号を入力すると（時刻Ｓ
７）スキャンパス動作の終了を認識し、シフトクロック
生成手段及びメインクロック生成手段へ出力していたシ
フトクロック生成信号及びメインクロック停止信号を解
除する（タイミングＦ及びＧ）。メインクロック生成手
段は前記メインクロック停止信号によって時刻Ｓ０〜Ｓ
７まで停止するが前記ラッチ列からレジスタへの格納の
終了後再起動し（タイミングＨ）前記レジスタ操作命令
（命令Ｉ２）が実行される（時刻Ｔ２０〜Ｔ２３）。

【００１３】次に、このスキャンパスによる実チップ解
析の実施例を説明する。図３（ａ）は実チップ解析手順
の概念図、図３（ｂ）はその具体例、図３（Ｃ）はフロ
ーチャートであり、解析手順は図３（ａ）のように解析
対象命令を実行するための環境を設定するための解析環
境設定命令列、解析対象命令、解析対象命令実行後の内
部状態をラッチ列より取り込みレジスタに格納するため
のスキャンパス動作をする命令、格納した内部状態を解
析するための格納結果解析命令列の４手順から構成され
る。

【００１４】図３（ｂ）において、ＧＲ１，ＧＲ２，Ｇ
Ｒ３は汎用レジスタ、

【００１５】

【外１】

【００１６】はシフト機能を持つ命令で操作可能なレジ
スタ、ｍｏｖ ＃Ａ，Ｂは即値Ａの値をレジスタＢに格
納する命令、ｃｍｐ Ａ，＃ＢはレジスタＡの値と即値
Ｂの値を比較する命令、ｂｅｑ ＬＡＢＥＬは比較の結
果が等しかった場合ＬＡＢＥＬで示されるアドレスへ分
岐制御する命令、ａｄｄ Ａ，ＢはレジスタＡの値にレ
ジスタＢの値を加える命令である。図３（ｃ）のフロー
チャートにも示すように解析は解析環境設定命令列にお
いてｍｏｖ ＃１，ＧＲ１等の命令によって動作解析命
令のためのレジスタの初期化を行ない、解析対象命令で
あるａｄｄ ＧＲ１，ＧＲ２を実行し、解析対象命令実
行後、ｍｏｖ

【００１７】

【外２】

【００１８】ＧＲ３を実行することによってスキャンパ
スが駆動し解析対象命令実行後の内部状態をレジスタに
取り込み、その後、格納結果解析命令列ではｃｍｐ Ｇ
Ｒ３，＃１等の命令列によって内部状態の解析を行なう
という手順を経る。

【００１９】（２）図４は本発明の実施例であるスキャ
ンパス制御装置を示すブロック図であり、同図はスキャ
ンパス制御装置の実施例の構成図におけるテストモード
判定手段にかえて、命令で認定可能な命令カウンタ６０
１及びサイクルカウンタ６０３を備えたものである。命
令カウンタ６０１はその設定値が０でないときデータ処
理実行部が出力する命令開始信号６０２の入力毎に内容
を減じ、その内容が０になるとカウントを停止すると同
時にサイクルカウンタ６０３に命令カウンタ停止信号６
０４を出力し、サイクルカウンタ６０３はその設定値が
０でないとき前記命令カウンタ停止信号６０４を入力す
るとメインクロック生成手段１１２が出力するメインク
ロック１１４の入力毎に内容を減じ、その内容が０にな
るとクロック制御手段１０８にテスト指示信号１０７を
出力するものである。その他の構成要素及び動作は第１
の実施例と同じであるので説明を省略する。

【００２０】次に、このスキャンパスによる実チップ解
析の実施例を説明する。図５（ａ）は実チップ解析手順
の概念図、図５（ｂ）はフローチャートであり、解析手
順は図５（ａ）のように解析対象命令を実行するための
環境を設定するための解析環境設定命令列、解析対象命
令、ラッチ列より取り込みレジスタに格納した内部状態
を解析するための格納結果解析命令列の３手順から構成
されている。図５（ｂ）に示すように解析環境設定命令
列によって動作解析命令のためのレジスタの初期化及
び、解析対象命令実行中の解析対象時刻にスキャンイン
動作をするための命令カウンタ及びサイクルカウンタの
設定を行なうことによって解析対象命令実行中の設定時
刻にテスト指示信号が発生し、スキャンパスが駆動され
内部状態をレジスタに格納した後、中断した解析対象命
令の続きを実行する。解析対象命令実行後、内部状態を
格納したレジスタを参照することによって格納結果解析
命令列によって指定した時刻の内部状態の解析を行なう
という手順を経る。

【００２１】（３）同様に図４はスキャンパス制御装置
の実施例の構成図に初期化手段６０５を加えたものであ
り、初期化手段６０５はシフトクロック完了信号を入力
すると通常の初期化時の命令実行開始アドレスと異なる
命令実行開始アドレスを生成すると同時に前記内部状態
を格納したレジスタ以外の内部状態を初期化し、データ
処理実行部１０５は前記命令実行開始アドレスから始ま
る命令列に分岐制御する働きをする。

【００２２】次に、このスキャンパスによる実チップ解
析の実施例を説明する。図６（ａ）は実チップ解析手順
の概念図、図６（ｂ）はフローチャートであり、解析手
順は図６（ａ）のように解析対象命令を実行するための
環境を設定するための解析環境設定命令列、解析対象命
令、初期化後の分岐先に置かれた格納結果解析命令列の
３手順から構成されている。図６（ｂ）に示すように解
析は解析環境設定命令列によって動作解析命令のための
レジスタの初期化及び解析対象命令実行中の解析対象時
刻にスキャン動作をするための命令カウンタ及びサイク
ルカウンタの設定を行なうことによって、解析対象命令
実行中の設定時刻にテスト指示信号が発生し、スキャン
パスが駆動され内部状態をレジスタに格納すると同時に
前記初期化手段によって内部状態を保持したレジスタを
除く内部状態の初期化の後初期化分岐先の命令列に分岐
し、分岐先の格納結果解析命令列によって指定した時刻
の内部状態の解析を行なうという手順を経る。また、こ
のスキャンパス制御装置の応用例として図６（ｃ）に示
すように、一回目のスキャンパス駆動時１では解析対象
命令の開始時の内部状態を格納し、その後、格納結果解
析命令列２において格納結果の解析と同時に解析対象命
令の１サイクル目の内部状態を格納するように命令カウ
ンタ及びサイクルカウンタを設定した後解析対象命令列
を再実行することによって次回のスキャンパス駆動時３
では解析対象命令の１サイクル目の内部状態を得るとい
うように命令カウンタ及びサイクルカウンタを現在格納
したサイクルの次のサイクルの内部状態を格納するよう
に設定する手順を踏むことによって、解析対象命令の全
てのサイクルにおける内部状態を一連の解析で知ること
ができる。

【００２３】なお、以上各請求項におけるスキャンパス
制御装置の実施例を説明したが、全ての実施例におい
て、シフト機能を持ったレジスタ

【００２４】

【外３】

【００２５】はスキャンパス動作専用のレジスタとして
ではなく従来からある普通のレジスタにシフト機能のハ
ードウェアを追加し、

【００２６】

【外４】

【００２７】の２通りのアクセス方法を与え、図７
（ａ）に示すように、

【００２８】

【外５】

【００２９】としてアクセスした時は普通のレジスタと
して機能し通常動作のｍｏｖ命令が実行され、図７
（ｂ）に示すように、

【００３０】

【外６】

【００３１】としてアクセスした時にはテストモードと
なりシフト機能が働きラッチ列の値を格納した後普通の
レジスタとして通常動作のｍｏｖ命令が実行されるよう
設計することにより少しのハードウェアの追加によって
スキャンパス機能を達成することもできる。

【００３２】また、説明の簡略化のためこの実施例にお
いては１命令当たりのサイクル数を４サイクル固定とし
たが１命令当たりのサイクル数は特に限定しないし、不
定でも構わない。

【００３３】また、上述した例では説明の簡略のために
レジスタ幅を８ビットとしたが実際は１６ビットでも３
２ビットでも構わず、レジスタ幅は特に限定しない。

【００３４】また、上述した例では同一のラッチ列とシ
フトレジスタの接続をもったスキャンパスユニットを用
いたが、ラッチ列とシフトレジスタの接続関係は特に限
定せず、 （Ａ）図８のようにラッチ列のシフト時の入力をラッチ
列自身からの出力とラッチ列からの出力を入力とするレ
ジスタからの出力のどちらか一方をセレクタで選択可能
にし、セレクタの選択端子にレジスタの読み込みまたは
書き込み信号を入力することにより内部状態の参照及び
設定を可能にしたスキャンパスユニットを用いること。

【００３５】（Ｂ）図９のように単にラッチ列とレジス
タとを環状に接続し、簡単なハードウェアで内部状態の
参照及び設定を可能にしたスキャンパスユニットを用い
ること。

【００３６】（Ｃ）図１０に示すようにラッチ列からレ
ジスタへの格納のみしか必要でなくなるためラッチ列と
レジスタを直線上に設置するだけのハードウェアの簡略
化を図ったスキャンパスユニットを用いること。

【００３７】（Ｄ）さらには、ラッチ列とレジスタは１
対１である必要はなく、図１１に示すようにラッチ列群
中セレクト信号によってセレクタで選択したラッチ列の
値をセレクタに接続したレジスタに入力する構成とし、
命令により異なるレジスタ番号を選択することによって
セレクト信号を生成し、ラッチ列郡中の一つのラッチ列
を選択し、その値をレジスタに格納することによって複
数のラッチ列を一つのレジスタのみで参照するようなハ
ードウェアの簡略化を図ったスキャンパスユニットを用
いること。 等も可能である。

【００３８】

【発明の効果】以上説明したように、請求項１記載のス
キャンパス制御装置においては、スキャンパス命令で操
作可能なレジスタに接続し、命令で内部状態を解析する
ことによって、データ処理装置に外部解析回路のような
特別な装置を用いずに、またハードウェアの増加を抑え
て命令単位の任意のタイミングでの内部状態の解析を可
能とする。さらにデータ処理装置単体で命令のみによる
内部状態の参照、設定を行なうことにより、自己テスト
が可能となり、入出力ピンが減少する。等の効果を得る
ことができる。

【００３９】また、請求項２記載のスキャンパス制御装
置においては、内部状態をレジスタへ取り込むタイミン
グをサイクル単位で指定可能にすることによって、請求
項１記載のスキャンパス制御装置による効果に加えてサ
イクル単位の任意のタイミングで内部状態の解析できる
ため、パイプラインの制御を行なうような複雑な処理装
置でも解析が可能になる。という効果が得られる。

【００４０】さらに、請求項３記載のスキャンパス制御
装置においては、内部状態のレジスタへの取り込み後に
レジスタ以外の内部状態の初期化を行ない、別の命令列
に分岐する初期化手段を加えることによって、請求項２
記載のスキャンパス制御装置による効果に加えて、任意
のタイミング以降の命令実行が不可能な場合でも自己テ
ストが可能となり、前述のようにサイクル単位の任意の
時点での内部状態の解析がデータ処理装置単体で可能と
なり、実チップの解析が容易に行なえる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図

【図２】本発明の一実施例におけるタイミングチャート

【図３】本発明の一実施例における解析手順の概念及び
解析手順の具体例と解析手順のフローチャート

【図４】本発明の一実施例の構成を示すブロック図

【図５】本発明の一実施例における解析手順の概念及び
解析手順のフローチャート

【図６】本発明の一実施例における解析手順の概念及び
解析手順のフローチャートと解析手順の応用例のフロー
チャート

【図７】シフト機能を持ったレジスタの一実施例

【図８】ラッチ列及びレジスタから構成されるスキャン
パスユニットの実施例

【図９】ラッチ列及びレジスタから構成されるスキャン
パスユニットの実施例

【図１０】ラッチ列及びレジスタから構成されるスキャ
ンパスユニットの実施例

【図１１】ラッチ列及びレジスタから構成されるスキャ
ンパスユニットの実施例

【図１２】スキャンパス制御装置の従来の構成を示すブ
ロック図

【符号の説明】

１０１ ラッチ列 １０２ レジスタ １０４ テストモード判定手段 １０５ データ処理実行部 １０８ クロック制御部 １０９ シフトクロック生成手段 １１２ メインクロック生成手段 ６０１ 命令カウンタ ６０３ サイクルカウンタ ６０５ 初期化手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】マスタ・スレーブよりなる複数のラッチを
   直列に接続したラッチ列と、命令で読みだし及び書き込
   み可能なシフト機能を持つ１つまたは複数のレジスタ
   と、前記レジスタを操作する命令を検出し、テスト指示
   信号を発生するテストモード判定手段と、シフトクロッ
   ク生成信号を入力すると前記ラッチ列及び前記レジスタ
   値を歩進させるシフトクロックを規定ビット数分生成し
   た後シフト完了信号を出力するシフトクロック生成手段
   と、前記テスト指示信号を入力すると前記シフトクロッ
   ク生成信号を出力すると同時に前記シフト完了信号を入
   力するまでメインクロック停止信号を出力し続けるクロ
   ック制御手段と、前記メインクロック停止信号を入力す
   る間メインクロックを停止するメインクロック生成手段
   とを備え、環状に接続した前記ラッチ列を前記レジスタ
   に接続し前記ラッチ列の内容を前記レジスタに格納ある
   いは前記レジスタの内容を前記ラッチ列に格納すること
   を特徴とするスキャンパス制御装置。
2. 【請求項２】マスタ・スレーブよりなる複数のラッチを
   直列に接続したラッチ列と、命令で読みだし及び書き込
   み可能なシフト機能を持つ１つまたは複数のレジスタ
   と、命令の開始毎に内容を更新し、規定値に達した時に
   更新を停止する命令カウンタと、前記命令カウンタの更
   新停止後メインクロック毎に内容を更新し規定値に達し
   た時に更新を停止すると同時にテスト指示信号を出力す
   るサイクルカウンタとシフトクロック生成信号を入力す
   ると前記ラッチ列及び前記レジスタ値を歩進させるシフ
   トクロックを規定ビット数分生成した後シフト完了信号
   を出力するシフトクロック生成手段と、前記テスト指示
   信号を入力すると前記シフトクロック生成信号を出力す
   ると同時に前記シフト完了信号を入力するまでメインク
   ロック停止信号を出力し続けるクロック制御手段と、前
   記メインクロック停止信号を入力する間メインクロック
   を停止するメインクロック生成手段とを備えたことを特
   徴とするスキャンパス制御装置。
3. 【請求項３】マスタ・スレーブよりなる複数のラッチを
   直列に接続したラッチ列と、命令で読みだし及び書き込
   み可能なシフト機能を持つ１つまたは複数のレジスタ
   と、命令の開始毎に内容を更新し、規定値に達した時に
   更新を停止する命令カウンタと、前記命令カウンタの更
   新停止後メインクロック毎に内容を更新し規定値に達し
   た時に更新を停止すると同時にテスト指示信号を出力す
   るサイクルカウンタとシフトクロック生成信号を入力す
   ると前記ラッチ列及び前記レジスタ値を歩進させるシフ
   トクロックを規定ビット数分生成した後シフト完了信号
   を出力するシフトクロック生成手段と、前記テスト指示
   信号を入力すると前記シフトクロック生成信号を出力す
   ると同時に前記シフト完了信号を入力するまでメインク
   ロック停止信号を出力し続けるクロック制御手段と、前
   記メインクロック停止信号を入力する間メインクロック
   を停止するメインクロック生成手段とを備えスキャン動
   作終了後、通常と異なる命令実行開始アドレスを生成す
   ると同時に内部状態を初期化し前記命令実行開始アドレ
   スから始まる命令列に分岐制御する初期化手段を備えた
   ことを特徴とするスキャンパス制御装置。