JPH0642784B2 - 直流―交流変換器用制御回路 - Google Patents
直流―交流変換器用制御回路Info
- Publication number
- JPH0642784B2 JPH0642784B2 JP57157438A JP15743882A JPH0642784B2 JP H0642784 B2 JPH0642784 B2 JP H0642784B2 JP 57157438 A JP57157438 A JP 57157438A JP 15743882 A JP15743882 A JP 15743882A JP H0642784 B2 JPH0642784 B2 JP H0642784B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- converter
- circuit
- input terminal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5383—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement
- H02M7/53832—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement in a push-pull arrangement
- H02M7/53835—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement in a push-pull arrangement of the parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 本発明は直流−交流変換器の２個の半導体スイッチを制
御するための制御回路であつて、これらの２個の半導体
スイッチがプツシユプルに制御され且つ各々が主電流通
路と制御入力端子とを具え、これらの主電流通路が制御
回路からの制御信号が関連する半導体スイッチの制御入
力端子に現われる時交互に導通し、制御回路が更に制御
信号を所望の値に調整する制御要素を具える直流−交流
変換器用制御回路に関するものである。
御するための制御回路であつて、これらの２個の半導体
スイッチがプツシユプルに制御され且つ各々が主電流通
路と制御入力端子とを具え、これらの主電流通路が制御
回路からの制御信号が関連する半導体スイッチの制御入
力端子に現われる時交互に導通し、制御回路が更に制御
信号を所望の値に調整する制御要素を具える直流−交流
変換器用制御回路に関するものである。
このような変換器は全波整流された交流電圧源から得ら
れる直流電圧又は半直流電圧を一般には周波数レンジが
２０kHzと１００kHzの間の交流電圧（但し、数百Hzのこ
ともある）に変えるのに役立つ。得られる波形は正弦波
又は矩形波で直接負荷に給電するのに使うことができ
る。このような回路はしばしば変圧器と組み合わせて直
流分離又は電圧変換に使用される。直流電源を負荷又は
変圧器につなぐスイツチはブチツジ回路又はプツシユプ
ルにすることができ、後者の場合使用される変圧器は一
次巻線に中心タツプを有するものとし、この中心タツプ
に電源端子の一方を接続する。
れる直流電圧又は半直流電圧を一般には周波数レンジが
２０kHzと１００kHzの間の交流電圧（但し、数百Hzのこ
ともある）に変えるのに役立つ。得られる波形は正弦波
又は矩形波で直接負荷に給電するのに使うことができ
る。このような回路はしばしば変圧器と組み合わせて直
流分離又は電圧変換に使用される。直流電源を負荷又は
変圧器につなぐスイツチはブチツジ回路又はプツシユプ
ルにすることができ、後者の場合使用される変圧器は一
次巻線に中心タツプを有するものとし、この中心タツプ
に電源端子の一方を接続する。
ここに述べたタイプの変換器はドイツ国公開特許願第28
17319号明細書に記載されているが、これは本願と同じ
ように変換器の一部である制御回路に関するものであ
る。
17319号明細書に記載されているが、これは本願と同じ
ように変換器の一部である制御回路に関するものであ
る。
この既知の制御回路はスイツチの制御信号として必要な
電流のために制御回路内で生ずる大きな熱放出の問題に
対する解決を与えてくれる。
電流のために制御回路内で生ずる大きな熱放出の問題に
対する解決を与えてくれる。
本発明の目的はこの問題に対する一層良好な解決策を提
供するにある。
供するにある。
この目的を達成するため本発明によれば冒頭に記載した
制御回路において制御回路が比較回路を具え、その出力
端子が制御要素に接続され、一方の入力端子が基準電圧
源に接続され、他方の入力端子がアナログORゲートの出
力端子に接続され、アナログORゲートの第１の入力端子
が一方の主電流通路に接続され、第２の入力端子が他方
の主電流通路に接続され、前記比較回路が導通している
主電流通路両端間の残留電圧の少なくとも一部を基準電
圧と比較し、ずれがある場合は前記制御素子を制御して
残留電圧を所望値にするように構成したことを特徴とす
る。
制御回路において制御回路が比較回路を具え、その出力
端子が制御要素に接続され、一方の入力端子が基準電圧
源に接続され、他方の入力端子がアナログORゲートの出
力端子に接続され、アナログORゲートの第１の入力端子
が一方の主電流通路に接続され、第２の入力端子が他方
の主電流通路に接続され、前記比較回路が導通している
主電流通路両端間の残留電圧の少なくとも一部を基準電
圧と比較し、ずれがある場合は前記制御素子を制御して
残留電圧を所望値にするように構成したことを特徴とす
る。
このような手段は次のような利点をもたらす。
1)主電流通路内での電圧降下が負荷電流に依存しない一
定値をとる。これは負荷電流が大きな時電圧降下が大き
くなりすぎてスイツチの放熱限界を越える危険を小さく
する。例えばトランジスタの場合であれば、飽和領域を
出たところでベース制御電流が一定のためこうなる。
定値をとる。これは負荷電流が大きな時電圧降下が大き
くなりすぎてスイツチの放熱限界を越える危険を小さく
する。例えばトランジスタの場合であれば、飽和領域を
出たところでベース制御電流が一定のためこうなる。
2)残留電圧（これは半導体スイッチが導通状態にある時
に、この半導体スイッチ間に残存する電圧のことであ
る）が極めて低くなる過飽和状態が生じなくなる。本発
明によらなければ、制御電流が同じように可成り大きな
状態で負荷電流が小さくなる時に過飽和状態が生じるこ
とになる。本発明によれば、負荷状態が変動する時で
も、スイッチング時間を高速に行なえるようにスイッチ
の残留電圧を設定することができるため、変換器を従来
の変換器よりも相当に高い周波数で動作させることがで
きる。
に、この半導体スイッチ間に残存する電圧のことであ
る）が極めて低くなる過飽和状態が生じなくなる。本発
明によらなければ、制御電流が同じように可成り大きな
状態で負荷電流が小さくなる時に過飽和状態が生じるこ
とになる。本発明によれば、負荷状態が変動する時で
も、スイッチング時間を高速に行なえるようにスイッチ
の残留電圧を設定することができるため、変換器を従来
の変換器よりも相当に高い周波数で動作させることがで
きる。
3)制御信号が比較回路によって自動的に最適化される。
従って、従来の変換器と比べるに、本発明に係る変換器
は、例えば半導体スイッチの利得率が、極めて高い（又
は低い）動作温度や、エージング（老化）現象や、高す
ぎたり、又は低すぎたりする電源電圧等により極めて低
くなるような、可成り良くない状態に対処するのに変換
器を大きくしなくても済む。このために変換器は経済的
に駆動することになり、これにより負荷電流が小さい時
の変換器の効率が改善される。この結果、冷却条件が緩
和され、このため変換器の容積が小さくて済む。
従って、従来の変換器と比べるに、本発明に係る変換器
は、例えば半導体スイッチの利得率が、極めて高い（又
は低い）動作温度や、エージング（老化）現象や、高す
ぎたり、又は低すぎたりする電源電圧等により極めて低
くなるような、可成り良くない状態に対処するのに変換
器を大きくしなくても済む。このために変換器は経済的
に駆動することになり、これにより負荷電流が小さい時
の変換器の効率が改善される。この結果、冷却条件が緩
和され、このため変換器の容積が小さくて済む。
直流電源の一方の端子と各主電流通路の一端とが接地さ
れている本発明の好適な一実施例はアナログORゲートが
抵抗を具え、この抵抗の一端が大地に対し直流電流源と
同一の極性を有する電源に接続され、他端がアナログOR
ゲートの出力端子に接続され、この出力端子と各主電流
通路の他端との間に少なくとも１個のダイオードが接続
されていることを特徴とする。
れている本発明の好適な一実施例はアナログORゲートが
抵抗を具え、この抵抗の一端が大地に対し直流電流源と
同一の極性を有する電源に接続され、他端がアナログOR
ゲートの出力端子に接続され、この出力端子と各主電流
通路の他端との間に少なくとも１個のダイオードが接続
されていることを特徴とする。
こうするとアナログORゲートが非常に簡単になる。そし
て低い残留電圧に一定とみなすことができる１個又は複
数個のダイオード順方向電圧が加わり、その温度依存性
が基準電圧源の同じような温度依存性を補償することは
利点である。ORゲートの出力電圧が高くなれば比較回路
で処理するものと簡単となる。
て低い残留電圧に一定とみなすことができる１個又は複
数個のダイオード順方向電圧が加わり、その温度依存性
が基準電圧源の同じような温度依存性を補償することは
利点である。ORゲートの出力電圧が高くなれば比較回路
で処理するものと簡単となる。
本発明の特別な実施例では比較回路が非常に簡単で、即
ちトランジスタである。この場合比較はベース−エミツ
タ接合で行なわれ、ベース−エミツタダイオードが基準
電圧を供給し、コレクタが制御信号を出力する。このよ
うな制御回路は比較回路がトランジスタから成り、その
エミツタが接地され、ベースがアナログORゲートの出力
端子に接続されている分圧器のタツプに接続され、コレ
クタが制御要素に接続されていることを特徴とする。
ちトランジスタである。この場合比較はベース−エミツ
タ接合で行なわれ、ベース−エミツタダイオードが基準
電圧を供給し、コレクタが制御信号を出力する。このよ
うな制御回路は比較回路がトランジスタから成り、その
エミツタが接地され、ベースがアナログORゲートの出力
端子に接続されている分圧器のタツプに接続され、コレ
クタが制御要素に接続されていることを特徴とする。
制御要素がトランジスタを具える電流源回路であつて、
トランジスタのエミツタを抵抗を介して電源に接続し、
ベースを比較回路の出力端子に接続し、コレクタが半導
体スイツチの一方の制御入力端子に接続すると或る種の
変換器では適当な制御が得られる。
トランジスタのエミツタを抵抗を介して電源に接続し、
ベースを比較回路の出力端子に接続し、コレクタが半導
体スイツチの一方の制御入力端子に接続すると或る種の
変換器では適当な制御が得られる。
ドイツ国公開特許願第2852943号の第３図と第５図にも
スイツチを制御する制御要素が半導体スイツチ両端間の
残留電圧の影響を受ける回路を示していることに注意さ
れたい。しかし、設定と回路配置は異なつており、第２
図及び第６図並びに表で追求している目的も全く異なつ
ている。また、ここにはアナログORゲートが欠けてお
り、この回路は直流−交流変換器には使えない。同じこ
とは主電流通路内の過大な制御電流が減衰させられ、全
回路配置が「最悪の場合」の状態に合わされている米国
特許願第4109166号にもあてはまる。
スイツチを制御する制御要素が半導体スイツチ両端間の
残留電圧の影響を受ける回路を示していることに注意さ
れたい。しかし、設定と回路配置は異なつており、第２
図及び第６図並びに表で追求している目的も全く異なつ
ている。また、ここにはアナログORゲートが欠けてお
り、この回路は直流−交流変換器には使えない。同じこ
とは主電流通路内の過大な制御電流が減衰させられ、全
回路配置が「最悪の場合」の状態に合わされている米国
特許願第4109166号にもあてはまる。
図面につき本発明を詳細に説明する。
第１図に示す変換器は端子１と２の間に接続された電源
から送られてくる直流電圧を交流電圧に交換するもの
で、この交流電圧は一次巻線６及び７と二次巻線５とを
有する変圧器４を介して負荷３の両端に得られる。端子
２は共通点８に接続する。一次巻線６と７はトランジス
タのような半導体スイツチ９及び１０により交互に端子
１に接続され、主電流通路が交互に端子１と一次巻線６
との間及び端子１と一次巻線７との間に形成される。２
個の半導体スイツチをオンオフさせる制御信号は同時に
制御要素１１から供給される。この制御要素１１は発振
器１２により制御され、従つて半導体スイツチ９の制御
入力端子１３と半導体スイツチ１０の制御入力端子１４
は交互に制御信号を受け取る。
から送られてくる直流電圧を交流電圧に交換するもの
で、この交流電圧は一次巻線６及び７と二次巻線５とを
有する変圧器４を介して負荷３の両端に得られる。端子
２は共通点８に接続する。一次巻線６と７はトランジス
タのような半導体スイツチ９及び１０により交互に端子
１に接続され、主電流通路が交互に端子１と一次巻線６
との間及び端子１と一次巻線７との間に形成される。２
個の半導体スイツチをオンオフさせる制御信号は同時に
制御要素１１から供給される。この制御要素１１は発振
器１２により制御され、従つて半導体スイツチ９の制御
入力端子１３と半導体スイツチ１０の制御入力端子１４
は交互に制御信号を受け取る。
第２図の変換器も第１図の変換器と同じ要素を具え、そ
れらには同一符号を付してあるが、中心タツプを具える
一次巻線を有する変圧器は今度は必要ではない。負荷３
は直接又は一個の一次巻線を有する変圧器を介して接続
することができる。半導体スイツチは図示したように付
加的スイツチ１５及び１６を使つてブリツジに組む。付
加的スイツチ１５及び１６の制御入力端子１７及び１８
は直接発振器１２に接続する。本発明は半導体スイツチ
９及び１０並びに制御要素１１と組んで使用することが
でき、所望とあれば付加的スイツチ１５及び１６も加え
ることができる。但し、付加的スイツチ１５及び１６の
制御入力端子１７及び１８に加えられる制御電流が負荷
３に流れる。なお、入力端子１３及び１４は制御要素１
１から電流を受け取るものとする。
れらには同一符号を付してあるが、中心タツプを具える
一次巻線を有する変圧器は今度は必要ではない。負荷３
は直接又は一個の一次巻線を有する変圧器を介して接続
することができる。半導体スイツチは図示したように付
加的スイツチ１５及び１６を使つてブリツジに組む。付
加的スイツチ１５及び１６の制御入力端子１７及び１８
は直接発振器１２に接続する。本発明は半導体スイツチ
９及び１０並びに制御要素１１と組んで使用することが
でき、所望とあれば付加的スイツチ１５及び１６も加え
ることができる。但し、付加的スイツチ１５及び１６の
制御入力端子１７及び１８に加えられる制御電流が負荷
３に流れる。なお、入力端子１３及び１４は制御要素１
１から電流を受け取るものとする。
第３図は第１図に示したような変換器で使用される本発
明に係る制御回路のブロツク図である。比較回路１９の
出力端子２０を制御要素１１に接続する。制御要素１１
はこの目的のため入力端子２１を具える。比較回路１９
の一方の入力端子２２は基準電圧が加えられる端子２３
に接続し、他方の入力端子２４はアナログORゲート２６
の出力端子２５に接続する。アナログORゲート２６はス
イツチ９の主電流通路に接続された第１の入力端子２７
と、スイツチ１０の主電流通路に接続された第２の入力
端子２８とを有する。アナログORゲート２６は抵抗２９
を具えるが、抵抗２９の一方の端子は端子２に接続され
ている直流源と同じ極性の電源３０に接続する。端子１
は変換器のアースに接続する。抵抗２９の他方の端子は
出力端子２５と２個のダイオード３１及び３２のアノー
ドに接続する。ダイオード３１及び３２のカソードは夫
々入力端子２７及び２８に接続する。或る時間に導通し
ているダイオードはその時導通しているスイッチ９又は
１０のいずれか一方の主電流通路に接続されているダイ
オードであることは明らかである。スイッチ９又は１０
は交互に導通するので、他方のスイッチは非導通状態に
あり、他方のダイオードはカットオフ状態にある。ダイ
オード３１及び３２の一方の順方向電圧により増大させ
られた導電スイツチからの残留電圧が出力端子２５、従
つて入力端子２４に現われる。比較回路１９の入力端子
２２上の基準電圧と比較してこの電圧の上昇は制御要素
１１の入力端子２１に対する出力端子２０に補正信号を
出す。この結果入力端子１３又は１４に一層大きな制御
信号が入力される。そしてこの結果、半導体スイッチの
導通率が増すので残留電圧が下がる。
明に係る制御回路のブロツク図である。比較回路１９の
出力端子２０を制御要素１１に接続する。制御要素１１
はこの目的のため入力端子２１を具える。比較回路１９
の一方の入力端子２２は基準電圧が加えられる端子２３
に接続し、他方の入力端子２４はアナログORゲート２６
の出力端子２５に接続する。アナログORゲート２６はス
イツチ９の主電流通路に接続された第１の入力端子２７
と、スイツチ１０の主電流通路に接続された第２の入力
端子２８とを有する。アナログORゲート２６は抵抗２９
を具えるが、抵抗２９の一方の端子は端子２に接続され
ている直流源と同じ極性の電源３０に接続する。端子１
は変換器のアースに接続する。抵抗２９の他方の端子は
出力端子２５と２個のダイオード３１及び３２のアノー
ドに接続する。ダイオード３１及び３２のカソードは夫
々入力端子２７及び２８に接続する。或る時間に導通し
ているダイオードはその時導通しているスイッチ９又は
１０のいずれか一方の主電流通路に接続されているダイ
オードであることは明らかである。スイッチ９又は１０
は交互に導通するので、他方のスイッチは非導通状態に
あり、他方のダイオードはカットオフ状態にある。ダイ
オード３１及び３２の一方の順方向電圧により増大させ
られた導電スイツチからの残留電圧が出力端子２５、従
つて入力端子２４に現われる。比較回路１９の入力端子
２２上の基準電圧と比較してこの電圧の上昇は制御要素
１１の入力端子２１に対する出力端子２０に補正信号を
出す。この結果入力端子１３又は１４に一層大きな制御
信号が入力される。そしてこの結果、半導体スイッチの
導通率が増すので残留電圧が下がる。
第４図は正弦波電圧を出力する変換器の回路図である。
この目的で端子２からタツプ８に至るラインにチヨーク
コイル３３を入れ、全一次巻線６＋７の両端間にコンデ
ンサ３４を接続する。制御入力端子１３と１４の間に第
３の巻線１２′を設けて変換器信号が正しい位相で一方
のスイツチをターンオフし、他方のスイツチをターンオ
ンするようにする。この制御信号の振幅は比較器１９の
出力端子２０に接続されている入力端子２１から２個の
抵抗１１ａ及び１１ｂを具える制御要素を付勢すること
により調整する。端子３０上の電源電圧を抵抗３５及び
３６を具える分圧器により分圧して端子２３に基準電圧
を得る。
この目的で端子２からタツプ８に至るラインにチヨーク
コイル３３を入れ、全一次巻線６＋７の両端間にコンデ
ンサ３４を接続する。制御入力端子１３と１４の間に第
３の巻線１２′を設けて変換器信号が正しい位相で一方
のスイツチをターンオフし、他方のスイツチをターンオ
ンするようにする。この制御信号の振幅は比較器１９の
出力端子２０に接続されている入力端子２１から２個の
抵抗１１ａ及び１１ｂを具える制御要素を付勢すること
により調整する。端子３０上の電源電圧を抵抗３５及び
３６を具える分圧器により分圧して端子２３に基準電圧
を得る。
第５図に示すような制御回路付きの変換器は第４図の回
路を簡単化したものである。比較回路１９はトランジス
タであつて、そのエミツタは入力端子２２に接続し点２
３を接地している。トランジスタ１９のベースは入力端
子２４に接続し、抵抗３７及び３８を具える分圧器を介
してアナログORゲート２６の出力端子２５から残留電圧
についての情報を受け取る。
路を簡単化したものである。比較回路１９はトランジス
タであつて、そのエミツタは入力端子２２に接続し点２
３を接地している。トランジスタ１９のベースは入力端
子２４に接続し、抵抗３７及び３８を具える分圧器を介
してアナログORゲート２６の出力端子２５から残留電圧
についての情報を受け取る。
基準電圧を決める分圧器（３５，３６）を変えることに
より所望の残留電圧を得る第４図の場合と同じように、
第５図でも残留電圧は分圧器（３７，３８）で決められ
るが、この分圧器（３７，３８）は残留電圧の一部を比
較器１９に供給し、トランジスタ１９のベース−エミツ
タ電圧が固定された基準電圧として働らく。制御要素１
１はトランジスタ３９とエミツタ抵抗４０の形態をした
電流源を具える。トランジスタ１０をターンオンするた
めにトランジスタ３９のコレクタにより入力端子１４に
供給される電流は巻線１２を介してトランジスタ９の入
力端子１３にも供給されるが、これは巻線１２両端子間
の電圧の極性に依存する。この電流はエミツタ抵抗４０
並びに端子１−２間の電圧に等しい電源３０の電圧及び
比較器１９の出力端子２０から端子２１に印加される電
圧により決まる。
より所望の残留電圧を得る第４図の場合と同じように、
第５図でも残留電圧は分圧器（３７，３８）で決められ
るが、この分圧器（３７，３８）は残留電圧の一部を比
較器１９に供給し、トランジスタ１９のベース−エミツ
タ電圧が固定された基準電圧として働らく。制御要素１
１はトランジスタ３９とエミツタ抵抗４０の形態をした
電流源を具える。トランジスタ１０をターンオンするた
めにトランジスタ３９のコレクタにより入力端子１４に
供給される電流は巻線１２を介してトランジスタ９の入
力端子１３にも供給されるが、これは巻線１２両端子間
の電圧の極性に依存する。この電流はエミツタ抵抗４０
並びに端子１−２間の電圧に等しい電源３０の電圧及び
比較器１９の出力端子２０から端子２１に印加される電
圧により決まる。
この直流−交流変換器の負荷は整流回路にフイルタと直
流負荷を接続したものとすることができる。
流負荷を接続したものとすることができる。
第１図及び第２図は内部で本発明制御回路を使用できる
既知の変換器のブロツク図、 第３図は本発明制御回路付き変換器のブロツク図、 第４図及び第５図は一層詳細に示した本発明制御回路付
き変換器の回路図である。 １，２…端子、３…負荷、４…変圧器、 ５…二次巻線、６，７…一次巻線、８…共通点、 ９，１０…半導体スイツチ、１１…制御要素、 １１ａ，１１ｂ…抵抗、１２…発振器、 １２′…第３の巻線、１３，１４…制御入力端子、 １５，１６…付加的スイツチ、 １７，１８…制御入力端子、１９…比較回路、 ２０…出力端子、２１…入力端子、 ２２…入力端子、 ２３…基準電圧が加えられる端子、 ２４…入力端子、２５…出力端子、 ２６…アナログORゲート、 ２７…第１の入力端子、２８…第２の入力端子、 ２９…抵抗、３０…電源、 ３１，３２…ダイオード、 ３３…チヨークコイル、３４…コンデンサ、 ３５，３６，３７，３８…抵抗、 ３９…電流源となるトランジスタ、 ４０…エミツタ抵抗。
既知の変換器のブロツク図、 第３図は本発明制御回路付き変換器のブロツク図、 第４図及び第５図は一層詳細に示した本発明制御回路付
き変換器の回路図である。 １，２…端子、３…負荷、４…変圧器、 ５…二次巻線、６，７…一次巻線、８…共通点、 ９，１０…半導体スイツチ、１１…制御要素、 １１ａ，１１ｂ…抵抗、１２…発振器、 １２′…第３の巻線、１３，１４…制御入力端子、 １５，１６…付加的スイツチ、 １７，１８…制御入力端子、１９…比較回路、 ２０…出力端子、２１…入力端子、 ２２…入力端子、 ２３…基準電圧が加えられる端子、 ２４…入力端子、２５…出力端子、 ２６…アナログORゲート、 ２７…第１の入力端子、２８…第２の入力端子、 ２９…抵抗、３０…電源、 ３１，３２…ダイオード、 ３３…チヨークコイル、３４…コンデンサ、 ３５，３６，３７，３８…抵抗、 ３９…電流源となるトランジスタ、 ４０…エミツタ抵抗。
Claims (4)
- 【請求項１】直流−交流変換器の２個の半導体スイッチ
を制御するための制御回路であって、これらの２個の半
導体スイッチ（９，10)がプッシュプルに制御され且つ
各々が主電流通路と制御入力端子(13,14)とを具え、こ
れらの主電流通路が制御回路(11,12)からの制御信号が
関連する半導体スイッチの制御入力端子に現われる時交
互に導通し、制御回路(12)が更に制御信号を所望の値に
調整する制御要素(11)を具える直流−交流変換器用制御
回路において、前記制御回路が比較回路(19)を具え、該
比較回路の出力端子(20)が前記制御要素(11)に接続さ
れ、前記比較回路の一方の入力端子(22)が基準電圧源(2
3)に接続され、他方の入力端子(24)がアナログORゲート
(26)の出力端子に接続され、該アナログORゲートの第１
の入力端子(27)が前記半導体スイッチの一方の主電流通
路(9)に接続され、第２の入力端子(28)が他方の主電流
通路(10)に接続され、前記比較回路(19)が導通している
主電流通路両端間の残留電圧の少なくとも一部を基準電
圧と比較し、ずれがある場合は前記制御素子(11)を制御
して残留電圧を所望値にするように構成したことを特徴
とする直流−交流変換器用制御回路。 - 【請求項２】接地された共通ラインを具え、直流電源の
一方の端子と、各主電流通路の一端とが接地されている
直流−交流変換器で使用される特許請求の範囲第１項記
載の直流−交流変換器用制御回路において、前記アナロ
グORゲートが抵抗を具え、この抵抗の一端が大地に対し
直流電流源と同一の極性を有する電源に接続され、他端
がアナログORゲートの出力端子に接続され、この出力端
子と各主電流通路の他端との間に少なくとも１個のダイ
オードが接続されていることを特徴とする直流−交流変
換器用制御回路。 - 【請求項３】前記比較回路がトランジスタから成り、そ
のエミッタが接地され、ベースが前記アナログORゲート
の出力端子に接続されている分圧器のタップに接続さ
れ、コレクタが前記制御要素に接続されていることを特
徴とする特許請求の範囲第２項記載の直流−交流変換器
用制御回路。 - 【請求項４】前記制御入力端子が変圧器の巻線により直
接相互に接続されている特許請求の範囲第１項、第２項
又は第３項のいずれかに記載の直流−交流変換器用制御
回路において、前記制御要素がトランジスタを具える電
流源回路であって、該トランジスタのエミッタを抵抗を
介して電源に接続し、ベースを前記比較回路の出力端子
に接続し、コレクタを前記半導体スイッチの一方の制御
入力端子に接続したことを特徴とする直流−交流変換器
用制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8104222A NL8104222A (nl) | 1981-09-14 | 1981-09-14 | Stuurschakeling voor een dc-ac-omzetter. |
| NL8104222 | 1981-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854876A JPS5854876A (ja) | 1983-03-31 |
| JPH0642784B2 true JPH0642784B2 (ja) | 1994-06-01 |
Family
ID=19838053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157438A Expired - Lifetime JPH0642784B2 (ja) | 1981-09-14 | 1982-09-11 | 直流―交流変換器用制御回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4480300A (ja) |
| EP (1) | EP0074689B1 (ja) |
| JP (1) | JPH0642784B2 (ja) |
| CA (1) | CA1184245A (ja) |
| DE (1) | DE3271256D1 (ja) |
| NL (1) | NL8104222A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4616301A (en) * | 1984-04-30 | 1986-10-07 | Boschert Inc. | Regulator control system |
| US4709323A (en) * | 1986-09-29 | 1987-11-24 | Venus Scientific Inc. | Buck-boost parallel resonant converter with inductive energy recovery circuit |
| US4920474A (en) * | 1989-03-23 | 1990-04-24 | North American Philips Corporation | High frequency high voltage power supply with controlled output power |
| US4882666A (en) * | 1989-03-23 | 1989-11-21 | North American Philips Corporation | High frequency high voltage power supply with controlled output power |
| FR2663492B1 (fr) * | 1990-06-13 | 1996-05-24 | Legrand Sa | Convertisseur de courant a transistors mos. |
| US7339808B2 (en) * | 2006-01-05 | 2008-03-04 | Josette M. Alexander, legal representative | Method and apparatus for DC to AC power generator |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL110121C (ja) * | 1957-01-30 | 1900-01-01 | ||
| US3562623A (en) * | 1968-07-16 | 1971-02-09 | Hughes Aircraft Co | Circuit for reducing stray capacity effects in transformer windings |
| US3611330A (en) * | 1969-01-15 | 1971-10-05 | Nasa | Method of detecting impending saturation of magnetic cores |
| US3789289A (en) * | 1972-03-31 | 1974-01-29 | Ibm | Voltage level control for d. c.-to-d. c. converter |
| US3873903A (en) * | 1974-02-15 | 1975-03-25 | Ncr Co | Volt-second balancing means for a high frequency switching power supply |
| JPS5241829A (en) * | 1975-09-29 | 1977-03-31 | Nippon Denso Co Ltd | Inverter apparatus |
| IT1074198B (it) * | 1976-12-23 | 1985-04-17 | Sits Soc It Telecom Siemens | Invertitore transistorizzato a presa centrale |
| US4109166A (en) * | 1977-04-15 | 1978-08-22 | Rca Corporation | Clamping circuit |
| ES468944A1 (es) * | 1977-04-21 | 1978-12-16 | Abadie Henri Jean Louis | Dispositivo convertidor estatico continua alterna, especial-mente para la alimentacion de un tubo fluorescente. |
| DE2852943C3 (de) * | 1978-12-07 | 1981-09-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung mit einem verzögerungsbehafteten Halbleiterschalter |
| IT8020996A0 (it) * | 1980-03-28 | 1980-03-28 | Sits Soc It Telecom Siemens | Dispositivo circuitale per rendere simmetrico il ciclo di isteresi in un alimentatore di tipo "pushpull". |
-
1981
- 1981-09-14 NL NL8104222A patent/NL8104222A/nl not_active Application Discontinuation
-
1982
- 1982-08-05 US US06/405,669 patent/US4480300A/en not_active Expired - Lifetime
- 1982-09-09 DE DE8282201118T patent/DE3271256D1/de not_active Expired
- 1982-09-09 EP EP82201118A patent/EP0074689B1/en not_active Expired
- 1982-09-09 CA CA000411096A patent/CA1184245A/en not_active Expired
- 1982-09-11 JP JP57157438A patent/JPH0642784B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854876A (ja) | 1983-03-31 |
| CA1184245A (en) | 1985-03-19 |
| DE3271256D1 (en) | 1986-06-26 |
| NL8104222A (nl) | 1983-04-05 |
| US4480300A (en) | 1984-10-30 |
| EP0074689B1 (en) | 1986-05-21 |
| EP0074689A1 (en) | 1983-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| JP2732925B2 (ja) | 電源回路 | |
| US4338658A (en) | Master-slave high current D.C. power supply | |
| US3217239A (en) | Voltage control apparatus | |
| US3818308A (en) | Inverting bridge circuit | |
| JPH0642784B2 (ja) | 直流―交流変換器用制御回路 | |
| US5070439A (en) | DC to DC converter apparatus employing push-pull oscillators | |
| US4301502A (en) | Isolated D.C. voltage regulating apparatus | |
| US3331987A (en) | Apparatus including a bucking transformer for operating electric discharge lamps | |
| US2951994A (en) | Transistor oscillator | |
| JPH11136939A (ja) | スイッチング電源 | |
| JPS60197162A (ja) | スイツチング電源 | |
| US5159540A (en) | High-efficiency saturable core voltage converter | |
| US4916590A (en) | Series resonant magnetic amplifier power supply | |
| US3374415A (en) | Transistor inverter utilizing polarity controlled current feedback | |
| EP0101551A1 (en) | Electrical converter | |
| JPS5828200A (ja) | Ｘ線装置 | |
| JPH0226166Y2 (ja) | ||
| JPH0534233Y2 (ja) | ||
| JPS6241593Y2 (ja) | ||
| JPS6349109Y2 (ja) | ||
| JPH0238420Y2 (ja) | ||
| US4345200A (en) | Load output level control circuit | |
| JPS628147Y2 (ja) | ||
| JP2764528B2 (ja) | スイッチング素子のドライブ用電源装置 |