JPH0638552B2 - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH0638552B2 JPH0638552B2 JP1116619A JP11661989A JPH0638552B2 JP H0638552 B2 JPH0638552 B2 JP H0638552B2 JP 1116619 A JP1116619 A JP 1116619A JP 11661989 A JP11661989 A JP 11661989A JP H0638552 B2 JPH0638552 B2 JP H0638552B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- layer
- ground
- via hole
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 description 8
- 239000011888 foil Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000035515 penetration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は４層以上の多層プリント配線板に関し、詳しく
は内層の電源回路層やアース回路層と表面の電子部品や
回路とを接続したり、上下の表面の回路を接続したりす
る技術に関するものである。
は内層の電源回路層やアース回路層と表面の電子部品や
回路とを接続したり、上下の表面の回路を接続したりす
る技術に関するものである。
［従来の技術］ 従来、多層プリント配線板の一例である４層プリント配
線板は第３図に示すように３層の絶縁層１ａ，１ｂ，１
ｃの２つの層間に夫々電源回路層（ＶＣＣ層）２とアー
ス回路層（ＧＮＤ層）３とを別々に設けている。つまり
絶縁層１ａと絶縁層１ｂとの間に電源回路層２を設け、
絶縁層１ｂと絶縁層１ｃとの間にアース回路層３を設け
てある。そして絶縁層１ａ及び絶縁層１ｃの表面側に配
置した電子部品４と電源回路層２及びアース回路層３と
を夫々電源用ヴァイアホール５ａ′及びアース用ヴァイ
アホール５ｂ′を介して接続している。また上下の表面
の回路７間も接続用ヴァイアホール８′にて接続してい
る。
線板は第３図に示すように３層の絶縁層１ａ，１ｂ，１
ｃの２つの層間に夫々電源回路層（ＶＣＣ層）２とアー
ス回路層（ＧＮＤ層）３とを別々に設けている。つまり
絶縁層１ａと絶縁層１ｂとの間に電源回路層２を設け、
絶縁層１ｂと絶縁層１ｃとの間にアース回路層３を設け
てある。そして絶縁層１ａ及び絶縁層１ｃの表面側に配
置した電子部品４と電源回路層２及びアース回路層３と
を夫々電源用ヴァイアホール５ａ′及びアース用ヴァイ
アホール５ｂ′を介して接続している。また上下の表面
の回路７間も接続用ヴァイアホール８′にて接続してい
る。
［発明が解決しようとする課題］ ところで、上記従来例にあっては、２つの層間に別々に
電源回路層２とアース回路層３とを設けてあるため、絶
縁層１ａの表面側に設けた電子部品４とアース回路層３
とは電源回路層２を貫通してアース用ヴァイアホール５
ｂ′にて接続しなければならなく、絶縁層１ｃの表面側
に設けた電子部品４と電源回路２とはアース回路層３を
貫通して電源用ヴァイアホール５ａ′にて接続しなけれ
ばならない。このためヴァイアホール５ａ′，５ｂ′を
電源回路層２やアース回路層３に貫通させる部分には電
源回路層２やアース回路層３に絶縁のためのクリアラン
ス６を設けなければならなく、構造が複雑になると共に
配線密度が低くなるという問題があり、しかも電源回路
層２やアース回路層３にヴァイアホール５ａ′，５ｂ′
を貫通させるためインダクタンス分が増加するという問
題があった。また上下の回路７を接続するため電源回路
層２やアース回路層３を貫通するように接続用ヴァイア
ホール８′を設ける（この場合も電源回路層２やアース
回路層３との絶縁のためクリアランスを設ける）ためこ
の点でもインダクタンス分が増加するという問題があっ
た。
電源回路層２とアース回路層３とを設けてあるため、絶
縁層１ａの表面側に設けた電子部品４とアース回路層３
とは電源回路層２を貫通してアース用ヴァイアホール５
ｂ′にて接続しなければならなく、絶縁層１ｃの表面側
に設けた電子部品４と電源回路２とはアース回路層３を
貫通して電源用ヴァイアホール５ａ′にて接続しなけれ
ばならない。このためヴァイアホール５ａ′，５ｂ′を
電源回路層２やアース回路層３に貫通させる部分には電
源回路層２やアース回路層３に絶縁のためのクリアラン
ス６を設けなければならなく、構造が複雑になると共に
配線密度が低くなるという問題があり、しかも電源回路
層２やアース回路層３にヴァイアホール５ａ′，５ｂ′
を貫通させるためインダクタンス分が増加するという問
題があった。また上下の回路７を接続するため電源回路
層２やアース回路層３を貫通するように接続用ヴァイア
ホール８′を設ける（この場合も電源回路層２やアース
回路層３との絶縁のためクリアランスを設ける）ためこ
の点でもインダクタンス分が増加するという問題があっ
た。
本発明は叙述の点に鑑みてなされたものであって、本発
明の目的とするところは簡単な構造で電源回路層やアー
ス回路層と表面の電子部品や回路とを接続できると共に
配線密度を上げることができ、しかもインダクタンス分
を増加させないで高周波特性を向上できる多層プリント
配線板を提供するにある。
明の目的とするところは簡単な構造で電源回路層やアー
ス回路層と表面の電子部品や回路とを接続できると共に
配線密度を上げることができ、しかもインダクタンス分
を増加させないで高周波特性を向上できる多層プリント
配線板を提供するにある。
［課題を解決するための手段］ 上記目的を達成するため本発明多層プリント配線板は、
複数層の絶縁層１ａ，１ｂ，１ｃの層間において同一の
層間に電源回路層２とアース回路層３とを左右に分離し
て設け、表面の電子部品４や回路７と上記電源回路層２
やアース回路層３とを電源用ヴァイアホール５ａ及びア
ース用ヴァイアホール５ｂを介して夫々接続し、上下の
表面の回路７間を、左右の電源回路層２とアース回路層
３との間の絶縁部分を貫通するように設けた接続用ヴァ
イアホール８にて接続して成ることを特徴とする。
複数層の絶縁層１ａ，１ｂ，１ｃの層間において同一の
層間に電源回路層２とアース回路層３とを左右に分離し
て設け、表面の電子部品４や回路７と上記電源回路層２
やアース回路層３とを電源用ヴァイアホール５ａ及びア
ース用ヴァイアホール５ｂを介して夫々接続し、上下の
表面の回路７間を、左右の電源回路層２とアース回路層
３との間の絶縁部分を貫通するように設けた接続用ヴァ
イアホール８にて接続して成ることを特徴とする。
［作用］ 同一の層間に形成された電源回路層２やアース回路層３
と表面の電子部品４や回路７とを夫々電源用ヴァイアホ
ール５ａ及びアース用ヴァイアホール５ｂにて接続で
き、従来のように電源回路層２やアース回路層３を貫通
する電源用ヴァイアホールやアース用ヴァイアホールを
要せず接続できて構造を簡単にできると共に配線密度を
上げることができる。電源用ヴァイアホール５ａやアー
ス用ヴァイアホール５ｂや接続用ヴァイアホール８を電
源回路層２やアース回路層３に貫通しないように設ける
ことができてインダクタンス分の増加をなくして高周波
特性を向上できる。
と表面の電子部品４や回路７とを夫々電源用ヴァイアホ
ール５ａ及びアース用ヴァイアホール５ｂにて接続で
き、従来のように電源回路層２やアース回路層３を貫通
する電源用ヴァイアホールやアース用ヴァイアホールを
要せず接続できて構造を簡単にできると共に配線密度を
上げることができる。電源用ヴァイアホール５ａやアー
ス用ヴァイアホール５ｂや接続用ヴァイアホール８を電
源回路層２やアース回路層３に貫通しないように設ける
ことができてインダクタンス分の増加をなくして高周波
特性を向上できる。
［実施例］ 以下本発明の多層プリント配線板の一例としての４層プ
リント配線板の実施例により説明する。両面金属箔張り
積層板Ａの上下両面に片面金属箔張り積層板Ｂを積層し
て３者をプリプレグＣにて接着して４層積層板が形成さ
れ、第１図に示すように３層の絶縁層１ａ，１ｂ，１ｃ
と４層の金属箔層を有している。両面金属箔張り積層板
Ａは両面銅張りガラスエポキシや両面銅張りガラスポリ
イミドなど樹脂積層板を基板として両面に金属箔を積層
したものであり、片面金属張り積層板Ｂは片面銅張りガ
ラスエポキシや片面銅張りガラスポリイミドなど樹脂積
層板を基板として片面に金属箔を積層したものである。
絶縁層１ａと絶縁層１ｂとの間の金属箔のＬ２層は左右
に分割されて右側に電源回路層（ＶＣＣ層）２を左側に
アース回路層（ＧＮＤ層）３を設けてある。絶縁層１ｂ
と絶縁層１ｃとの間の金属箔のＬ３層も左右に分割され
て左側に電源回路層２を、右側にアース回路層３を設け
てある。電源回路層２及びアース回路層３の対向する縁
部はジグザグ状になっていて電源回路層２とアース回路
層３との間にジグザグ状の絶縁部分９を設けてある。絶
縁層１ａ及び絶縁層１ｃの表面側の金属箔のＬ１，Ｌ４
層には適宜パターンの回路７を設けてあり、表面側の適
所に電子部品４を搭載してある。この電子部品４は例え
ばメモリー素子のようなサーフェイスマウントデバイス
であり、メモリー素子の場合には多数個並行に列設され
る。Ｌ１層の電子部品４とＬ２層の電源回路層２やアー
ス回路層３とは夫々電気的に接続され、Ｌ４層の電子部
品４とＬ３層の電源回路層２やアース回路層３とは夫々
電気的に接続されている。つまりＬ１層の電子部品４の
電源側端子とＬ２層の電源回路層２とは絶縁層１ａを貫
通する電源用ヴァイアホール(via hole)５ａにて接続さ
れ、Ｌ１層の電子部品４のアース側端子とＬ２層のアー
ス回路層３とは絶縁層１ａを貫通するアース用ヴァイア
ホール(via hole)５ｂにて接続され、Ｌ４層の電子部品
４の電源側端子とＬ３層の電源回路層２とは絶縁層１ｃ
を貫通する電源用ヴァイアホール５ａにて接続され、Ｌ
４層の電子部品４のアース側端子とＬ３層のアース回路
層３とは絶縁層１ｃを貫通するアース用ヴァイアホール
５ｂにて接続されている。本実施例の場合電源用ヴァイ
アホール５ａやアース用ヴァイアホール５ｂとしてＩＶ
Ｈ(interstitial via hole)を用いているが、ＩＶＨ以
外にヴァイアホールとして通常のスルーホール（スルー
ホールを穿孔してスルーホールメッキした）を用いて
も、その他のこれと同種の接続方法を用いてもよい。Ｌ
１層及びＬ４層に搭載された電子部品４は適宜表面の回
路７と接続される。また上下の表面の回路７は接続用ヴ
ァイアホール８にて接続されるが、この接続用ヴァイア
ホール８は電源回路層２とアース回路層３との間の絶縁
部分９を貫通するように設けられる。この接続用ヴァイ
アホール８として本実施例の場合通常のスルーホール
（スルーホールを穿孔してスルーホールメッキした）を
用いているが、ＩＶＨでもその他の同種の接続方法を用
いてもよい。
リント配線板の実施例により説明する。両面金属箔張り
積層板Ａの上下両面に片面金属箔張り積層板Ｂを積層し
て３者をプリプレグＣにて接着して４層積層板が形成さ
れ、第１図に示すように３層の絶縁層１ａ，１ｂ，１ｃ
と４層の金属箔層を有している。両面金属箔張り積層板
Ａは両面銅張りガラスエポキシや両面銅張りガラスポリ
イミドなど樹脂積層板を基板として両面に金属箔を積層
したものであり、片面金属張り積層板Ｂは片面銅張りガ
ラスエポキシや片面銅張りガラスポリイミドなど樹脂積
層板を基板として片面に金属箔を積層したものである。
絶縁層１ａと絶縁層１ｂとの間の金属箔のＬ２層は左右
に分割されて右側に電源回路層（ＶＣＣ層）２を左側に
アース回路層（ＧＮＤ層）３を設けてある。絶縁層１ｂ
と絶縁層１ｃとの間の金属箔のＬ３層も左右に分割され
て左側に電源回路層２を、右側にアース回路層３を設け
てある。電源回路層２及びアース回路層３の対向する縁
部はジグザグ状になっていて電源回路層２とアース回路
層３との間にジグザグ状の絶縁部分９を設けてある。絶
縁層１ａ及び絶縁層１ｃの表面側の金属箔のＬ１，Ｌ４
層には適宜パターンの回路７を設けてあり、表面側の適
所に電子部品４を搭載してある。この電子部品４は例え
ばメモリー素子のようなサーフェイスマウントデバイス
であり、メモリー素子の場合には多数個並行に列設され
る。Ｌ１層の電子部品４とＬ２層の電源回路層２やアー
ス回路層３とは夫々電気的に接続され、Ｌ４層の電子部
品４とＬ３層の電源回路層２やアース回路層３とは夫々
電気的に接続されている。つまりＬ１層の電子部品４の
電源側端子とＬ２層の電源回路層２とは絶縁層１ａを貫
通する電源用ヴァイアホール(via hole)５ａにて接続さ
れ、Ｌ１層の電子部品４のアース側端子とＬ２層のアー
ス回路層３とは絶縁層１ａを貫通するアース用ヴァイア
ホール(via hole)５ｂにて接続され、Ｌ４層の電子部品
４の電源側端子とＬ３層の電源回路層２とは絶縁層１ｃ
を貫通する電源用ヴァイアホール５ａにて接続され、Ｌ
４層の電子部品４のアース側端子とＬ３層のアース回路
層３とは絶縁層１ｃを貫通するアース用ヴァイアホール
５ｂにて接続されている。本実施例の場合電源用ヴァイ
アホール５ａやアース用ヴァイアホール５ｂとしてＩＶ
Ｈ(interstitial via hole)を用いているが、ＩＶＨ以
外にヴァイアホールとして通常のスルーホール（スルー
ホールを穿孔してスルーホールメッキした）を用いて
も、その他のこれと同種の接続方法を用いてもよい。Ｌ
１層及びＬ４層に搭載された電子部品４は適宜表面の回
路７と接続される。また上下の表面の回路７は接続用ヴ
ァイアホール８にて接続されるが、この接続用ヴァイア
ホール８は電源回路層２とアース回路層３との間の絶縁
部分９を貫通するように設けられる。この接続用ヴァイ
アホール８として本実施例の場合通常のスルーホール
（スルーホールを穿孔してスルーホールメッキした）を
用いているが、ＩＶＨでもその他の同種の接続方法を用
いてもよい。
なお上記実施例では電源回路層２やアース回路層３を電
子部品４に電源用ヴァイアホール５ａやアース用ヴァイ
アホール５ｂにて接続する実施例について述べたが、電
源回路層２やアース回路層３と表面の回路７とを接続す
る必要がある場合には同様に電源用ヴァイアホールやア
ース用ヴァイアホールにて接続できる。また上記実施例
では４層プリント配線板の実施例について述べたが、４
層より多い多層の多層プリント配線板にも同様に実施で
きる。
子部品４に電源用ヴァイアホール５ａやアース用ヴァイ
アホール５ｂにて接続する実施例について述べたが、電
源回路層２やアース回路層３と表面の回路７とを接続す
る必要がある場合には同様に電源用ヴァイアホールやア
ース用ヴァイアホールにて接続できる。また上記実施例
では４層プリント配線板の実施例について述べたが、４
層より多い多層の多層プリント配線板にも同様に実施で
きる。
［発明の効果］ 本発明は叙述の如く複数層の絶縁層の層間において同一
の層間に電源回路層とアース回路層とを左右に分離して
設け、表面の電子部品や回路と上記電源回路層やアース
回路層とを電源用ヴァイアホール及びアース用ヴァイア
ホールを介して夫々接続しているので、内層の同一の層
に設けた電源回路層やアース回路層と表面側の電子部品
や回路とを同一の絶縁層に貫通する電源用ヴァイアホー
ル及びアース用ヴァイアホールにて接続できるものであ
って、従来のように電源回路層やアース回路層を貫通す
る電源用ヴァイアホールやアース用ヴァイアホールを要
せず接続できて従来に比べて構造を簡単にできるもので
あると共に従来のように電源回路層やアース回路層に貫
通する部分に絶縁のためのクリアランスを設けたりする
必要がなくて配線密度を上げることができるものであ
り、また電源用ヴァイアホールやアース用ヴァイアホー
ルが電源回路層やアース回路層を貫通しないのでインダ
クタンス分の増加の防止ができ、しかも上下の表面の回
路間を、左右の電源回路層とアース回路層との間の絶縁
部分を貫通するように設けた接続用ヴァイアホールにて
接続しているので、接続用ヴァイアホールを電源回路層
やアース回路層に貫通することなく簡単に形成できるも
のであり、また接続用ヴァイアホールが電源回路層やア
ース回路層を貫通せずインダクタンス分の増加を防止で
き、インダクタンス分の増加を防止することにより高周
波特性を向上できるものであり、さらに電源用ヴァイア
ホールやアース用ヴァイアホールや接続用ヴァイアホー
ルが電源回路層やアース回路層を貫通しないので上下層
のシールド効果を向上させることができるものである。
の層間に電源回路層とアース回路層とを左右に分離して
設け、表面の電子部品や回路と上記電源回路層やアース
回路層とを電源用ヴァイアホール及びアース用ヴァイア
ホールを介して夫々接続しているので、内層の同一の層
に設けた電源回路層やアース回路層と表面側の電子部品
や回路とを同一の絶縁層に貫通する電源用ヴァイアホー
ル及びアース用ヴァイアホールにて接続できるものであ
って、従来のように電源回路層やアース回路層を貫通す
る電源用ヴァイアホールやアース用ヴァイアホールを要
せず接続できて従来に比べて構造を簡単にできるもので
あると共に従来のように電源回路層やアース回路層に貫
通する部分に絶縁のためのクリアランスを設けたりする
必要がなくて配線密度を上げることができるものであ
り、また電源用ヴァイアホールやアース用ヴァイアホー
ルが電源回路層やアース回路層を貫通しないのでインダ
クタンス分の増加の防止ができ、しかも上下の表面の回
路間を、左右の電源回路層とアース回路層との間の絶縁
部分を貫通するように設けた接続用ヴァイアホールにて
接続しているので、接続用ヴァイアホールを電源回路層
やアース回路層に貫通することなく簡単に形成できるも
のであり、また接続用ヴァイアホールが電源回路層やア
ース回路層を貫通せずインダクタンス分の増加を防止で
き、インダクタンス分の増加を防止することにより高周
波特性を向上できるものであり、さらに電源用ヴァイア
ホールやアース用ヴァイアホールや接続用ヴァイアホー
ルが電源回路層やアース回路層を貫通しないので上下層
のシールド効果を向上させることができるものである。
第１図は本発明の一実施例の断面図、第２図は同上の電
源回路層やアース回路層部分を示す平面図、第３図は従
来例の断面図であって、１ａ，１ｂ，１ｃは絶縁層、２
は電源回路層、３はアース回路層、４は電子部品、５ａ
は電源用ヴァイアホール、５ｂはアース用ヴァイアホー
ル、７は回路、８は接続用ヴァイアホールである。
源回路層やアース回路層部分を示す平面図、第３図は従
来例の断面図であって、１ａ，１ｂ，１ｃは絶縁層、２
は電源回路層、３はアース回路層、４は電子部品、５ａ
は電源用ヴァイアホール、５ｂはアース用ヴァイアホー
ル、７は回路、８は接続用ヴァイアホールである。
Claims (1)
- 【請求項１】複数層の絶縁層の層間において同一の層間
に電源回路層とアース回路層とを左右に分離して設け、
表面の電子部品や回路と上記電源回路層やアース回路層
とを電源用ヴァイアホール及びアース用ヴァイアホール
を介して夫々接続し、上下の表面の回路間を、左右の電
源回路層とアース回路層間との間の絶縁部分を貫通する
ように設けた接続用ヴァイアホールにて接続して成るこ
とを特徴とする多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116619A JPH0638552B2 (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116619A JPH0638552B2 (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295192A JPH02295192A (ja) | 1990-12-06 |
| JPH0638552B2 true JPH0638552B2 (ja) | 1994-05-18 |
Family
ID=14691670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116619A Expired - Lifetime JPH0638552B2 (ja) | 1989-05-10 | 1989-05-10 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638552B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226991A (ja) * | 1985-03-30 | 1986-10-08 | 日本メクトロン株式会社 | 多層回路基板 |
| JPS62241396A (ja) * | 1986-04-14 | 1987-10-22 | 日本電気株式会社 | 多層プリント配線板 |
-
1989
- 1989-05-10 JP JP1116619A patent/JPH0638552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02295192A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| US5010641A (en) | Method of making multilayer printed circuit board | |
| US5038252A (en) | Printed circuit boards with improved electrical current control | |
| US5571608A (en) | Apparatus and method of making laminate an embedded conductive layer | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| JPS5819160B2 (ja) | 多層プリント回路板 | |
| JPS63211692A (ja) | 両面配線基板 | |
| JPH0754874B2 (ja) | 多層プリント配線板 | |
| JP2000261150A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| US7157647B2 (en) | Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| JPH0638552B2 (ja) | 多層プリント配線板 | |
| JP2924194B2 (ja) | 多層プリント配線板 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPH07109942B2 (ja) | フレキシブル・リジッド・プリント配線板 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JP2892861B2 (ja) | 複合プリント基板及びその製造方法 | |
| JP2006344887A (ja) | プリント配線板およびその製造方法 | |
| JPH0231800Y2 (ja) | ||
| JPH0614599B2 (ja) | 多層プリント配線板 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JPH03165093A (ja) | 多層プリント配線板 | |
| JP4413533B2 (ja) | 多層配線基板 | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 | |
| JPH07221458A (ja) | 多層プリント配線板 | |
| JPH02295191A (ja) | 多層プリント配線板 |