JPH0638482B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0638482B2
JPH0638482B2 JP62268475A JP26847587A JPH0638482B2 JP H0638482 B2 JPH0638482 B2 JP H0638482B2 JP 62268475 A JP62268475 A JP 62268475A JP 26847587 A JP26847587 A JP 26847587A JP H0638482 B2 JPH0638482 B2 JP H0638482B2
Authority
JP
Japan
Prior art keywords
film
diffusion layer
titanium silicide
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62268475A
Other languages
Japanese (ja)
Other versions
JPH01110762A (en
Inventor
孝二 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62268475A priority Critical patent/JPH0638482B2/en
Publication of JPH01110762A publication Critical patent/JPH01110762A/en
Publication of JPH0638482B2 publication Critical patent/JPH0638482B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にソース・ド
レインを構成する拡散層の形成方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a diffusion layer that constitutes a source / drain.

〔従来の技術〕[Conventional technology]

従来、CMOS型半導体装置のLDD構造を有するソー
ス・ドレイン拡散層のシート抵抗を小さくし、動作速度
を速めるために、ソース・ドレイン拡散層上にチタンシ
リサイド膜を形成する方法が用いられている(例えば特
開昭61−287227号公報)。この場合、高濃度の
拡散層を形成するための不純物のイオン注入は、チタン
シリサイド膜形成直後に行なわれていた。
Conventionally, a method of forming a titanium silicide film on a source / drain diffusion layer has been used in order to reduce the sheet resistance of the source / drain diffusion layer having the LDD structure of a CMOS type semiconductor device and increase the operation speed ( For example, JP-A-61-287227). In this case, ion implantation of impurities for forming the high-concentration diffusion layer has been performed immediately after the titanium silicide film is formed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来のCMOS型半導体装置の製造方法におい
ては、高濃度拡散層を半導体基板に形成するために、ア
ルミニウム(A1)又はレジストをマスクとして不純物
をイオン注入している。しかしながら、アルミニウム又
はレジストを直接チタンシリサイド膜上に形成してマス
クとして、不純物のイオン注入を行なう場合、チタンシ
リサイド膜とアルミニウムとが反応してチタンシリサイ
ド膜が変質したり、又はレジストを除去する際の酸素プ
ラズマ処理によりチタンシリサイド膜が酸化して変質し
チタンシリサイド膜の抵抗が大きくなり、半導体装置の
信頼性が低下するという欠点がある。
In the conventional method of manufacturing a CMOS semiconductor device described above, impurities are ion-implanted using aluminum (A1) or a resist as a mask in order to form a high-concentration diffusion layer on a semiconductor substrate. However, when aluminum or a resist is directly formed on the titanium silicide film and ion implantation of impurities is performed as a mask, the titanium silicide film and aluminum react with each other to change the quality of the titanium silicide film or to remove the resist. The oxygen plasma treatment causes the titanium silicide film to be oxidized and deteriorated to increase the resistance of the titanium silicide film, thus degrading the reliability of the semiconductor device.

本発明の目的は、チタンシリサイド膜の変質がなく、信
頼性の向上した半導体装置の製造方法を提供することに
ある。
An object of the present invention is to provide a method for manufacturing a semiconductor device in which the titanium silicide film is not deteriorated and whose reliability is improved.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、半導体基板上にゲー
ト酸化膜を介してゲート電極を形成する工程と、前記ゲ
ート電極をマスクとして不純物をイオン注入し前記半導
体基板に低濃度拡散層を形成する工程と、前記低濃度拡
散層を含む全面に絶縁膜を形成したのち異方性エッチン
グ法によりエッチングし前記ゲート電極の側面に絶縁膜
からなるサイドウオールを形成する工程と、全面にチタ
ン膜を形成したのちアニールし前記低濃度拡散層上にチ
タンシリサイド膜を形成したのち未反応のチタン膜を除
去する工程と、全面にシリコン酸化膜を形成したのち該
シリコン酸化膜及び前記チタンシリサイド膜を通して不
純物をイオン注入し前記低濃度拡散層内に高濃度拡散層
を形成する工程とを含んで構成される。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a gate electrode on a semiconductor substrate via a gate oxide film, and ion implantation of impurities using the gate electrode as a mask to form a low concentration diffusion layer on the semiconductor substrate. A step of forming an insulating film on the entire surface including the low-concentration diffusion layer and then etching by an anisotropic etching method to form a sidewall made of an insulating film on the side surface of the gate electrode, and forming a titanium film on the entire surface After that, annealing is performed to form a titanium silicide film on the low-concentration diffusion layer, and then the unreacted titanium film is removed. After forming a silicon oxide film on the entire surface, impurities are passed through the silicon oxide film and the titanium silicide film. And ion implantation to form a high-concentration diffusion layer in the low-concentration diffusion layer.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図であり、本発
明をCMOS型半導体装置に適用した場合を示してい
る。
1A to 1E are cross-sectional views of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention, showing the case where the present invention is applied to a CMOS type semiconductor device.

まず、第1図(a)に示すように、P型シリコン基板1
0の表面にリン(P)をイオン注入し、その後、熱処理
を行なってNウェル11を形成する。次にボロン(B)
をイオン注入してチャンネルストッパー12を形成した
のち、選択酸化法によりフィールド酸化膜13を成長さ
せる。次に、熱酸化法により活性領域にゲート酸化膜1
4を形成したのち、このゲート酸化膜14上にポリシリ
コンを成長させパターニングしてゲート電極15を形成
する。そしてPチャネル側においては、ボロン(B)を
30keV,1〜5×1013cm−2のエネルギーとドー
ズ量で注入し、Nチャネル側においてはリン(P)を4
0keV,5〜10×1013cm−2のエネルギーとドー
ズ量で注入してそれぞれP拡散層17とN拡散層1
6を形成する。次に、化学気相成長法によりシリコン酸
化膜を成長させたのち、反応性イオンエッチング法によ
りこのシリコン酸化膜を全面異方性エッチングを行な
い、ゲート電極15の両側にサイドウォール18を形成
する。
First, as shown in FIG. 1A, a P-type silicon substrate 1
Phosphorus (P) is ion-implanted into the surface of 0, and then heat treatment is performed to form the N well 11. Next, boron (B)
Are ion-implanted to form the channel stopper 12, and then the field oxide film 13 is grown by the selective oxidation method. Next, the gate oxide film 1 is formed on the active region by thermal oxidation.
After forming No. 4, polysilicon is grown on this gate oxide film 14 and patterned to form a gate electrode 15. Boron (B) is injected into the P-channel side at 30 keV and energy and dose amount of 1 to 5 × 10 13 cm −2 , and phosphorus (P) is injected into the N-channel side at 4
The P diffusion layer 17 and the N diffusion layer 1 are implanted with an energy and a dose of 0 keV and 5 to 10 × 10 13 cm −2 , respectively.
6 is formed. Next, after growing a silicon oxide film by the chemical vapor deposition method, the entire surface of the silicon oxide film is anisotropically etched by the reactive ion etching method to form sidewalls 18 on both sides of the gate electrode 15.

次に、第1図(b)に示すように、シリコン基板全面に
チタン(Ti)をスパッタ法により400〜800Åの
膜厚に形成したのち、窒素雰囲気中でランプアニールに
より約600℃に加熱しチタンシリサイド膜19を形成
したのち、アンモニアと過酸化水素水及び水の混合液に
より未反応のチタンを除去する。続いて窒素雰囲気中で
ランプアニールにより約800℃に加熱しこのチタンシ
リサイド膜19を低抵抗化する。その後、シラン(Hi
)と酸素(O)を反応ガスとして用いた基板温度
400℃の常圧熱化学気相成長法により、シリコン酸化
膜20を約200Åの膜厚でシリコン基板全面に成長さ
せる。
Next, as shown in FIG. 1 (b), titanium (Ti) is formed on the entire surface of the silicon substrate by a sputtering method so as to have a film thickness of 400 to 800 Å, and then heated to about 600 ° C. by lamp annealing in a nitrogen atmosphere. After the titanium silicide film 19 is formed, unreacted titanium is removed with a mixed solution of ammonia, hydrogen peroxide solution and water. Then, the titanium silicide film 19 is reduced in resistance by heating to about 800 ° C. by lamp annealing in a nitrogen atmosphere. After that, silane (Hi
The silicon oxide film 20 is grown on the entire surface of the silicon substrate with a film thickness of about 200 Å by atmospheric pressure thermal chemical vapor deposition at a substrate temperature of 400 ° C. using H 4 ) and oxygen (O 2 ) as reaction gases.

次に、第1図(c)に示すように、アルミニウムからな
るマスク21をNチャネル側のみに形成したのち、この
マスク21を用いPチャネル側のみにボロンをエネルギ
ー30keV、ドーズ量5〜10×1015cm−2の条件
でイオン注入してP拡散層22を形成する。
Next, as shown in FIG. 1 (c), a mask 21 made of aluminum is formed only on the N-channel side, and then, using this mask 21, boron is energy only on the P-channel side with an energy of 30 keV and a dose amount of 5 to 10 ×. Ions are implanted under the condition of 10 15 cm −2 to form the P + diffusion layer 22.

次に、第1図(d)に示すように、マスク21をリン酸
溶液によりエッチングし除去した後、Pチャネル側のみ
に再びアルミニウムからなるマスク21Aを形成し、こ
のマスクを用いてNチャネル側のみにヒ素(As)をエ
ネルギー70〜100keV、ドーズ量5〜10×10
15cm−2の条件でイオン注入してN拡散層24を形成
することによりLDD構造のソース・ドレイン拡散層を
完成させる。
Next, as shown in FIG. 1 (d), after removing the mask 21 by etching with a phosphoric acid solution, a mask 21A made of aluminum is formed again only on the P channel side, and using this mask, the N channel side is formed. Arsenic (As) energy of 70 to 100 keV and dose of 5 to 10 × 10
Ion implantation is performed under the condition of 15 cm −2 to form the N + diffusion layer 24, thereby completing the source / drain diffusion layer of the LDD structure.

以下第1図(e)に示すように、リンガラス(PSG)
膜25を常圧熱化学気相成長法により成長させ、900
℃の温度で窒素雰囲気中で炉アニールを行なった後、コ
ンタクトホールを反応性イオンエッチングにより形成
し、スパッタ法によりアルミニウム膜を成長し、パター
ニングしてアルミ電極26を形成してCMOS型半導体
装置を完成させる。
As shown in FIG. 1 (e) below, phosphorus glass (PSG)
The film 25 is grown by atmospheric pressure thermal chemical vapor deposition to obtain 900
After performing furnace annealing in a nitrogen atmosphere at a temperature of ℃, a contact hole is formed by reactive ion etching, an aluminum film is grown by a sputtering method, and patterned to form an aluminum electrode 26 to form a CMOS semiconductor device. Finalize.

このように本実施例によれば、チタンシリサイド膜19
上にシリコン酸化膜20を形成したのちにアルミニウム
からなるマスク21,21Aを形成して不純物のイオン
注入を行なうため、アルミニウムとチタンシリサイド膜
との反応は防止される。従ってチタンシリサイド膜19
の変質は生ずることはない。
As described above, according to this embodiment, the titanium silicide film 19 is formed.
Since the masks 21 and 21A made of aluminum are formed after the silicon oxide film 20 is formed thereon to ion-implant impurities, the reaction between aluminum and the titanium silicide film is prevented. Therefore, the titanium silicide film 19
Will not be altered.

また、イオン注入のマスクとしてレジストを用いた場合
においても、レジスト除去に用いる酸素プラズマが直接
チタンシリサイド膜に接触することがないため、チタン
シリサイド膜が酸化されることはなくなる。更に不純物
のイオン注入の際の汚染物質がチタンシリサイド膜中の
混入することもなくなる。
Even when a resist is used as a mask for ion implantation, the oxygen plasma used for removing the resist does not directly contact the titanium silicide film, so that the titanium silicide film is not oxidized. Further, contaminants at the time of ion implantation of impurities are not mixed in the titanium silicide film.

尚、上記実施例においてはチタンシリサイド膜上のシリ
コン酸化膜を気相成長法により約200Åの厚さに形成
した場合について説明したが、基板温度を400℃と
し、石英ターゲットを用いたRFスパッタ法により形成
してもよく、その厚さは100〜300Å程度が好まし
い。PFスパッタ法により形成されるシリコン酸化膜
は、気相成長法により形成されるものより緻密となるた
め、不純物のイオン注入のマスクとして用いるアルミニ
ウムに対するバリア性が高くなる。更に、気相成長法の
場合のように、チタンシリサイド膜は酸素などの酸化性
ガスに触れることかないため、チタンシリサイド膜の変
質はより防止される。
In the above embodiment, the case where the silicon oxide film on the titanium silicide film is formed to a thickness of about 200Å by the vapor phase growth method has been described, but the substrate temperature is 400 ° C. and the RF sputtering method using the quartz target is used. The thickness may be about 100 to 300 Å. Since the silicon oxide film formed by the PF sputtering method is denser than that formed by the vapor phase growth method, it has a high barrier property against aluminum used as a mask for ion implantation of impurities. Further, unlike the case of the vapor phase growth method, the titanium silicide film does not come into contact with an oxidizing gas such as oxygen, so that the alteration of the titanium silicide film is further prevented.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、チタンシリサイド膜が形
成された半導体基板上に、化学気相成長法又はスパッタ
法によりシリコン酸化膜を形成したのち不純物のイオン
注入を行ない高濃度拡散層を形成することにより、不純
物イオン注入のマスクとしてアルミニウム膜またはレジ
スト膜を使用してもこのシリコン酸化膜がバリアとなっ
ているため、アルミニウムとチタンシリサイド膜は反応
することはなくなり、又レジスト除去の時の酸素プラズ
マ処理によってもチタンシリサイド膜は酸化して変質す
ることはなくなる。従って信頼性の高い半導体装置を製
造できる効果がある。
As described above, according to the present invention, a silicon oxide film is formed by a chemical vapor deposition method or a sputtering method on a semiconductor substrate on which a titanium silicide film is formed, and then ion implantation of impurities is performed to form a high concentration diffusion layer. As a result, even if an aluminum film or a resist film is used as a mask for impurity ion implantation, the silicon oxide film acts as a barrier, so that the aluminum and titanium silicide film do not react with each other, and the oxygen during the resist removal is eliminated. The plasma treatment does not oxidize or alter the titanium silicide film. Therefore, there is an effect that a highly reliable semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(e)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 10……P型シリコン基板、11……Nウェル、12…
…チャンネルストッパー、13……フィールド酸化膜、
14……ゲート酸化膜、15……ゲート電極、16……
拡散層、17……P拡散層、18……サイドウォ
ール、19……チタンシリサイド膜、20……シリコ酸
化膜、21,21A……マスク、22……P拡散層、
24……N拡散層、25……PSG膜、26……アル
ミ電極。
1A to 1E are cross-sectional views of a semiconductor chip shown in the order of steps for explaining an embodiment of the present invention. 10 ... P-type silicon substrate, 11 ... N well, 12 ...
… Channel stopper, 13 …… Field oxide film,
14 ... Gate oxide film, 15 ... Gate electrode, 16 ...
N - diffusion layer, 17 ... P - diffusion layer, 18 ... Sidewall, 19 ... Titanium silicide film, 20 ... Silicon oxide film, 21, 21A ... Mask, 22 ... P + diffusion layer,
24 ... N + diffusion layer, 25 ... PSG film, 26 ... Aluminum electrode.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上にゲート酸化膜を介してゲー
ト電極を形成する工程と、前記ゲート電極をマスクとし
て不純物をイオン注入し前記半導体基板に低濃度拡散層
を形成する工程と、前記低濃度拡散層を含む全面に絶縁
膜を形成したのち異方性エッチング法によりエッチング
し前記ゲート電極の側面に絶縁膜からなるサイドウオー
ルを形成する工程と、全面にチタン膜を形成したのちア
ニールし前記低濃度拡散層上にチタンシリサイド膜を形
成したのち未反応のチタン膜を除去する工程と、全面に
シリコン酸化膜を形成したのち該シリコン酸化膜及び前
記チタンシリサイド膜を通して不純物をイオン注入し前
記低濃度拡散層内に高濃度拡散層を形成する工程とを含
むことを特徴とする半導体装置の製造方法。
1. A step of forming a gate electrode on a semiconductor substrate through a gate oxide film, a step of ion-implanting impurities using the gate electrode as a mask to form a low concentration diffusion layer on the semiconductor substrate, A step of forming an insulating film on the entire surface including the concentration diffusion layer and then etching by an anisotropic etching method to form sidewalls made of an insulating film on the side surface of the gate electrode; and a titanium film formed on the entire surface and then annealing. A step of forming a titanium silicide film on the low-concentration diffusion layer and then removing an unreacted titanium film, and a step of forming a silicon oxide film on the entire surface and then ion-implanting impurities through the silicon oxide film and the titanium silicide film. And a step of forming a high concentration diffusion layer in the concentration diffusion layer.
JP62268475A 1987-10-23 1987-10-23 Method for manufacturing semiconductor device Expired - Lifetime JPH0638482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62268475A JPH0638482B2 (en) 1987-10-23 1987-10-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62268475A JPH0638482B2 (en) 1987-10-23 1987-10-23 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01110762A JPH01110762A (en) 1989-04-27
JPH0638482B2 true JPH0638482B2 (en) 1994-05-18

Family

ID=17459017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62268475A Expired - Lifetime JPH0638482B2 (en) 1987-10-23 1987-10-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0638482B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795539B2 (en) * 1989-12-04 1995-10-11 日鉄セミコンダクター株式会社 Integrated circuit and manufacturing method thereof
JPH04290224A (en) * 1991-03-19 1992-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH09107096A (en) * 1995-10-11 1997-04-22 Nec Corp Semiconductor device and its manufacture
JP2018006551A (en) * 2016-06-30 2018-01-11 キヤノン株式会社 Manufacturing method of solid-state image pickup device

Also Published As

Publication number Publication date
JPH01110762A (en) 1989-04-27

Similar Documents

Publication Publication Date Title
US6475888B1 (en) Method for forming ultra-shallow junctions using laser annealing
US4701349A (en) Semiconductor integrated circuit device and method of producing the same
JPH0638482B2 (en) Method for manufacturing semiconductor device
KR0170436B1 (en) Method of manufacturing mosfet
JP2910064B2 (en) Method for manufacturing semiconductor device
JP3033525B2 (en) Method for manufacturing semiconductor device
JP2926897B2 (en) Method for manufacturing semiconductor device
GB2172743A (en) Forming gate sidewall oxide spacers
JP3376305B2 (en) Method for manufacturing semiconductor device
JPH03209834A (en) Manufacture of mis semiconductor device
JPH07263690A (en) Semiconductor device having salicide structure and its manufacture
JP2525186B2 (en) Method for manufacturing semiconductor device
JP3467436B2 (en) Manufacturing method of stacked CMOS inverter
JPH04303944A (en) Manufacture of semiconductor device
KR100266029B1 (en) Method for fabricating semiconductor device
JP3738368B2 (en) Manufacturing method of MIS field effect semiconductor device
JPH0897420A (en) Semiconductor device and its manufacture
JP3371600B2 (en) Method for manufacturing MIS transistor
JPS61295652A (en) Manufacture of cmos-type semiconductor device
JPH0917999A (en) Semiconductor device manufacturing method
JPS63261879A (en) Manufacture of semiconductor device
JPH05102181A (en) Manufacture of high-breakdown-strength semiconductor device
JP3108927B2 (en) Method for manufacturing semiconductor device
JPH06204420A (en) Manufacture of semiconductor device
KR940007663B1 (en) Manufacturing method of mosfet