JPH0638185B2 - Method of forming thin film transistor matrix - Google Patents

Method of forming thin film transistor matrix

Info

Publication number
JPH0638185B2
JPH0638185B2 JP61161256A JP16125686A JPH0638185B2 JP H0638185 B2 JPH0638185 B2 JP H0638185B2 JP 61161256 A JP61161256 A JP 61161256A JP 16125686 A JP16125686 A JP 16125686A JP H0638185 B2 JPH0638185 B2 JP H0638185B2
Authority
JP
Japan
Prior art keywords
film
pattern
gate
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61161256A
Other languages
Japanese (ja)
Other versions
JPS6315283A (en
Inventor
安宏 那須
賢一 沖
悟 川井
健一 梁井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61161256A priority Critical patent/JPH0638185B2/en
Publication of JPS6315283A publication Critical patent/JPS6315283A/en
Publication of JPH0638185B2 publication Critical patent/JPH0638185B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔概要〕 この発明は、液晶のアクディブマトリクス表示用の薄膜
トランジスタマトリクスの製造工程における歩留り向上
と低コスト化と品質向上をはかるために、多層膜を階段
状にエッチングを行うと共に、この階段状のエッチング
端に透明導電膜を被膜するという工程を採用することに
より、フォトマスクの使用枚数を減少させるものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Outline] According to the present invention, a multilayer film is etched stepwise in order to improve yield, reduce cost and improve quality in a manufacturing process of a thin film transistor matrix for active matrix display of liquid crystal. At the same time, the number of photomasks used is reduced by adopting the step of coating the transparent conductive film on the stepwise etching end.

〔産業上の利用分野〕[Industrial application field]

この発明は、液晶ディスプレイの点滅を制御する液晶駆
動用の薄膜トランジスタマトリクスの形成方法に関する
ものである。
The present invention relates to a method of forming a thin film transistor matrix for driving a liquid crystal, which controls blinking of a liquid crystal display.

液晶ディスプレイは、カラー化が容易なこと及び低消費
電力であり、しかもこれを駆動する電圧が低電圧である
という利点からフラットディスプレイの中でも優位な位
置を占めており、広く用いられている。一方、この液晶
ディスプレイの表示容量を大きくし、しかも高品質を維
持するためには、この液晶ディスプレイの各画素の明滅
を制御するスイッチ素子を数多く形成する必要がある。
Liquid crystal displays occupy a dominant position among flat displays due to the advantages of easy colorization, low power consumption, and low driving voltage, and are widely used. On the other hand, in order to increase the display capacity of the liquid crystal display and maintain high quality, it is necessary to form a large number of switch elements for controlling blinking of each pixel of the liquid crystal display.

このスイッチ素子を形成するために薄膜トランジスタマ
トリクスの開発が盛んに行われている。この薄膜トラン
ジスタマトリクスは、製造工程に精度を必要とするとと
もに、工程数が多いために実用化が遅れている。従っ
て、少ない工数で歩留りよく製作の行える薄膜トランジ
スタマトリクスの形成方法が要求されている。
In order to form this switch element, a thin film transistor matrix has been actively developed. This thin film transistor matrix requires precision in the manufacturing process, and has a large number of processes, so that its practical application has been delayed. Therefore, there is a demand for a method of forming a thin film transistor matrix that can be manufactured with a small number of steps and a high yield.

〔従来の技術〕[Conventional technology]

従来、薄膜トランジスタマトリクスは、第5図(a)〜(e)
に示す工程順に製作され、この各工程に使用されるマス
クは第6図に示すものを用いる。すなわち、第6図(a)
に示す第1のフォトマスク31を用いて、第5図(a)に示
す透明絶縁基板のガラス基板1上に、ゲート2を作製す
る。この後にゲート絶縁膜3と半導体活性層であるアモ
ルファスシリコン膜(以後a-Si膜と記す)4並びに酸化
シリコン膜(以後 SiO膜と記す)5をプラズマ気相成
長法(以後プラズマCVD 法と記す)によって連続して積
層して成膜した後に、全面にポジレジストを塗布し、ガ
ラス基板1の裏面から露光し、ゲート2上のみポジレジ
スト11を残す。この状態でSiO 膜5をエッチングして
第5図(a)の工程を終える。
Conventionally, the thin film transistor matrix is shown in FIGS. 5 (a) to (e).
The mask shown in FIG. 6 is used for the masks manufactured in the order of steps shown in FIG. That is, FIG. 6 (a)
The gate 2 is formed on the glass substrate 1 of the transparent insulating substrate shown in FIG. 5 (a) by using the first photomask 31 shown in FIG. After that, a gate insulating film 3, an amorphous silicon film (hereinafter referred to as a-Si film) 4 which is a semiconductor active layer, and a silicon oxide film (hereinafter referred to as SiO 2 film) 5 are formed by plasma vapor deposition (hereinafter referred to as plasma CVD method). (Note)), a positive resist is applied to the entire surface and exposed from the back surface of the glass substrate 1 to leave the positive resist 11 only on the gate 2. In this state, the SiO 2 film 5 is etched to complete the step shown in FIG.

次ぎに、n a-Si/Ti(チタン)/Al(アルミニュウーム)6
を成膜し、ポジレジスト11と共にリフトオフしてソース
電極6-2 、ドレイン電極6-1 となる部分を残し第5図
(b)を得る。
Next, n a-Si / Ti (titanium) / Al (aluminum) 6
Is formed and lift-off is performed together with the positive resist 11 to leave the portions to be the source electrode 6-2 and the drain electrode 6-1.
Get (b).

第6図(c)に示す第2のフォトマスク32を用いて、n a-S
i/Ti/Al6がゲート2を介して平面的にドレイン電極6-1
とソース電極6-2 に分離されるように少なくともa-Si
膜4までエッチングして第5図(c)を得る。
Using the second photomask 32 shown in FIG. 6 (c), n aS
i / Ti / Al6 is drain electrode 6-1 in a plane via gate 2
And at least a-Si so that the source electrode 6-2 is separated.
The film 4 is etched to obtain FIG. 5 (c).

次ぎに、高抵抗被膜材の層間絶縁層即ち、ポリイミド7
を全面に塗布し、第6図(d)に示す第3のフォトマスク3
3を用いて、ドレインパターン上とソース電極の一部を
含む表示部をエッチング除去する。次ぎに第6図(d)に
示す第4のフォトマスク34を用いて、表示部に透明電極
13-1を形成し第5図(d)を得る。
Next, the interlayer insulation layer of the high resistance coating material, that is, polyimide 7
Is applied to the entire surface, and the third photomask 3 shown in FIG.
By using 3, the display portion including the drain pattern and a part of the source electrode is removed by etching. Next, using a fourth photomask 34 shown in FIG. 6 (d), a transparent electrode is formed on the display portion.
13-1 is formed to obtain FIG. 5 (d).

更に、全面にCr(クローム)とAlを成膜した後に第6図
(e)に示す第5のフォトマスク35を用いて、ソース電極6
-2 と透明電極13-1とを接続する接続メタル17と、ゲー
トを遮光する遮光膜10とドレインバス12とをパターン形
成して第5図(e)を得る。
Furthermore, after depositing Cr (chrome) and Al on the entire surface, FIG.
Using the fifth photomask 35 shown in (e), the source electrode 6
The connection metal 17 for connecting -2 and the transparent electrode 13-1, the light shielding film 10 for shielding the gate and the drain bus 12 are patterned to obtain FIG. 5 (e).

上記したように、従来の薄膜トランジスタマトリクスを
作製する工程には、フォトマスクを5枚必要としてい
る。
As described above, five photomasks are required in the process of manufacturing the conventional thin film transistor matrix.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記したように従来は、各構成要素に対応して各々フォ
トマスクを対応させていたために、フォトマスク数が多
くなって工程数を増やし製造コストの増大並びに歩留り
を悪くすると云う問題を生じていた。
As described above, conventionally, since the photomasks are made to correspond to the respective constituent elements, there arises a problem that the number of photomasks increases, the number of steps increases, the manufacturing cost increases, and the yield deteriorates. .

この発明は、以上のような従来の状況から、工数が少な
く更に歩留りの向上の図れる薄膜トランジスタマトリク
スの形成方法の提供を目的とするものである。
It is an object of the present invention to provide a method for forming a thin film transistor matrix which can reduce the number of steps and further improve the yield from the above conventional circumstances.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、第1図の第1の原理図に示すように、第1
図(a)の透明絶縁基板1上に設けられたソース電極とゲ
ート電極層となるコンタクト材6と層間絶縁膜7と金属
膜8からなる積層間に、フォトレジスト11を被覆し、第
1図(b)のようにコンタクト材6と層間絶縁膜7とコン
タクト材6とをフォトレジスト11の直下までエッチング
した後に第1図(c)に示すように層間絶縁膜7のオーバ
エッチングを行う。さらに、第1図(d)に示すように金
属8をオーバエッチングして金属膜8、層間絶縁層7及
びコンタクト材6の端面を階段状にする。上記した工程
は、第2のフォトマスク22を用いて行う。
The present invention, as shown in the first principle diagram of FIG.
The photoresist 11 is coated between the stacked layers of the source electrode, the contact material 6 to be the gate electrode layer, the interlayer insulating film 7 and the metal film 8 provided on the transparent insulating substrate 1 of FIG. As shown in (b), the contact material 6, the interlayer insulating film 7, and the contact material 6 are etched right under the photoresist 11, and then the interlayer insulating film 7 is over-etched as shown in FIG. 1 (c). Further, as shown in FIG. 1 (d), the metal 8 is over-etched to make the end faces of the metal film 8, the interlayer insulating layer 7 and the contact material 6 stepwise. The above steps are performed using the second photomask 22.

更に、第2図の第2の原理図に示すように、金属膜8と
透明絶縁板1の全面に透明導電膜9を形成して第2図
(a)を作製し、第3のフォトマスクを用いてフォトレジ
スト11を形成して第2図(b)を作製する。この透明導電
膜9と金属膜8を連続エッチングを行い、フォトレジス
トを除去すると第2図(c)となる。
Further, as shown in the second principle diagram of FIG. 2, a transparent conductive film 9 is formed on the entire surface of the metal film 8 and the transparent insulating plate 1, and the transparent conductive film 9 is formed as shown in FIG.
(a) is prepared, and a photoresist 11 is formed using a third photomask to prepare FIG. 2 (b). When the transparent conductive film 9 and the metal film 8 are continuously etched and the photoresist is removed, FIG. 2C is obtained.

〔作用〕[Action]

第1の原理に示すように、層間絶縁膜7をオーバエッチ
ングすることによって、第2のフォトマスクを用いて、
コンタクト材6と金属膜8の取り出しが可能となり、又
第2の原理によって、第3のフォトマスクによって表示
電極、遮光膜、接続メタルの作製ができ、使用するフォ
トマスクの種類が減少して、薄膜トランジスタマトリク
スの製造の簡易化と製品品質を向上する。
As shown in the first principle, by overetching the interlayer insulating film 7, using the second photomask,
The contact material 6 and the metal film 8 can be taken out, and according to the second principle, the display electrode, the light-shielding film, and the connection metal can be manufactured by the third photomask, and the type of photomask to be used is reduced. To simplify the manufacturing of the thin film transistor matrix and improve the product quality.

〔実施例〕 第3図は本発明の一実施例を示す工程図、 第4図は本発明に使用するマスクの平面図である。第3
図(a)に示すように、透明絶縁基板であるガラス基板1
上に、第4図(a)に示す第1のフォトマスク21を用いて
ゲートバスラインの付いたゲート2を作製する。この作
製後にゲート絶縁膜3と半導体活性膜となるアモルファ
ス・シリコン(a-Si)膜4とチャネル部保護膜( Si
O)5とを成膜し、従来方式と同じように自己整合法
によって、ソース電極6-2 及びドレイン電極6-1 となる
コンタクト材6を作製して第3図(a)を得る。
[Embodiment] FIG. 3 is a process drawing showing an embodiment of the present invention, and FIG. 4 is a plan view of a mask used in the present invention. Third
As shown in Figure (a), a glass substrate 1 which is a transparent insulating substrate.
A gate 2 with a gate bus line is formed on the top of the gate using the first photomask 21 shown in FIG. After this fabrication, the gate insulating film 3, the amorphous silicon (a-Si) film 4 to be the semiconductor active film, and the channel portion protective film (Si
O 2 ) 5 is formed into a film, and the contact material 6 to be the source electrode 6-2 and the drain electrode 6-1 is produced by the self-alignment method as in the conventional method, and FIG. 3 (a) is obtained.

次ぎに、第3図(b)に示すように、層間絶縁膜及びトラ
ンジスタ・マトリクスの保護膜となるポリイミド7と金
属8を成膜する。
Next, as shown in FIG. 3B, a polyimide 7 and a metal 8 which will be an interlayer insulating film and a protective film of the transistor matrix are formed.

上記工程後、フォトレジストを被覆し第4図(c)に示す
第2のフォトマスク22を用いてエッチングを行う。この
エッチングは、上記した第1図の第1の原理図に示した
方法であり、ポリイミド7の端面(エッジ)からコンタ
クト材6がはみ出るように行い第3図(c)が得られる。
After the above steps, a photoresist is coated and etching is performed using the second photomask 22 shown in FIG. 4 (c). This etching is performed by the method shown in the first principle diagram of FIG. 1 described above, and the contact material 6 is protruded from the end face (edge) of the polyimide 7 to obtain FIG. 3 (c).

この後、透明導電膜9を全面被覆し、フォトレジストを
塗布後、第4図(d)に示す第3のフォトマスク23を用い
てマスクパターンを作製して、透明導電膜9と金属8を
順次上記した第2図の第2の原理図のようにエッチング
を行い、ドレインバス12と遮光膜9-2 と表示電極9-3 が
作製され、第3図(d)が得られる。
After that, after covering the entire surface of the transparent conductive film 9 and applying a photoresist, a mask pattern is formed using the third photomask 23 shown in FIG. 4 (d), and the transparent conductive film 9 and the metal 8 are formed. Etching is sequentially performed as shown in the second principle of FIG. 2 to form the drain bus 12, the light-shielding film 9-2 and the display electrode 9-3, and FIG. 3 (d) is obtained.

〔効果〕〔effect〕

以上の説明から明らかなように、この発明によれば、層
間絶縁膜(ポリイミド)のサイドエッチによりソース電
極とドレイン電極の分離と取り出しを同一マスクによっ
て行い、透明導電膜を成膜した後に表示電極、遮光膜、
ドレインバスラインのパターニングを一枚のフォトマス
クで行うことにより使用フォトマスクの減少を図り、よ
って製造工数の削減及び品質を向上する上できわめて有
効な効果を奏する。
As is clear from the above description, according to the present invention, the source electrode and the drain electrode are separated and taken out by the same mask by the side etching of the interlayer insulating film (polyimide), and after the transparent conductive film is formed, the display electrode is formed. , Light shielding film,
By patterning the drain bus line with a single photomask, the number of photomasks used can be reduced, which is extremely effective in reducing the number of manufacturing steps and improving the quality.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の原理図、 第2図は本発明の第2の原理図、 第3図は本発明の一実施例を示す工程図、 第4図は本発明に使用するフォトマスクの平面図、 第5図は従来の薄膜トランジスタマトリクスの形成方法
を示す工程図、 第6図は従来工程に用いられたマスクの平面図である。 図において、1はガラス基板、2はゲート、3はゲート
絶縁膜、4はアモルファス・シリコン、6はコンタクト
材、7は層間絶縁膜、8は金属膜、9は透明導電膜、2
1,22,23及び31〜35はフォトマスクを示す。
FIG. 1 is a first principle diagram of the present invention, FIG. 2 is a second principle diagram of the present invention, FIG. 3 is a process diagram showing an embodiment of the present invention, and FIG. 4 is used in the present invention. FIG. 5 is a plan view of a photomask, FIG. 5 is a process diagram showing a method of forming a conventional thin film transistor matrix, and FIG. 6 is a plan view of a mask used in the conventional process. In the figure, 1 is a glass substrate, 2 is a gate, 3 is a gate insulating film, 4 is amorphous silicon, 6 is a contact material, 7 is an interlayer insulating film, 8 is a metal film, 9 is a transparent conductive film, 2
Reference numerals 1, 22, 23 and 31 to 35 denote photomasks.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】透明絶縁基板( 1)上に不透明金属によるバ
スライン付ゲート( 2)を第1 のマスク(21)を用いて形成
し、その上に少なくともゲート絶縁膜( 3)と半導体活性
層( 4)を順次成膜し、さらにその上にポジ型フォトレジ
ストを塗布し、前記透明絶縁基板( 1)の裏面より露光し
て前記バスライン付ゲート( 2)上のみ該レジストを残し
た後、ソース電極とドレイン電極の層となるコンタクト
材( 6)を全面に成膜しリフトオフを行う工程と、 前記リフトオフ後の基板上に層間絶縁膜( 7)と金属膜(
8)を全面に順次形成した後、前記バスライン付ゲート(
2)のパターンを横切るような第2のフォトマスク(22)を
用いてソース電極(6-2) とドレイン電極(6-1) 及びドレ
インバスライン(12)のパターンを、パターン端における
エッチング形状が階段状になり、前記コンタクト材( 6)
が少なくとも幅50Å露出するように前記半導体活性層(
4)までエッチングする工程と、 前記ソース電極(6-2) 、ドレイン電極(6-1) 及びドレイ
ンバスライン(12)が形成された基板上に透明導電膜(9)
を形成した後、ドレイン電極(6-1) のエッジの一部を覆
うようなドレインバスパターン(14)と前記ゲート( 2)を
覆うような光シールドパターン(15)とソース電極(6-2)
のエッジの一部を覆うような表示電極パターン(16)とか
らなる第3のフォトマスク(23)を用いて前記透明導電膜
( 9)と金属膜( 8)を順にエッチング除去する工程を含む
ことを特徴とする薄膜トランジスタマトリクスの形成方
法。
1. A gate (2) with a bus line made of an opaque metal is formed on a transparent insulating substrate (1) using a first mask (21), and at least a gate insulating film (3) and a semiconductor active layer are formed thereon. Layers (4) were sequentially formed, a positive photoresist was applied on the layers, and the back surface of the transparent insulating substrate (1) was exposed to leave the resist only on the gates with bus lines (2). After that, a step of forming a contact material (6) to be the layer of the source electrode and the drain electrode on the entire surface and performing lift-off, and an interlayer insulating film (7) and a metal film (7) on the substrate after the lift-off.
8) is sequentially formed on the entire surface, and then the gate with bus line (
The pattern of the source electrode (6-2), the drain electrode (6-1), and the drain bus line (12) is etched using the second photomask (22) that crosses the pattern of 2) at the pattern end. Become stepwise, and the contact material (6)
At least 50 Å exposed so that the semiconductor active layer (
A step of etching up to 4), and a transparent conductive film (9) on the substrate on which the source electrode (6-2), the drain electrode (6-1) and the drain bus line (12) are formed.
Then, the drain bus pattern (14) that covers a part of the edge of the drain electrode (6-1), the light shield pattern (15) that covers the gate (2), and the source electrode (6-2 )
The transparent conductive film is formed by using a third photomask (23) including a display electrode pattern (16) that covers a part of the edge of the transparent conductive film.
A method for forming a thin film transistor matrix, which comprises a step of sequentially removing (9) and the metal film (8) by etching.
【請求項2】前記半導体活性層( 4)を成膜後引き続い
て、絶縁膜( 5)を形成し、この絶縁膜( 5)をコンタクト
材( 6)を成膜する前に前記基板背面から露光して形成し
たレジストパターンを用いてエッチングする工程を付加
したことを特徴とする特許請求の範囲第1項記載の薄膜
トランジスタマトリクスの形成方法。
2. An insulating film (5) is subsequently formed after the semiconductor active layer (4) is formed, and the insulating film (5) is formed on the back surface of the substrate before the contact material (6) is formed. The method of forming a thin film transistor matrix according to claim 1, wherein a step of etching using a resist pattern formed by exposure is added.
JP61161256A 1986-07-08 1986-07-08 Method of forming thin film transistor matrix Expired - Lifetime JPH0638185B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61161256A JPH0638185B2 (en) 1986-07-08 1986-07-08 Method of forming thin film transistor matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61161256A JPH0638185B2 (en) 1986-07-08 1986-07-08 Method of forming thin film transistor matrix

Publications (2)

Publication Number Publication Date
JPS6315283A JPS6315283A (en) 1988-01-22
JPH0638185B2 true JPH0638185B2 (en) 1994-05-18

Family

ID=15731631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61161256A Expired - Lifetime JPH0638185B2 (en) 1986-07-08 1986-07-08 Method of forming thin film transistor matrix

Country Status (1)

Country Link
JP (1) JPH0638185B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07119914B2 (en) * 1989-01-27 1995-12-20 日本電気株式会社 Thin film field effect transistor element array
JPH07119916B2 (en) * 1989-11-10 1995-12-20 日本電気株式会社 Thin film field effect transistor element array
JP4551049B2 (en) * 2002-03-19 2010-09-22 三菱電機株式会社 Display device

Also Published As

Publication number Publication date
JPS6315283A (en) 1988-01-22

Similar Documents

Publication Publication Date Title
JP5079392B2 (en) TFT-LCD array substrate structure and manufacturing method thereof
JP4994014B2 (en) Method for manufacturing thin film transistor used in flat panel display
JP5129228B2 (en) Array substrate and manufacturing method thereof
KR100231936B1 (en) Thin film transistor and manufacturing thereof
JPS62285464A (en) Thin-film transistor array substrate and manufacture thereof
JPH11133455A (en) Production of liquid crystal display device
JP2002043575A (en) Active matrix substrate, display device, and method of manufacturing active matrix substrate
JP4238960B2 (en) Thin film transistor manufacturing method
JP2001221992A (en) Method of manufacturing fringe field-drive liquid crystal display device
JPH0580650B2 (en)
JP3706043B2 (en) Manufacturing method of matrix substrate for liquid crystal
JPH0824185B2 (en) Thin film transistor device and manufacturing method thereof
JPH04171767A (en) Thin film transistor and manufacture thereof
JPH0638185B2 (en) Method of forming thin film transistor matrix
JPS62286271A (en) Manufacture of thin-film transistor substrate
JPS628569A (en) Manufacture of thin film transistor
JPH08262491A (en) Liquid crystal display element and its production
JPH05251701A (en) Formation of thin film transistor
JPH0570825B2 (en)
KR100686236B1 (en) Thin film transistor substrate and manufacturing method thereof
JP2877363B2 (en) Method for manufacturing thin film transistor
KR100590755B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
JP3105606B2 (en) Liquid crystal device manufacturing method
JPH07142737A (en) Manufacture of thin-film transistor
JPH04269837A (en) Manufacture of thin-film transistor